JPH098787A - クロック再生装置 - Google Patents
クロック再生装置Info
- Publication number
- JPH098787A JPH098787A JP7147944A JP14794495A JPH098787A JP H098787 A JPH098787 A JP H098787A JP 7147944 A JP7147944 A JP 7147944A JP 14794495 A JP14794495 A JP 14794495A JP H098787 A JPH098787 A JP H098787A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- carry
- clock
- phase
- outputting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】 ジッタの少ない再生クロックを出力できるク
ロック再生装置の供給。 【構成】 受信，再生クロック信号の各変化点検出用の
エッジ検出器１，２と、エッジ検出器１，２のパルス信
号の進み位相差か遅れ位相差の分だけアクティブ信号出
力するＪＫ−Ｆ／Ｆ３，４と、これらの出力信号でカウ
ント値アップしカウント値最大時にキャリーアップ信号
出力するカウンタ５，６と、カウンタ５，６の出力信号
でカウント値をアップ，ダウンし、カウント値と両キャ
リーアップ信号の論理和出力するアップダウンカウンタ
７と、通常は固定値出力で、所定時だけカウント値出力
する初期値可変回路８と、システムクロック信号を受信
クロック信号と同周波数まで分周し、初期値可変回路８
のカウント値で再生クロックパルスの’Ｌ’の時間幅変
化で再生クロック信号出力する分周器９を設けた。
ロック再生装置の供給。 【構成】 受信，再生クロック信号の各変化点検出用の
エッジ検出器１，２と、エッジ検出器１，２のパルス信
号の進み位相差か遅れ位相差の分だけアクティブ信号出
力するＪＫ−Ｆ／Ｆ３，４と、これらの出力信号でカウ
ント値アップしカウント値最大時にキャリーアップ信号
出力するカウンタ５，６と、カウンタ５，６の出力信号
でカウント値をアップ，ダウンし、カウント値と両キャ
リーアップ信号の論理和出力するアップダウンカウンタ
７と、通常は固定値出力で、所定時だけカウント値出力
する初期値可変回路８と、システムクロック信号を受信
クロック信号と同周波数まで分周し、初期値可変回路８
のカウント値で再生クロックパルスの’Ｌ’の時間幅変
化で再生クロック信号出力する分周器９を設けた。
Description
【０００１】
【産業上の利用分野】本発明は、通信装置に関し、特に
同期式の通信装置において、ジッタのない再生クロック
を得られるように構成したクロック再生装置に関する。
同期式の通信装置において、ジッタのない再生クロック
を得られるように構成したクロック再生装置に関する。
【０００２】
【従来の技術】通信方式には大きく２つの方式があり、
１つはシンプレックス（半二重）で、もう１つはデュプ
レックス（全二重）である。シンプレックスは送信と受
信を時間的に切り換えて通信する方式であり、一方、デ
ュプレックスは送信と受信を同時に行う方式である。電
話などの音声通信では、送信と受信が同時に行われない
と違和感があるため、ほとんどデュプレックスが使用さ
れている。
１つはシンプレックス（半二重）で、もう１つはデュプ
レックス（全二重）である。シンプレックスは送信と受
信を時間的に切り換えて通信する方式であり、一方、デ
ュプレックスは送信と受信を同時に行う方式である。電
話などの音声通信では、送信と受信が同時に行われない
と違和感があるため、ほとんどデュプレックスが使用さ
れている。
【０００３】図８に従来のデュプレックスの通信装置で
使用されているクロック再生装置のブロック図を示す。
このクロック再生装置は、相手側からの変調波を受信し
てデータを復調する復調器１１と、受信データを入力し
全波整流を行って受信データに含まれるクロック成分を
抽出して出力する全波整流器１２と、全波整流器１２の
出力信号を入力し希望する受信クロック成分のみをフィ
ルタリングして出力するバンドパスフィルタ１３と、バ
ンドパスフィルタ１３の出力信号を入力しその信号に基
準信号を位相同期させることにより受信クロックに含ま
れるジッタ（ゆらぎ）成分を取り除き再生クロックとし
て出力するアナログＰＬＬ回路１４とからなる。
使用されているクロック再生装置のブロック図を示す。
このクロック再生装置は、相手側からの変調波を受信し
てデータを復調する復調器１１と、受信データを入力し
全波整流を行って受信データに含まれるクロック成分を
抽出して出力する全波整流器１２と、全波整流器１２の
出力信号を入力し希望する受信クロック成分のみをフィ
ルタリングして出力するバンドパスフィルタ１３と、バ
ンドパスフィルタ１３の出力信号を入力しその信号に基
準信号を位相同期させることにより受信クロックに含ま
れるジッタ（ゆらぎ）成分を取り除き再生クロックとし
て出力するアナログＰＬＬ回路１４とからなる。
【０００４】以上のように構成された従来のクロック再
生装置について以下にその動作を説明する。変調波はデ
ータによって搬送波が変調されているので、復調器１１
はこの電波から搬送波の成分を取り除きデータ成分のみ
を受信データとして出力する。全波整流器１２は受信デ
ータを整流することにより、図９に示すように受信デー
タの波形が振幅の中間点から下側の部分が上側に折り返
すようになり、受信データに含まれるクロック成分を抜
き出して出力する。全波整流器１２の出力信号には希望
するクロック信号の周波数成分以外にもクロック信号の
１／ｎ（ｎは２以上の整数）の周波数成分も含まれてい
るため、バンドパスフィルタ１３はフィルタリングによ
って希望するクロック信号の周波数成分のみを選び出し
て出力する。バンドパスフィルタ１３から出力される受
信クロックは受信データに含まれているクロック成分を
抽出したものであるから、受信データが１、０、１、
０、と交互に変化していれば、抽出したクロック信号も
ジッタ（ゆらぎ）を持たないきれいな正弦波として得ら
れる。しかし、一般的に受信データは１、０の値がラン
ダムに変化するので、受信データから抽出したクロック
信号には本来のクロック信号の周波数成分の１／ｎ倍
（ｎは２以上の整数）の周波数成分も含まれる。また、
受信データの波形はデータの内容によって必ずしも同じ
軌跡をたどらないために時間的に見れば波形にジッタ
（ゆらぎ）がある。また、受信データのＣ／Ｎが悪くな
ったときにはクロック信号のジッタが増える。したがっ
て、アナログＰＬＬ回路１４はバンドパスフィルタ１３
の出力信号にＰＬＬの基準信号を位相同期させることに
より、バンドパスフィルタ１３の出力信号に含まれるジ
ッタ成分を取り除き、クロック信号の純度を高めて再生
クロック信号として出力する。その結果、復調器１１か
らの受信データのパターンによらず、アナログＰＬＬ回
路１４からは常に一定の周波数の再生クロックが出力さ
れる。同期式の通信装置においては、この受信クロック
でもって受信データの変化点と変化点の中間の安定した
ポイントで受信データをサンプリングしている。
生装置について以下にその動作を説明する。変調波はデ
ータによって搬送波が変調されているので、復調器１１
はこの電波から搬送波の成分を取り除きデータ成分のみ
を受信データとして出力する。全波整流器１２は受信デ
ータを整流することにより、図９に示すように受信デー
タの波形が振幅の中間点から下側の部分が上側に折り返
すようになり、受信データに含まれるクロック成分を抜
き出して出力する。全波整流器１２の出力信号には希望
するクロック信号の周波数成分以外にもクロック信号の
１／ｎ（ｎは２以上の整数）の周波数成分も含まれてい
るため、バンドパスフィルタ１３はフィルタリングによ
って希望するクロック信号の周波数成分のみを選び出し
て出力する。バンドパスフィルタ１３から出力される受
信クロックは受信データに含まれているクロック成分を
抽出したものであるから、受信データが１、０、１、
０、と交互に変化していれば、抽出したクロック信号も
ジッタ（ゆらぎ）を持たないきれいな正弦波として得ら
れる。しかし、一般的に受信データは１、０の値がラン
ダムに変化するので、受信データから抽出したクロック
信号には本来のクロック信号の周波数成分の１／ｎ倍
（ｎは２以上の整数）の周波数成分も含まれる。また、
受信データの波形はデータの内容によって必ずしも同じ
軌跡をたどらないために時間的に見れば波形にジッタ
（ゆらぎ）がある。また、受信データのＣ／Ｎが悪くな
ったときにはクロック信号のジッタが増える。したがっ
て、アナログＰＬＬ回路１４はバンドパスフィルタ１３
の出力信号にＰＬＬの基準信号を位相同期させることに
より、バンドパスフィルタ１３の出力信号に含まれるジ
ッタ成分を取り除き、クロック信号の純度を高めて再生
クロック信号として出力する。その結果、復調器１１か
らの受信データのパターンによらず、アナログＰＬＬ回
路１４からは常に一定の周波数の再生クロックが出力さ
れる。同期式の通信装置においては、この受信クロック
でもって受信データの変化点と変化点の中間の安定した
ポイントで受信データをサンプリングしている。
【０００５】
【発明が解決しようとする課題】従来のクロック再生装
置では、ジッタを持ったクロック信号にアナログＰＬＬ
回路１４を位相同期させることによりジッタ成分を除去
していた。そのため、ジッタを取り除くにはＰＬＬルー
プの応答速度をできるだけ遅くしてＰＬＬ回路がジッタ
に追随せずに、希望するクロック信号にのみ追随するよ
うにしなければならない。それで、ループの応答速度を
決めるループフィルタの定数を大きくするが、逆に、Ｐ
ＬＬループが希望するクロック信号にロックするまでの
引込時間がかかり過ぎるといった問題も発生するためル
ープフィルタの定数増大にも限界があり、また、ループ
フィルタを構成する部品自体も大きくなってしまうとい
う問題がある。
置では、ジッタを持ったクロック信号にアナログＰＬＬ
回路１４を位相同期させることによりジッタ成分を除去
していた。そのため、ジッタを取り除くにはＰＬＬルー
プの応答速度をできるだけ遅くしてＰＬＬ回路がジッタ
に追随せずに、希望するクロック信号にのみ追随するよ
うにしなければならない。それで、ループの応答速度を
決めるループフィルタの定数を大きくするが、逆に、Ｐ
ＬＬループが希望するクロック信号にロックするまでの
引込時間がかかり過ぎるといった問題も発生するためル
ープフィルタの定数増大にも限界があり、また、ループ
フィルタを構成する部品自体も大きくなってしまうとい
う問題がある。
【０００６】本発明は上記問題を解決するもので、デュ
プレックスの通信装置ではジッタの少ない再生クロック
を出力し、シンプレックスの通信装置では送信中も受信
クロックと同じ周波数と位相をもった再生クロックを出
力し続けることができ、かつ集積化可能なクロック再生
装置を供給することを目的とするものである。
プレックスの通信装置ではジッタの少ない再生クロック
を出力し、シンプレックスの通信装置では送信中も受信
クロックと同じ周波数と位相をもった再生クロックを出
力し続けることができ、かつ集積化可能なクロック再生
装置を供給することを目的とするものである。
【０００７】
【課題を解決するための手段】上記問題を解決するため
に本発明は、復調器から出力される受信クロック信号を
入力しクロック信号の変化点を検出してパルス信号を出
力する第１のエッジ検出器と、再生クロック信号を入力
してクロック信号の変化点を検出してパルス信号を出力
する第２のエッジ検出器と、第１のエッジ検出器からの
第１のパルス信号と第２のエッジ検出器からの第２のパ
ルス信号とを入力し第１のパルス信号の位相が第２のパ
ルス信号の位相よりも進んでいるときに進み位相差の分
だけアクティブになるアップ信号を出力する第１のＪＫ
−Ｆ／Ｆと、逆に第１のパルス信号の位相が第２のパル
ス信号の位相よりも遅れているときに遅れ位相差の分だ
けアクティブになるダウン信号を出力する第２のＪＫ−
Ｆ／Ｆと、第１のＪＫ−Ｆ／Ｆが出力するアップ信号を
入力しアップ信号がアクティブのときにカウントアップ
しカウント値が最大になったときに第１のキャリーアッ
プ信号を出力する第１のカウンタと、第２のＪＫ−Ｆ／
Ｆが出力するダウン信号を入力しダウン信号がアクティ
ブのときにカウントアップしカウント値が最大になった
ときに第２のキャリーアップ信号を出力する第２のカウ
ンタと、第１のキャリーアップ信号と第２のキャリーア
ップ信号とを入力し第１のキャリーアップ信号が第２の
キャリーアップ信号よりも先に入力されたときにはカウ
ント値をアップし、逆に第２のキャリーアップ信号が第
１のキャリーアップ信号よりも先に入力されたときには
カウント値をダウンする一方そのカウント値と第１のキ
ャリーアップ信号と第２のキャリーアップ信号との論理
和をとった第３のキャリーアップ信号とを出力するアッ
プダウンカウンタと、アップダウンカウンタのカウント
値と第３のキャリーアップ信号と分周器からの第４のキ
ャリーアップ信号とを入力し第３のキャリーアップ信号
が入力されたときのみアップダウンカウンタのカウント
値を出力しそれ以外は一定の値を出力する初期値可変回
路と、初期値可変回路の出力信号と外部からのシステム
クロック信号とを入力し、システムクロック信号を受信
クロック信号と同じ周波数まで分周する一方、カウンタ
で構成した分周器の初期値を初期値可変回路の出力信号
で変化させることにより受信クロック信号と同じ位相を
持った再生クロック信号とカウンタの第４のキャリーア
ップ信号とを出力する分周器とを設けたものである。
に本発明は、復調器から出力される受信クロック信号を
入力しクロック信号の変化点を検出してパルス信号を出
力する第１のエッジ検出器と、再生クロック信号を入力
してクロック信号の変化点を検出してパルス信号を出力
する第２のエッジ検出器と、第１のエッジ検出器からの
第１のパルス信号と第２のエッジ検出器からの第２のパ
ルス信号とを入力し第１のパルス信号の位相が第２のパ
ルス信号の位相よりも進んでいるときに進み位相差の分
だけアクティブになるアップ信号を出力する第１のＪＫ
−Ｆ／Ｆと、逆に第１のパルス信号の位相が第２のパル
ス信号の位相よりも遅れているときに遅れ位相差の分だ
けアクティブになるダウン信号を出力する第２のＪＫ−
Ｆ／Ｆと、第１のＪＫ−Ｆ／Ｆが出力するアップ信号を
入力しアップ信号がアクティブのときにカウントアップ
しカウント値が最大になったときに第１のキャリーアッ
プ信号を出力する第１のカウンタと、第２のＪＫ−Ｆ／
Ｆが出力するダウン信号を入力しダウン信号がアクティ
ブのときにカウントアップしカウント値が最大になった
ときに第２のキャリーアップ信号を出力する第２のカウ
ンタと、第１のキャリーアップ信号と第２のキャリーア
ップ信号とを入力し第１のキャリーアップ信号が第２の
キャリーアップ信号よりも先に入力されたときにはカウ
ント値をアップし、逆に第２のキャリーアップ信号が第
１のキャリーアップ信号よりも先に入力されたときには
カウント値をダウンする一方そのカウント値と第１のキ
ャリーアップ信号と第２のキャリーアップ信号との論理
和をとった第３のキャリーアップ信号とを出力するアッ
プダウンカウンタと、アップダウンカウンタのカウント
値と第３のキャリーアップ信号と分周器からの第４のキ
ャリーアップ信号とを入力し第３のキャリーアップ信号
が入力されたときのみアップダウンカウンタのカウント
値を出力しそれ以外は一定の値を出力する初期値可変回
路と、初期値可変回路の出力信号と外部からのシステム
クロック信号とを入力し、システムクロック信号を受信
クロック信号と同じ周波数まで分周する一方、カウンタ
で構成した分周器の初期値を初期値可変回路の出力信号
で変化させることにより受信クロック信号と同じ位相を
持った再生クロック信号とカウンタの第４のキャリーア
ップ信号とを出力する分周器とを設けたものである。
【０００８】さらに、アップダウンカウンタの第３のキ
ャリーアップ信号とＣＰＵからのＨＯＬＤ信号とを入力
し両信号の論理積をとって出力するＡＮＤゲートを設け
たものである。
ャリーアップ信号とＣＰＵからのＨＯＬＤ信号とを入力
し両信号の論理積をとって出力するＡＮＤゲートを設け
たものである。
【０００９】
【作用】上記構成により、同期式の通信装置において、
第１のカウンタで受信クロックに対する再生クロックの
進み位相差の総和をカウントし第２のカウンタで遅れ位
相差の総和をカウントすることで、受信クロック信号に
含まれるジッタ成分を除去し、さらに両カウンタのキャ
リーアップ信号のうちどちらが早くアクティブになるか
でアップダウンカウンタのカウント値を増減し、そのカ
ウント値に応じて分周器の初期値を変えることにより受
信クロックと同じ周波数と位相をもった再生クロックを
出力する。
第１のカウンタで受信クロックに対する再生クロックの
進み位相差の総和をカウントし第２のカウンタで遅れ位
相差の総和をカウントすることで、受信クロック信号に
含まれるジッタ成分を除去し、さらに両カウンタのキャ
リーアップ信号のうちどちらが早くアクティブになるか
でアップダウンカウンタのカウント値を増減し、そのカ
ウント値に応じて分周器の初期値を変えることにより受
信クロックと同じ周波数と位相をもった再生クロックを
出力する。
【００１０】さらに、シンプレックスの通信装置におい
て復調器からの受信クロックが断になる前にＣＰＵから
のＨＯＬＤ信号で初期値可変回路へのキャリーアップ信
号を遮断し分周器の初期値を保持することにより、送信
中も受信クロックとほぼ同じ周波数と位相をもった再生
クロックを出力し続けることができる。
て復調器からの受信クロックが断になる前にＣＰＵから
のＨＯＬＤ信号で初期値可変回路へのキャリーアップ信
号を遮断し分周器の初期値を保持することにより、送信
中も受信クロックとほぼ同じ周波数と位相をもった再生
クロックを出力し続けることができる。
【００１１】
【実施例】図１は本発明の第１の実施例にかかる通信装
置に使用されるクロック再生装置のブロック図である。
置に使用されるクロック再生装置のブロック図である。
【００１２】図１において、１は復調器から出力される
受信クロック信号を入力しクロック信号の変化点を検出
してパルス信号を出力する第１のエッジ検出器、２は再
生クロック信号を入力してクロック信号の変化点を検出
してパルス信号を出力する第２のエッジ検出器、３は第
１のエッジ検出器１からの第１のパルス信号と第２のエ
ッジ検出器２からの第２のパルス信号とを入力し第１の
パルス信号の位相が第２のパルス信号の位相よりも進ん
でいるときに進み位相差の分だけアクティブになるアッ
プ信号を出力する第１のＪＫ−Ｆ／Ｆ、４は逆に第１の
パルス信号の位相が第２のパルス信号の位相よりも遅れ
ているときに遅れ位相差の分だけアクティブになるダウ
ン信号を出力する第２のＪＫ−Ｆ／Ｆ、５は第１のＪＫ
−Ｆ／Ｆ３が出力するアップ信号を入力しアップ信号が
アクティブのときにカウントアップしカウント値が最大
になったときに第１のキャリーアップ信号を出力する第
１のカウンタ、６は第２のＪＫ−Ｆ／Ｆ４が出力するダ
ウン信号を入力しダウン信号がアクティブのときにカウ
ントアップしカウント値が最大になったときに第２のキ
ャリーアップ信号を出力する第２のカウンタ、７は第１
のキャリーアップ信号と第２のキャリーアップ信号とを
入力し第１のキャリーアップ信号が第２のキャリーアッ
プ信号よりも先に入力されたときにはカウント値をアッ
プし、逆に第２のキャリーアップ信号が第１のキャリー
アップ信号よりも先に入力されたときにはカウント値を
ダウンする一方、そのカウント値と第１のキャリーアッ
プ信号と第２のキャリーアップ信号との論理和をとった
第３のキャリーアップ信号とを出力するアップダウンカ
ウンタ、８はアップダウンカウンタ７のカウント値と第
３のキャリーアップ信号と後述する分周器９からの第４
のキャリーアップ信号とを入力し第３のキャリーアップ
信号が入力されたときのみアップダウンカウンタ７のカ
ウント値を出力しそれ以外は一定の値を出力する初期値
可変回路、９は初期値可変回路８の出力信号と外部から
のシステムクロック信号とを入力し、システムクロック
信号を受信クロック信号と同じ周波数まで分周する一
方、カウンタで構成した分周器の初期値を初期値可変回
路の出力信号で変化させることにより受信クロック信号
と同じ位相を持った再生クロック信号とカウンタの第４
のキャリーアップ信号とを出力する分周器である。
受信クロック信号を入力しクロック信号の変化点を検出
してパルス信号を出力する第１のエッジ検出器、２は再
生クロック信号を入力してクロック信号の変化点を検出
してパルス信号を出力する第２のエッジ検出器、３は第
１のエッジ検出器１からの第１のパルス信号と第２のエ
ッジ検出器２からの第２のパルス信号とを入力し第１の
パルス信号の位相が第２のパルス信号の位相よりも進ん
でいるときに進み位相差の分だけアクティブになるアッ
プ信号を出力する第１のＪＫ−Ｆ／Ｆ、４は逆に第１の
パルス信号の位相が第２のパルス信号の位相よりも遅れ
ているときに遅れ位相差の分だけアクティブになるダウ
ン信号を出力する第２のＪＫ−Ｆ／Ｆ、５は第１のＪＫ
−Ｆ／Ｆ３が出力するアップ信号を入力しアップ信号が
アクティブのときにカウントアップしカウント値が最大
になったときに第１のキャリーアップ信号を出力する第
１のカウンタ、６は第２のＪＫ−Ｆ／Ｆ４が出力するダ
ウン信号を入力しダウン信号がアクティブのときにカウ
ントアップしカウント値が最大になったときに第２のキ
ャリーアップ信号を出力する第２のカウンタ、７は第１
のキャリーアップ信号と第２のキャリーアップ信号とを
入力し第１のキャリーアップ信号が第２のキャリーアッ
プ信号よりも先に入力されたときにはカウント値をアッ
プし、逆に第２のキャリーアップ信号が第１のキャリー
アップ信号よりも先に入力されたときにはカウント値を
ダウンする一方、そのカウント値と第１のキャリーアッ
プ信号と第２のキャリーアップ信号との論理和をとった
第３のキャリーアップ信号とを出力するアップダウンカ
ウンタ、８はアップダウンカウンタ７のカウント値と第
３のキャリーアップ信号と後述する分周器９からの第４
のキャリーアップ信号とを入力し第３のキャリーアップ
信号が入力されたときのみアップダウンカウンタ７のカ
ウント値を出力しそれ以外は一定の値を出力する初期値
可変回路、９は初期値可変回路８の出力信号と外部から
のシステムクロック信号とを入力し、システムクロック
信号を受信クロック信号と同じ周波数まで分周する一
方、カウンタで構成した分周器の初期値を初期値可変回
路の出力信号で変化させることにより受信クロック信号
と同じ位相を持った再生クロック信号とカウンタの第４
のキャリーアップ信号とを出力する分周器である。
【００１３】このクロック再生装置の動作を説明する前
にまずクロック再生装置内の初期値可変回路８の説明を
行う。図２に初期値可変回路８のブロック図を示し、図
３にそのタイムチャートを示す。図２におけるＤＥＬＡ
Ｙ回路８ａとＪ−Ｋ Ｆ／Ｆ８ｂはアップダウンカウン
タ７からの第３のキャリーアップ信号と分周器９からの
第４のキャリーアップ信号とを入力し、第３のキャリー
アップ信号のパルス信号が入力されてから次の第４のキ
ャリーアップ信号が入力されるまでセレクト信号を保持
しておくための回路である。セレクタ８ｃは通常固定の
初期値を選択するようになっており、アップダウンカウ
ンタ７からの第３のキャリーアップ信号が入力されたと
きだけアップダウンカウンタ７からのカウント値のほう
を選択するようになる。本発明の分周器９はカウンタで
構成されており、初期値可変回路８の出力信号がカウン
タの初期値となるように接続されている。したがって、
初期値可変回路８の出力信号の値を変えることにより、
カウンタの第４のキャリーアップ信号が出力されるまで
の時間が変わり、このことはシステムクロック信号を分
周して作り出す再生クロック信号の１クロックパルスの
中の’Ｌ’の部分の長さが変わることになる。この”
Ｌ”の部分の長さが変わるのは１クロックパルスの間だ
けで、それ以降は固定の初期値によって決まるデューテ
ィ５０％の’Ｈ’、’Ｌ’を繰り返すので、マクロ的に
見れば再生クロックの位相を変化させることになる。
にまずクロック再生装置内の初期値可変回路８の説明を
行う。図２に初期値可変回路８のブロック図を示し、図
３にそのタイムチャートを示す。図２におけるＤＥＬＡ
Ｙ回路８ａとＪ−Ｋ Ｆ／Ｆ８ｂはアップダウンカウン
タ７からの第３のキャリーアップ信号と分周器９からの
第４のキャリーアップ信号とを入力し、第３のキャリー
アップ信号のパルス信号が入力されてから次の第４のキ
ャリーアップ信号が入力されるまでセレクト信号を保持
しておくための回路である。セレクタ８ｃは通常固定の
初期値を選択するようになっており、アップダウンカウ
ンタ７からの第３のキャリーアップ信号が入力されたと
きだけアップダウンカウンタ７からのカウント値のほう
を選択するようになる。本発明の分周器９はカウンタで
構成されており、初期値可変回路８の出力信号がカウン
タの初期値となるように接続されている。したがって、
初期値可変回路８の出力信号の値を変えることにより、
カウンタの第４のキャリーアップ信号が出力されるまで
の時間が変わり、このことはシステムクロック信号を分
周して作り出す再生クロック信号の１クロックパルスの
中の’Ｌ’の部分の長さが変わることになる。この”
Ｌ”の部分の長さが変わるのは１クロックパルスの間だ
けで、それ以降は固定の初期値によって決まるデューテ
ィ５０％の’Ｈ’、’Ｌ’を繰り返すので、マクロ的に
見れば再生クロックの位相を変化させることになる。
【００１４】次に、このクロック再生装置の動作を説明
する。クロック再生装置のうち、第１のエッジ検出器１
から第２のカウンタ６までは一種の位相比較器を構成し
ており、その動作を表わすタイムチャートを図５、図６
に示す。ここで、図５は受信クロックの位相が再生クロ
ックの位相よりも進んでいる場合を示し、図６は逆に受
信クロックの位相が再生クロックの位相よりも遅れてい
る場合を示している。図５，図６から分かるように第１
のエッジ検出器１と第２のエッジ検出器２はそれぞれ受
信クロックと再生クロックの立ち上がりでパルスを出力
する。第１のＪＫ−Ｆ／Ｆ３の出力であるアップ信号は
受信クロックの位相が再生クロックの位相よりも進んで
いる場合に進み位相差の分だけアクティブになる。
する。クロック再生装置のうち、第１のエッジ検出器１
から第２のカウンタ６までは一種の位相比較器を構成し
ており、その動作を表わすタイムチャートを図５、図６
に示す。ここで、図５は受信クロックの位相が再生クロ
ックの位相よりも進んでいる場合を示し、図６は逆に受
信クロックの位相が再生クロックの位相よりも遅れてい
る場合を示している。図５，図６から分かるように第１
のエッジ検出器１と第２のエッジ検出器２はそれぞれ受
信クロックと再生クロックの立ち上がりでパルスを出力
する。第１のＪＫ−Ｆ／Ｆ３の出力であるアップ信号は
受信クロックの位相が再生クロックの位相よりも進んで
いる場合に進み位相差の分だけアクティブになる。
【００１５】図７の位相差の変化を示した図において、
受信クロックと再生クロックの位相差を平均化するため
には横線で示す再生クロックの位相を基準にして、横線
より上の縦縞の部分の面積と横線より下の横縞の部分の
面積をそれぞれ加算して両者が同じ面積になるように再
生クロックの位相を決めればよい。具体的には、縦縞の
部分の面積は第１のＪＫ−Ｆ／Ｆ３の出力であるアップ
信号がアクティブになっている時間である。アップ信号
は受信クロックの位相が再生クロックの位相よりも進ん
でいる場合に進み位相差の分だけアクティブになる。逆
に、横縞の部分の面積は第２のＪＫ−Ｆ／Ｆ４の出力で
あるダウン信号がアクティブになっている時間である。
ダウン信号は受信クロックの位相が再生クロックの位相
よりも遅れている場合に遅れ位相差の分だけアクティブ
になる。したがって、第１のＪＫ−Ｆ／Ｆ３のアップ信
号がアクティブのときに第１のカウンタ５がカウントア
ップし縦縞の部分の面積を加算する。同じく、第２のＪ
Ｋ−Ｆ／Ｆ４のダウン信号がアクティブのときに第２の
カウンタ６がカウントアップし縦縞の部分の面積を加算
する。そして、第１のカウンタ５が第２のカウンタ６よ
りも先にＦＵＬＬになれば、アップダウンカウンタ７の
カウント値を１つアップし、逆に、第２のカウンタ６が
第１のカウンタ５よりも先にＦＵＬＬになれば、アップ
ダウンカウンタ７のカウント値を１つダウンする。この
カウント値に応じて、分周器９の初期値を変化させるこ
とにより、再生クロック信号の位相を制御する。
受信クロックと再生クロックの位相差を平均化するため
には横線で示す再生クロックの位相を基準にして、横線
より上の縦縞の部分の面積と横線より下の横縞の部分の
面積をそれぞれ加算して両者が同じ面積になるように再
生クロックの位相を決めればよい。具体的には、縦縞の
部分の面積は第１のＪＫ−Ｆ／Ｆ３の出力であるアップ
信号がアクティブになっている時間である。アップ信号
は受信クロックの位相が再生クロックの位相よりも進ん
でいる場合に進み位相差の分だけアクティブになる。逆
に、横縞の部分の面積は第２のＪＫ−Ｆ／Ｆ４の出力で
あるダウン信号がアクティブになっている時間である。
ダウン信号は受信クロックの位相が再生クロックの位相
よりも遅れている場合に遅れ位相差の分だけアクティブ
になる。したがって、第１のＪＫ−Ｆ／Ｆ３のアップ信
号がアクティブのときに第１のカウンタ５がカウントア
ップし縦縞の部分の面積を加算する。同じく、第２のＪ
Ｋ−Ｆ／Ｆ４のダウン信号がアクティブのときに第２の
カウンタ６がカウントアップし縦縞の部分の面積を加算
する。そして、第１のカウンタ５が第２のカウンタ６よ
りも先にＦＵＬＬになれば、アップダウンカウンタ７の
カウント値を１つアップし、逆に、第２のカウンタ６が
第１のカウンタ５よりも先にＦＵＬＬになれば、アップ
ダウンカウンタ７のカウント値を１つダウンする。この
カウント値に応じて、分周器９の初期値を変化させるこ
とにより、再生クロック信号の位相を制御する。
【００１６】これにより、アップダウンカウンタ７のカ
ウント値は常に縦縞の部分の面積と横縞の部分の面積が
等しくなるような方向に変化する。また、第１と第２の
カウンタ５，６は両カウンタ５，６のいずれか一方がＦ
ＵＬＬになってアップダウンカウンタ７のカウント値が
変化する度に両方ともリセットされる。よって、ジッタ
により瞬間的に受信クロックの位相が変化しても、その
位相変化が第１と第２のカウンタ５，６のカウント値の
変化で吸収され再生クロックの位相変化には現われない
ため、ジッタを取り除くことができる。ジッタにより常
に変動している受信クロックの位相変動を平均化し、こ
の平均化した位相差を元に分周器９のリセットタイミン
グを制御することにより受信クロックと位相の合った再
生クロックが得られる。
ウント値は常に縦縞の部分の面積と横縞の部分の面積が
等しくなるような方向に変化する。また、第１と第２の
カウンタ５，６は両カウンタ５，６のいずれか一方がＦ
ＵＬＬになってアップダウンカウンタ７のカウント値が
変化する度に両方ともリセットされる。よって、ジッタ
により瞬間的に受信クロックの位相が変化しても、その
位相変化が第１と第２のカウンタ５，６のカウント値の
変化で吸収され再生クロックの位相変化には現われない
ため、ジッタを取り除くことができる。ジッタにより常
に変動している受信クロックの位相変動を平均化し、こ
の平均化した位相差を元に分周器９のリセットタイミン
グを制御することにより受信クロックと位相の合った再
生クロックが得られる。
【００１７】図４は本発明の第２の実施例におけるクロ
ック再生装置のブロック図である。なお、第１の実施例
と同機能のものには同符号を付してその説明は省略す
る。図４に示すように、この実施例においては、上記第
１の実施例の構成要素に加えて、アップダウンカウンタ
７と初期値可変回路８との間にＡＮＤゲート１０が設け
られている。このＡＮＤゲート１０はアップダウンカウ
ンタ７の第３のキャリーアップ信号とＣＰＵからのＨＯ
ＬＤ信号とを入力し両信号の論理積をとって出力する。
ック再生装置のブロック図である。なお、第１の実施例
と同機能のものには同符号を付してその説明は省略す
る。図４に示すように、この実施例においては、上記第
１の実施例の構成要素に加えて、アップダウンカウンタ
７と初期値可変回路８との間にＡＮＤゲート１０が設け
られている。このＡＮＤゲート１０はアップダウンカウ
ンタ７の第３のキャリーアップ信号とＣＰＵからのＨＯ
ＬＤ信号とを入力し両信号の論理積をとって出力する。
【００１８】次に、このクロック再生装置の動作を説明
する。近年、衛星通信の利用が多くなっており、今後の
衛星通信を普及させるためには端末の価格を抑える必要
がある。そのため、最近ではデータ通信を行うシステム
において、端末の価格を抑えるためにデュプレックスに
代わりシンプレックスで通信を行うシステムもでてきて
いる。具体的には、チャンネルを切り換えるためのシン
セサイザを送信時と受信時で切り換えて使用することに
よりシンセサイザを１個で済ませることができる。しか
しながら、シンプレックスでは送信中はシンセサイザを
送信チャンネルに設定するため衛星からの電波は受信で
きない。そのため、復調器から出力される受信データは
でたらめな値となり、アナログＰＬＬ回路はロックがは
ずれる。よって、同アナログＰＬＬ回路から出力される
受信クロックもフリーランの状態となり受信データと同
期しないため、ＣＰＵでデータ処理するために必要な８
ビット毎のデータの区切りが不定になる。この結果、再
び衛星からの電波を受信し始めたときには、アナログＰ
ＬＬ回路が受信データにロックし、かつフレーム同期パ
ターンを検出するまでは８ビット毎のデータの区切りが
確定せずに、ＣＰＵで受信データを処理できないといっ
た問題を生じてしまう。
する。近年、衛星通信の利用が多くなっており、今後の
衛星通信を普及させるためには端末の価格を抑える必要
がある。そのため、最近ではデータ通信を行うシステム
において、端末の価格を抑えるためにデュプレックスに
代わりシンプレックスで通信を行うシステムもでてきて
いる。具体的には、チャンネルを切り換えるためのシン
セサイザを送信時と受信時で切り換えて使用することに
よりシンセサイザを１個で済ませることができる。しか
しながら、シンプレックスでは送信中はシンセサイザを
送信チャンネルに設定するため衛星からの電波は受信で
きない。そのため、復調器から出力される受信データは
でたらめな値となり、アナログＰＬＬ回路はロックがは
ずれる。よって、同アナログＰＬＬ回路から出力される
受信クロックもフリーランの状態となり受信データと同
期しないため、ＣＰＵでデータ処理するために必要な８
ビット毎のデータの区切りが不定になる。この結果、再
び衛星からの電波を受信し始めたときには、アナログＰ
ＬＬ回路が受信データにロックし、かつフレーム同期パ
ターンを検出するまでは８ビット毎のデータの区切りが
確定せずに、ＣＰＵで受信データを処理できないといっ
た問題を生じてしまう。
【００１９】ここで、上記第１の実施例で説明したクロ
ック再生装置をそのまま適用すると受信中は正常に動作
するが、通信装置が受信モードから送信モードに切り替
わって復調器からの受信データが断になった場合、受信
データから抽出した受信クロックの位相が不定になるた
め、クロック再生装置から出力される再生クロックも不
安定になる。
ック再生装置をそのまま適用すると受信中は正常に動作
するが、通信装置が受信モードから送信モードに切り替
わって復調器からの受信データが断になった場合、受信
データから抽出した受信クロックの位相が不定になるた
め、クロック再生装置から出力される再生クロックも不
安定になる。
【００２０】これを解決するためにアップダウンカウン
タ７と初期値可変回路８との間にＡＮＤゲート１０を追
加し、通信装置が受信モードから送信モードに切り替わ
って復調器からの受信データが断になる前にＣＰＵから
のＨＯＬＤ信号でアップダウンカウンタ７からの第３の
キャリーアップ信号を遮断し分周器の初期値を保持す
る。
タ７と初期値可変回路８との間にＡＮＤゲート１０を追
加し、通信装置が受信モードから送信モードに切り替わ
って復調器からの受信データが断になる前にＣＰＵから
のＨＯＬＤ信号でアップダウンカウンタ７からの第３の
キャリーアップ信号を遮断し分周器の初期値を保持す
る。
【００２１】これにより、送信中も受信クロックとほぼ
同じ周波数と位相をもった再生クロックを出力し続ける
ことができる。そして、再び送信モードから受信モード
に切り替わって復調器から受信データが出力され、受信
クロックの位相が安定した後にＣＰＵからのＨＯＬＤ信
号をディセーブルにすればよい。
同じ周波数と位相をもった再生クロックを出力し続ける
ことができる。そして、再び送信モードから受信モード
に切り替わって復調器から受信データが出力され、受信
クロックの位相が安定した後にＣＰＵからのＨＯＬＤ信
号をディセーブルにすればよい。
【００２２】
【発明の効果】以上のように本発明によれば、デュプレ
ックスの通信装置において、従来のクロック再生回路以
上にジッタの少ない受信クロックを再生できる。さら
に、シンプレックスの通信装置においては、送信中も受
信クロックと同じ周波数と位相をもった再生クロックを
出力し続けることができるため、送信から受信に切り換
わったときに同期パターンを検出するまで待つこと無し
に、受信に切り換わった直後から受信データを処理する
ことができる。
ックスの通信装置において、従来のクロック再生回路以
上にジッタの少ない受信クロックを再生できる。さら
に、シンプレックスの通信装置においては、送信中も受
信クロックと同じ周波数と位相をもった再生クロックを
出力し続けることができるため、送信から受信に切り換
わったときに同期パターンを検出するまで待つこと無し
に、受信に切り換わった直後から受信データを処理する
ことができる。
【図１】本発明の第１の実施例におけるクロック再生装
置のブロック図
置のブロック図
【図２】同クロック再生装置の初期値可変回路のブロッ
ク図
ク図
【図３】同初期値可変回路のタイムチャート
【図４】本発明の第２の実施例におけるクロック再生装
置のブロック図
置のブロック図
【図５】本発明の第１の実施例における位相比較部の各
部のタイムチャート
部のタイムチャート
【図６】本発明の第１の実施例における位相比較部の各
部のタイムチャート
部のタイムチャート
【図７】本発明の第１の実施例におけるクロック再生装
置の位相差の変化を示す図
置の位相差の変化を示す図
【図８】従来のクロック再生装置のブロック図
【図９】従来のクロック再生装置の各部の波形を示す図
１ 第１のエッジ検出器 ２ 第２のエッジ検出器 ３ 第１のＪＫ−Ｆ／Ｆ ４ 第２のＪＫ−Ｆ／Ｆ ５ 第１のカウンタ ６ 第２のカウンタ ７ アップダウンカウンタ ８ 初期値可変回路 ９ 分周器 １０ ＡＮＤゲート
Claims (2)
- 【請求項１】 復調器から出力される受信クロック信号
を入力しクロック信号の変化点を検出してパルス信号を
出力する第１のエッジ変出器と、後述する分周器の再生
クロック信号を入力してクロック信号の変化点を検出し
てパルス信号を出力する第２のエッジ検出器と、前記第
１のエッジ検出器からの第１のパルス信号と前記第２の
エッジ検出器からの第２のパルス信号とを入力し第１の
パルス信号の位相が第２のパルス信号の位相よりも進ん
でいるときに進み位相差の分だけアクティブになるアッ
プ信号を出力する第１のＪＫ−Ｆ／Ｆと、逆に第１のパ
ルス信号の位相が第２のパルス信号の位相よりも遅れて
いるときに遅れ位相差の分だけアクティブになるダウン
信号を出力する第２のＪＫ−Ｆ／Ｆと、前記第１のＪＫ
−Ｆ／Ｆが出力するアップ信号を入力しアップ信号がア
クティブのときにカウントアップしカウント値が最大に
なったときに第１のキャリーアップ信号を出力する第１
のカウンタと、前記第２のＪＫ−Ｆ／Ｆが出力するダウ
ン信号を入力しダウン信号がアクティブのときにカウン
トアップしカウント値が最大になったときに第２のキャ
リーアップ信号を出力する第２のカウンタと、前記第１
のキャリーアップ信号と前記第２のキャリーアップ信号
とを入力し第１のキャリーアップ信号が第２のキャリー
アップ信号よりも先に入力されたときにはカウント値を
アップし、逆に第２のキャリーアップ信号が第１のキャ
リーアップ信号よりも先に入力されたときにはカウント
値をダウンする一方、そのカウント値と前記第１のキャ
リーアップ信号と前記第２のキャリーアップ信号との論
理和をとった第３のキャリーアップ信号とを出力するア
ップダウンカウンタと、前記アップダウンカウンタのカ
ウント値と第３のキャリーアップ信号と後述する分周器
からの第４のキャリーアップ信号とを入力し第３のキャ
リーアップ信号が入力されたときのみ前記アップダウン
カウンタのカウント値を出力しそれ以外は一定の値を出
力する初期値可変回路と、カウンタで構成され、前記初
期値可変回路の出力信号と外部からのシステムクロック
信号とを入力し、システムクロック信号を前記受信クロ
ック信号と同じ周波数まで分周する一方、その初期値を
前記初期値可変回路の出力信号で変化させることにより
受信クロック信号と同じ位相を持った再生クロック信号
とカウンタの第４のキャリーアップ信号とを出力する分
周器とを備えたクロック再生装置。 - 【請求項２】 アップダウンカウンタの第３のキャリー
アップ信号とＣＰＵからのＨＯＬＤ信号とを入力し両信
号の論理積をとって出力するＡＮＤゲートを備えた請求
項１記載のクロック再生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14794495A JP3594362B2 (ja) | 1995-06-15 | 1995-06-15 | クロック再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14794495A JP3594362B2 (ja) | 1995-06-15 | 1995-06-15 | クロック再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH098787A true JPH098787A (ja) | 1997-01-10 |
| JP3594362B2 JP3594362B2 (ja) | 2004-11-24 |
Family
ID=15441601
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14794495A Expired - Fee Related JP3594362B2 (ja) | 1995-06-15 | 1995-06-15 | クロック再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3594362B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016119548A (ja) * | 2014-12-19 | 2016-06-30 | ファナック株式会社 | 通信機器の時刻同期システム |
| JP2018067824A (ja) * | 2016-10-20 | 2018-04-26 | ファナック株式会社 | 位相差推定装置及びその位相差推定装置を備えた通信機器 |
-
1995
- 1995-06-15 JP JP14794495A patent/JP3594362B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016119548A (ja) * | 2014-12-19 | 2016-06-30 | ファナック株式会社 | 通信機器の時刻同期システム |
| JP2018067824A (ja) * | 2016-10-20 | 2018-04-26 | ファナック株式会社 | 位相差推定装置及びその位相差推定装置を備えた通信機器 |
| US10110371B2 (en) | 2016-10-20 | 2018-10-23 | Fanuc Corporation | Phase difference estimation device and communication device having the phase difference estimation device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3594362B2 (ja) | 2004-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08265141A (ja) | デジタル位相同期ループを制御する方法および装置ならびにコードレス電話 | |
| JPH098787A (ja) | クロック再生装置 | |
| US7961832B2 (en) | All-digital symbol clock recovery loop for synchronous coherent receiver systems | |
| JP2840569B2 (ja) | 局間クロック同期回路 | |
| JPH098789A (ja) | クロック再生装置 | |
| JPS6242633A (ja) | ユニバ−サル・デイジタルクロツク抽出回路 | |
| JP2613507B2 (ja) | クロック再生回路 | |
| JPH08125884A (ja) | Ｐｌｌ回路 | |
| JPS6166433A (ja) | クロツク同期回路 | |
| JPH0379888B2 (ja) | ||
| JP2859111B2 (ja) | クロック同期方法と装置 | |
| JPH0440029A (ja) | シンボルタイミング再生回路 | |
| JPH01240024A (ja) | クロック再生回路 | |
| JP2000295207A (ja) | シンプレックス衛星通信におけるクロック再生装置 | |
| JPH0320180B2 (ja) | ||
| JPS6173441A (ja) | 同期装置 | |
| JP2561867B2 (ja) | 干渉波低減装置 | |
| JPH039663B2 (ja) | ||
| JP3088433B2 (ja) | Ｍｓｋ復調装置 | |
| JP3434703B2 (ja) | 位相同期回路 | |
| JPH0310431A (ja) | データ復調回路 | |
| JPH05236040A (ja) | 同期復調装置 | |
| JPS61234138A (ja) | 位相同期回路 | |
| JPH02253749A (ja) | 同期検波回路 | |
| JPS63200642A (ja) | 位相制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040330 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040803 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040831 |
|
| LAPS | Cancellation because of no payment of annual fees |