JPH039663B2 - - Google Patents
Info
- Publication number
- JPH039663B2 JPH039663B2 JP58104137A JP10413783A JPH039663B2 JP H039663 B2 JPH039663 B2 JP H039663B2 JP 58104137 A JP58104137 A JP 58104137A JP 10413783 A JP10413783 A JP 10413783A JP H039663 B2 JPH039663 B2 JP H039663B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- phase
- output
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000605 extraction Methods 0.000 claims description 5
- 230000001360 synchronised effect Effects 0.000 claims description 3
- 238000001514 detection method Methods 0.000 claims 2
- 239000000284 extract Substances 0.000 claims 1
- 230000010355 oscillation Effects 0.000 claims 1
- 230000000630 rising effect Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、２乗余弦波形に整形されたバイポー
ラ波形のデータ信号中より、識別に最適なクロツ
ク信号を抽出する回路に関する。
ラ波形のデータ信号中より、識別に最適なクロツ
ク信号を抽出する回路に関する。
従来のクロツク抽出回路では、２乗余弦波形に
整形されたバイポーラ波形でデータが“０”から
“１”へ変化する場合と“１”から“１”へ変化
する場合とで、その立上り位相がピーク値の1/2
の時点では16％ずれているため、このパターンジ
ツタの影響をうけ、受信波形の立上りに位相同期
したクロツク抽出回路出力に大きなジツタを発生
する。また、受信波形に対する最適な識別クロツ
クを容易に得ることができなかつた。
整形されたバイポーラ波形でデータが“０”から
“１”へ変化する場合と“１”から“１”へ変化
する場合とで、その立上り位相がピーク値の1/2
の時点では16％ずれているため、このパターンジ
ツタの影響をうけ、受信波形の立上りに位相同期
したクロツク抽出回路出力に大きなジツタを発生
する。また、受信波形に対する最適な識別クロツ
クを容易に得ることができなかつた。
本発明の目的は、上記した従来回路の欠点をな
くし、パターンジツタの影響を受けず、出力ジツ
タの少ない、また、最適な識別クロツク信号を容
易に作成できるクロツク信号の抽出回路を提供す
ることにある。
くし、パターンジツタの影響を受けず、出力ジツ
タの少ない、また、最適な識別クロツク信号を容
易に作成できるクロツク信号の抽出回路を提供す
ることにある。
本発明は、初期、整流された受信信号の立上り
に位相同期してクロツク信号の抽出を行ない、こ
の位相同期が成立した時点を検出器で検出し、検
出ができた時点では出力には大きなジツタを有す
るがデータ信号の識別は可能となる。上記位相同
期成立以降は、この識別情報により“０”から
“１”への変化点の立上り位相のみを用いて位相
同期を行なうものクロツク抽出器を提供するもの
である。
に位相同期してクロツク信号の抽出を行ない、こ
の位相同期が成立した時点を検出器で検出し、検
出ができた時点では出力には大きなジツタを有す
るがデータ信号の識別は可能となる。上記位相同
期成立以降は、この識別情報により“０”から
“１”への変化点の立上り位相のみを用いて位相
同期を行なうものクロツク抽出器を提供するもの
である。
以下、本発明の一実施例を第１図乃至第３図を
用いて詳細に説明する。第１図において、受信信
号は端子１より入力し、２乗余弦特性を有する２
のロールオフフイルタにより波形整形された後、
等化器３により伝送路での歪を補正される。これ
により等化器３の出力波形は２乗余弦波形とな
る。なお、この場合、データは占有率50％のバイ
ポーラ波形で伝送路に送出されているものとす
る。この波形は第３図のＡの波形となる。この等
化器の出力を全波整流器４により整流した後、ピ
ーク値の1/2の電圧を有する基準電圧源２５とコ
ンパレータ５によりコンパレートすることによ
り、第３図Ｂに示す波形が得られる。このコンパ
レータの出力の立上り時点はパターンジツタのた
めにデータの“０”→“１”，“１”→“１”では
約16％ずれており、また、“０”→“１”の立上
り時点は最適識別点からちようどＴ／２（１周期
をＴとする）の時点にある。この波形が位相比較
器７に入力され、内部に有する発振器１０の出力
を分周器１１，１２により分周された信号と位相
比較される。発振器の周波数は受信データ信号の
（K1×K2）倍にほぼ等しく選ばれておりこの出力
を１／（K1×K2）に分周することにより、受信
データのクロツク周波数にほぼ等しくなる。上記
のように、受信データとこの分周された信号とを
位相比較することにより、位相比較器７の出力に
は位相進み、遅れの情報が得られる。この情報を
受信データをクロツクとしてアツプダウンカウン
タ８に入力し、このアツプダウンカウンタ８のあ
ふれ出力によりセレクタ９を介して分周器１１の
分周比を変化させることにより位相比較器７の入
力信号の立上り位相に同期した信号が得られる。
ただし、この信号は、位相比較器７の入力信号の
立上り時点がパターンにより大きく変化するた
め、大きなジツタを持つ。しかし、この信号によ
つても受信信号の“０”，“１”の識別は可能であ
る。また、上記の同期状態はアツプダウンカウン
タ８の出力のあふれ（オーバーフロー、アンダー
フロー）をアツプダウンカウンタ１９によりカウ
ントし、そのあふれ出力をアツプダウンカウンタ
８の入力クロツクをカウンタ１８によりカウント
した結果で一定周期おきに監視することにより、
検出可能である。同期が成立した時点ではデータ
の識別は可能であるから、この同期成立検出後は
識別器６の出力情報を利用できる。同期検出後識
別器６の出力を監視して、“０”→“１”変化点
検出器１４により“０”→“１”の変化点を検出
し、今度はこの出力によつてアツプダウンカウン
タ８のクロツクを制御して、“０”→“１”の変
化の際のみ位相遅れ、進み情報をとり込むように
する。この制御を行なうことにより、受信データ
の“０”→“１”の変化点の立上り位相に位相同
期した分周器出力を得ることができる。ただし、
同期成立検出後は、モードコントローラ２０の出
力により、アンドゲート１５を開け、“０”→
“１”変化点検出器１４の出力が利用できるよう
にしておく。また、アツプダウンカウンタ８の段
数を増やして（Ｎ→Ｍ，Ｎ＜Ｍ）その出力が雑音
等で容易にでないようにして、分周器出力の安定
化を計つておく。
用いて詳細に説明する。第１図において、受信信
号は端子１より入力し、２乗余弦特性を有する２
のロールオフフイルタにより波形整形された後、
等化器３により伝送路での歪を補正される。これ
により等化器３の出力波形は２乗余弦波形とな
る。なお、この場合、データは占有率50％のバイ
ポーラ波形で伝送路に送出されているものとす
る。この波形は第３図のＡの波形となる。この等
化器の出力を全波整流器４により整流した後、ピ
ーク値の1/2の電圧を有する基準電圧源２５とコ
ンパレータ５によりコンパレートすることによ
り、第３図Ｂに示す波形が得られる。このコンパ
レータの出力の立上り時点はパターンジツタのた
めにデータの“０”→“１”，“１”→“１”では
約16％ずれており、また、“０”→“１”の立上
り時点は最適識別点からちようどＴ／２（１周期
をＴとする）の時点にある。この波形が位相比較
器７に入力され、内部に有する発振器１０の出力
を分周器１１，１２により分周された信号と位相
比較される。発振器の周波数は受信データ信号の
（K1×K2）倍にほぼ等しく選ばれておりこの出力
を１／（K1×K2）に分周することにより、受信
データのクロツク周波数にほぼ等しくなる。上記
のように、受信データとこの分周された信号とを
位相比較することにより、位相比較器７の出力に
は位相進み、遅れの情報が得られる。この情報を
受信データをクロツクとしてアツプダウンカウン
タ８に入力し、このアツプダウンカウンタ８のあ
ふれ出力によりセレクタ９を介して分周器１１の
分周比を変化させることにより位相比較器７の入
力信号の立上り位相に同期した信号が得られる。
ただし、この信号は、位相比較器７の入力信号の
立上り時点がパターンにより大きく変化するた
め、大きなジツタを持つ。しかし、この信号によ
つても受信信号の“０”，“１”の識別は可能であ
る。また、上記の同期状態はアツプダウンカウン
タ８の出力のあふれ（オーバーフロー、アンダー
フロー）をアツプダウンカウンタ１９によりカウ
ントし、そのあふれ出力をアツプダウンカウンタ
８の入力クロツクをカウンタ１８によりカウント
した結果で一定周期おきに監視することにより、
検出可能である。同期が成立した時点ではデータ
の識別は可能であるから、この同期成立検出後は
識別器６の出力情報を利用できる。同期検出後識
別器６の出力を監視して、“０”→“１”変化点
検出器１４により“０”→“１”の変化点を検出
し、今度はこの出力によつてアツプダウンカウン
タ８のクロツクを制御して、“０”→“１”の変
化の際のみ位相遅れ、進み情報をとり込むように
する。この制御を行なうことにより、受信データ
の“０”→“１”の変化点の立上り位相に位相同
期した分周器出力を得ることができる。ただし、
同期成立検出後は、モードコントローラ２０の出
力により、アンドゲート１５を開け、“０”→
“１”変化点検出器１４の出力が利用できるよう
にしておく。また、アツプダウンカウンタ８の段
数を増やして（Ｎ→Ｍ，Ｎ＜Ｍ）その出力が雑音
等で容易にでないようにして、分周器出力の安定
化を計つておく。
上記のように“０”→“１”の変化時点は、最
適識別時点からＴ／２ずれた時点となつているた
め、この時点に位相同期した信号より識別器６に
対する最適識別信号を得ることは容易である。本
実施例では識別器６が信号の立上りで反応すると
すれば、分周器１２の出力にインバータ１３を付
けるだけで識別器６への最適識別信号を得ること
ができる。また、データ信号処理のためのクロツ
ク信号も同時に得ることができる。この波形を第
３図Ｃに示す。
適識別時点からＴ／２ずれた時点となつているた
め、この時点に位相同期した信号より識別器６に
対する最適識別信号を得ることは容易である。本
実施例では識別器６が信号の立上りで反応すると
すれば、分周器１２の出力にインバータ１３を付
けるだけで識別器６への最適識別信号を得ること
ができる。また、データ信号処理のためのクロツ
ク信号も同時に得ることができる。この波形を第
３図Ｃに示す。
第２図には、以上のシーケンスを流れ図の形で
表現している。位相同期制御の初期は、アツプダ
ウンカウンタ８の段数はＮであり位相比較情報は
データの“０”→“１”，“１”→“１”の両方を
用いる。この制御中に位相同期成立を検出すると
次のモードへ進み、ここではデータの“０”→
“１”のみを用いて位相比較を行なう。また、ア
ツプダウンカウンタ８の段数はＮのままである。
この制御中に再度位相同期成立を検出すると次の
モードへ進む。ここでは、位相比較はデータの
“０”→“１”のみを行いるが、アツプダウンカ
ウンタ８の段数をＭ（Ｎ＜Ｍ）に変更する。同期
が成立していれば系は、このモードを維持する。
ただし、このモードにいるときに同期はずれを検
出した場合には、一番初期のモードに進み、以後
は上記動作を繰り返す。
表現している。位相同期制御の初期は、アツプダ
ウンカウンタ８の段数はＮであり位相比較情報は
データの“０”→“１”，“１”→“１”の両方を
用いる。この制御中に位相同期成立を検出すると
次のモードへ進み、ここではデータの“０”→
“１”のみを用いて位相比較を行なう。また、ア
ツプダウンカウンタ８の段数はＮのままである。
この制御中に再度位相同期成立を検出すると次の
モードへ進む。ここでは、位相比較はデータの
“０”→“１”のみを行いるが、アツプダウンカ
ウンタ８の段数をＭ（Ｎ＜Ｍ）に変更する。同期
が成立していれば系は、このモードを維持する。
ただし、このモードにいるときに同期はずれを検
出した場合には、一番初期のモードに進み、以後
は上記動作を繰り返す。
本発明によれば、パターンジツタによる出力位
相の不安定な現象がなくなり、また、従来、困難
とされた位相同期成立の検出も可能となると云う
効果を有する。
相の不安定な現象がなくなり、また、従来、困難
とされた位相同期成立の検出も可能となると云う
効果を有する。
第１図は、本発明の一実施例のブロツクダイヤ
グラム、第２図は、上記実施例のコントロールシ
ーケンスの説明図、第３図は、いずれも第１図に
おける各部の波形図である。 １…受信信号、２…２乗余弦ロールオフフイル
タ、３…等化器、４…全波整流器、５…コンパレ
ータ、６…識別器、７…位相比較器、８…アツプ
ダウンカウンタ、９…セレクタ、１０…発振器、
１１…可変分周器、１２…分周器、１３…インバ
ータ、１４…“０”→“１”変化点検出器、１５
…アンドゲート、１６…ナンドゲート、１７…同
期検出器、１８…カウンタ、１９…アツプダウン
カウンタ、２０…モードコントローラ、２１…同
期モード切替信号、２２…アツプダウンカウンタ
段数切替信号、２３…受信再生データ、２４…再
生クロツク、２５…基準電圧源、Ａ…２乗余弦波
形整形後のバイポーラ波形（等化器３の出力波
形）、Ｂ…全波整流後の1/2ピーク値コンパレート
波形（コンパレータ５の出力波形）、Ｃ…識別ク
ロツクの波形（インバータ２６の出力波形）。
グラム、第２図は、上記実施例のコントロールシ
ーケンスの説明図、第３図は、いずれも第１図に
おける各部の波形図である。 １…受信信号、２…２乗余弦ロールオフフイル
タ、３…等化器、４…全波整流器、５…コンパレ
ータ、６…識別器、７…位相比較器、８…アツプ
ダウンカウンタ、９…セレクタ、１０…発振器、
１１…可変分周器、１２…分周器、１３…インバ
ータ、１４…“０”→“１”変化点検出器、１５
…アンドゲート、１６…ナンドゲート、１７…同
期検出器、１８…カウンタ、１９…アツプダウン
カウンタ、２０…モードコントローラ、２１…同
期モード切替信号、２２…アツプダウンカウンタ
段数切替信号、２３…受信再生データ、２４…再
生クロツク、２５…基準電圧源、Ａ…２乗余弦波
形整形後のバイポーラ波形（等化器３の出力波
形）、Ｂ…全波整流後の1/2ピーク値コンパレート
波形（コンパレータ５の出力波形）、Ｃ…識別ク
ロツクの波形（インバータ２６の出力波形）。
Claims (1)
- １ クロツク成分を有する入力信号を識別に適し
た波形に成形する回路と、該回路の出力信号を受
け、“０”と“１”の２値信号を出力するための
識別回路と、自己内蔵発振器の発振信号を分周し
て得た分周信号を上記入力信号に同期させる位相
同期回路と、上記位相同期状態を検出する同期検
出器とを具え、上記入力信号のクロツク成分を抽
出してなるクロツク抽出回路において、上記入力
信号と上記分周信号の位相が同期した後上記識別
回路の識別情報“０”，“１”の変化点を検出する
検出手段と、該検出手段が上記変化点を検出した
時のみ該検出手段の出力によつて上記位相同期回
路の位相同期動作を制御し、上記入力信号の位相
情報を該位相同期回路に取り込むようにしたこと
を特徴とするクロツク抽出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58104137A JPS59229946A (ja) | 1983-06-13 | 1983-06-13 | クロツク抽出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58104137A JPS59229946A (ja) | 1983-06-13 | 1983-06-13 | クロツク抽出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59229946A JPS59229946A (ja) | 1984-12-24 |
| JPH039663B2 true JPH039663B2 (ja) | 1991-02-08 |
Family
ID=14372709
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58104137A Granted JPS59229946A (ja) | 1983-06-13 | 1983-06-13 | クロツク抽出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59229946A (ja) |
-
1983
- 1983-06-13 JP JP58104137A patent/JPS59229946A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59229946A (ja) | 1984-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7702058B2 (en) | Data recovery method and module | |
| JPS6194429A (ja) | 位相同期回路 | |
| US6072370A (en) | Clock extraction circuit | |
| US6337650B1 (en) | System and method for regenerating clock signal | |
| JPH039663B2 (ja) | ||
| JPS59143444A (ja) | デイジタルフエ−ズロツクドル−プ回路 | |
| JPH08191247A (ja) | Ｐｌｌ回路 | |
| JPS6166433A (ja) | クロツク同期回路 | |
| JP3594362B2 (ja) | クロック再生装置 | |
| JPH0256134A (ja) | クロック再生方式 | |
| JPH08335932A (ja) | 局間クロック同期回路 | |
| JPS5975743A (ja) | クロツク再生回路 | |
| JPH098789A (ja) | クロック再生装置 | |
| JPH01240024A (ja) | クロック再生回路 | |
| JP2671012B2 (ja) | タイミング抽出回路 | |
| JPH07170500A (ja) | データサンプリング方法 | |
| JPH07201137A (ja) | 位相同期ループのロック検出方法及びロック検出装置 | |
| JPH05315947A (ja) | 位相同期ループ回路 | |
| JP2514819B2 (ja) | 搬送波再生装置 | |
| JPH04105435A (ja) | データ復調装置 | |
| JPS6173441A (ja) | 同期装置 | |
| JPH04119737A (ja) | データ復調回路 | |
| JPH10247954A (ja) | クロック抽出回路 | |
| JPS62298228A (ja) | 位相同期装置 | |
| JPH06338790A (ja) | 同期クロック再生回路 |