JPS6052051A - Mos集積回路のモニタ素子 - Google Patents
Mos集積回路のモニタ素子Info
- Publication number
- JPS6052051A JPS6052051A JP58159314A JP15931483A JPS6052051A JP S6052051 A JPS6052051 A JP S6052051A JP 58159314 A JP58159314 A JP 58159314A JP 15931483 A JP15931483 A JP 15931483A JP S6052051 A JPS6052051 A JP S6052051A
- Authority
- JP
- Japan
- Prior art keywords
- monitor element
- integrated circuit
- mos
- monitor
- mds
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、MOS(絶縁ダート型)集積回路のモニタ素
子に関する。
子に関する。
MOS集積回路デバイスの製造に際してロット単位での
信頼性を確認するために、デバイス内に本来の素子(製
品素子)群とは別罠上記素子と同様のモニタ素子を設け
ている。そして、上記モニタ素子の電気的特性(経時変
化も含む)の評価およびデバイスの機能確認(マーシン
チェックも含む)を外部からの強制加速印加条件(たと
えば電圧vcc−6.Ov、温度Ta=100℃。
信頼性を確認するために、デバイス内に本来の素子(製
品素子)群とは別罠上記素子と同様のモニタ素子を設け
ている。そして、上記モニタ素子の電気的特性(経時変
化も含む)の評価およびデバイスの機能確認(マーシン
チェックも含む)を外部からの強制加速印加条件(たと
えば電圧vcc−6.Ov、温度Ta=100℃。
時間T = 168 Hr )下で行なうことによって
拡散、組立等のロット単位での信頼性を確認している。
拡散、組立等のロット単位での信頼性を確認している。
なお、−ヒバCモニタ素子とI−で従来はMOS )ラ
ンソスタあるいけMOSインバータなどが用いられてい
た。
ンソスタあるいけMOSインバータなどが用いられてい
た。
ところで、製品素子としてフローティングダートを有す
るMOS )ランソスタ(たとえば不揮発性メモリセル
用)を内蔵するデバイスにあっては、前述した従来のモ
ニタ素子の電気的特性を評価しただけではデバイスの信
頼性の確認を十分に行なうことができないことが判明し
た。
るMOS )ランソスタ(たとえば不揮発性メモリセル
用)を内蔵するデバイスにあっては、前述した従来のモ
ニタ素子の電気的特性を評価しただけではデバイスの信
頼性の確認を十分に行なうことができないことが判明し
た。
即ち、モニタ素子を評価した結果は良好であったとして
も、裂品累士℃りゐノロー゛ノイ//ノートを有するト
ランゾスタの特性変化を検出することはできない。この
特性変化は、デバイスの半導体基板、保護酸化膜、モー
ルド樹脂等の中に含まれている微少不純物(Na 、C
aなど)が経時変化によって70−ティングダートに付
着してそのゲート電位が変化するためと考えられる。
も、裂品累士℃りゐノロー゛ノイ//ノートを有するト
ランゾスタの特性変化を検出することはできない。この
特性変化は、デバイスの半導体基板、保護酸化膜、モー
ルド樹脂等の中に含まれている微少不純物(Na 、C
aなど)が経時変化によって70−ティングダートに付
着してそのゲート電位が変化するためと考えられる。
上述したような微少不純物に起因するフローティングゲ
ートを有するトランゾスタのtpb;性愛化を前記モニ
タ素子によって検出しようとすれば、前記強制加速印加
時間を長くする必要があり、これはモニタ素子の評価時
間が長くなるので好ましくない。また、モニタ素子自体
に十分なマーゾンがある場合には、微少不純物に起因す
る誤動作が生じ蛯くなり、微少不純物による影響の検出
能力は極端に悪化する。
ートを有するトランゾスタのtpb;性愛化を前記モニ
タ素子によって検出しようとすれば、前記強制加速印加
時間を長くする必要があり、これはモニタ素子の評価時
間が長くなるので好ましくない。また、モニタ素子自体
に十分なマーゾンがある場合には、微少不純物に起因す
る誤動作が生じ蛯くなり、微少不純物による影響の検出
能力は極端に悪化する。
〔発明の目的〕
本発明は上記の事情に鑑みてなされたもので、半導体基
板、保護酸化膜、モールド樹脂等に含まれている微少不
純物に起因j7てフローティングゲートを有するトラン
ゾスタに生じる特性変化の状態を評価し得るMO8集積
回路のモニタ素子を提供するものである。
板、保護酸化膜、モールド樹脂等に含まれている微少不
純物に起因j7てフローティングゲートを有するトラン
ゾスタに生じる特性変化の状態を評価し得るMO8集積
回路のモニタ素子を提供するものである。
即ち、本発明のMO6O6集積回路ニタ菓子は、集積回
路入力端子からり身−ト入カが与えられるMDS )ラ
ンゾスタを含み、フローティングゲートを有するMDS
)ランソスタを含まない第1のモニタ素子と、この第
1のモニタ素子と同様に構・成されると共にその入力用
のMDS トランゾスタに並列にフローティングゲート
ヲ有するMosトランジスタが付加接続されてなる第2
のモニタ素子とを具備してなることを特徴とするもので
ある。
路入力端子からり身−ト入カが与えられるMDS )ラ
ンゾスタを含み、フローティングゲートを有するMDS
)ランソスタを含まない第1のモニタ素子と、この第
1のモニタ素子と同様に構・成されると共にその入力用
のMDS トランゾスタに並列にフローティングゲート
ヲ有するMosトランジスタが付加接続されてなる第2
のモニタ素子とを具備してなることを特徴とするもので
ある。
以下、図面を谷間して本発明の一実施例を詳細に説明す
る。
る。
第1図は、MO8集積回路デバイスに内蔵される第1の
モニタ索子1および第2のモニタ素子2を示しており、
上記デバイスに内蔵される製品素子群にはフロー”−イ
ンググートを有するMDS )ランゾスタが含1れでい
る。上記第1のモニタ素子1は従来と同様のたとえば2
人力のナンドケ・−トであり、第2のモニタ素子2は上
記第1のモニタ素子1と同様の構成に対してフo−ティ
ングケ’−) ヲ有するMDS)ランソスタを1個付加
したものであって、本例では3人力のナンドケ9−トの
うち1人力がフローティング状態になったものである。
モニタ索子1および第2のモニタ素子2を示しており、
上記デバイスに内蔵される製品素子群にはフロー”−イ
ンググートを有するMDS )ランゾスタが含1れでい
る。上記第1のモニタ素子1は従来と同様のたとえば2
人力のナンドケ・−トであり、第2のモニタ素子2は上
記第1のモニタ素子1と同様の構成に対してフo−ティ
ングケ’−) ヲ有するMDS)ランソスタを1個付加
したものであって、本例では3人力のナンドケ9−トの
うち1人力がフローティング状態になったものである。
第2図は、上記第1のモニタ素子lおよび第2のモニタ
素子2の回路構成の一例を示しておシ、3は電源端子、
4はNチャンネルのディプレーション型のMDS )ラ
ンソスタ、5,6.7はNチャンネルのエンハンスメン
ト型のMDS )ランゾスタ、8および9は入力端子、
10は第1のモニタ素子1の出力端子、1ノは第2のモ
ニタ素子2の出力端子である。
素子2の回路構成の一例を示しておシ、3は電源端子、
4はNチャンネルのディプレーション型のMDS )ラ
ンソスタ、5,6.7はNチャンネルのエンハンスメン
ト型のMDS )ランゾスタ、8および9は入力端子、
10は第1のモニタ素子1の出力端子、1ノは第2のモ
ニタ素子2の出力端子である。
第3図−1、第2図の回路に附応するデバイス構造を簡
略的に示しており、30は半導体基板、5− 31゛は第1のモニタ素子1の形成領域、32は第2の
モニタ素子2の形成領域、33はドレイン領域、34は
ソース領域、35はダート電極、36はフローティング
f−ト1.?7はr−ト酸化膜である。
略的に示しており、30は半導体基板、5− 31゛は第1のモニタ素子1の形成領域、32は第2の
モニタ素子2の形成領域、33はドレイン領域、34は
ソース領域、35はダート電極、36はフローティング
f−ト1.?7はr−ト酸化膜である。
第4図は、MO8集積回路デバイスにおける前記第2の
モニタ菓子2のフローティングr−)を有するMDS
)ランジスタの形成部分の構造を簡略的に示しており、
30は半導体基板、33はドレイン領域、34けソース
領域、36はフローティングf−ト、37はダート酸化
膜、41は保護酸化膜、42はモールド樹脂である。
モニタ菓子2のフローティングr−)を有するMDS
)ランジスタの形成部分の構造を簡略的に示しており、
30は半導体基板、33はドレイン領域、34けソース
領域、36はフローティングf−ト、37はダート酸化
膜、41は保護酸化膜、42はモールド樹脂である。
而して、上記したような第1のモニタ素子1および第2
のモニタ素子2を有するデバイスにあっては、製造時に
ロンド単位での信頼性を確認するために、外部強制印加
条件下で第1のモニタ素子1の特性を測定することによ
って従来と同様に評価を行々うことが可能である。また
、上記と同じ条件下で第2のモニタ素子2の特性6− を測定し、第1のモニタ素子1の特性を基準として1¥
2のモニタ素子2の特性を対比することによって、第2
のモニタ素子2に含まれているフローティンググーl−
を有するIVIOSトランソスタ7に起因する特性変化
を検出することが可能である。即ち、第1のモニタ素子
1および第2のモニタ素子2のそれぞれについて入力端
子8゜9から一定の入力レベルを勾えて出力レベルが反
転するときの動作電源電圧の最小値V をln 測定(モニタ素子の回路形成によって動作電源電圧の最
大値vmax′f、1ltll定)してそれぞれの経時
変化特注をめる。この場合、第4図(で示すように保護
酸化膜41.モールド樹脂42等に含まれている微少不
純物(Ca+、Na+等)VC起因してフローティング
ゲート36の電圧が変化し、第5図に示すように第2の
モニタ素子2の経時変化特性は第1のモニタ素子1の経
時変化特性よシも変化が大きくなる傾向を示す。そこで
、所定の強制印加時間経過後における両特性の電圧差を
めることによって、第2のモニタ素子2中のフローティ
ングテートを有するMOS )ランシスタフに及ぼす前
記微少不純物の影響を検出可能である。これによって、
製品素子群中のフローティングr−)を有するMOS
)ランソスタの評価を行なうことが可能である。
のモニタ素子2を有するデバイスにあっては、製造時に
ロンド単位での信頼性を確認するために、外部強制印加
条件下で第1のモニタ素子1の特性を測定することによ
って従来と同様に評価を行々うことが可能である。また
、上記と同じ条件下で第2のモニタ素子2の特性6− を測定し、第1のモニタ素子1の特性を基準として1¥
2のモニタ素子2の特性を対比することによって、第2
のモニタ素子2に含まれているフローティンググーl−
を有するIVIOSトランソスタ7に起因する特性変化
を検出することが可能である。即ち、第1のモニタ素子
1および第2のモニタ素子2のそれぞれについて入力端
子8゜9から一定の入力レベルを勾えて出力レベルが反
転するときの動作電源電圧の最小値V をln 測定(モニタ素子の回路形成によって動作電源電圧の最
大値vmax′f、1ltll定)してそれぞれの経時
変化特注をめる。この場合、第4図(で示すように保護
酸化膜41.モールド樹脂42等に含まれている微少不
純物(Ca+、Na+等)VC起因してフローティング
ゲート36の電圧が変化し、第5図に示すように第2の
モニタ素子2の経時変化特性は第1のモニタ素子1の経
時変化特性よシも変化が大きくなる傾向を示す。そこで
、所定の強制印加時間経過後における両特性の電圧差を
めることによって、第2のモニタ素子2中のフローティ
ングテートを有するMOS )ランシスタフに及ぼす前
記微少不純物の影響を検出可能である。これによって、
製品素子群中のフローティングr−)を有するMOS
)ランソスタの評価を行なうことが可能である。
上述したように本発明のMO8集積回路のモニタ素子に
よれば、半導体基板、保護酸化膜、モールド樹脂等に含
まれている微少不純物に起因して生じる特性変化の状態
を評価することができる。
よれば、半導体基板、保護酸化膜、モールド樹脂等に含
まれている微少不純物に起因して生じる特性変化の状態
を評価することができる。
第1図は本発明に係るMO8集積回路のモニタ素子の一
実施例を示す論理回路図、第2図は第1図の具体例を示
す回路図、第3図は第2図の回路のデバイス構造を説明
するために示す図、第4図は第3図のフローティングゲ
ートを有スるMOS)ランゾスタの形成部分のデバイス
構造の一例を示す断面図、第5図は第1図の2個のモニ
タ素子のそれぞれの経時変化特性の一例を示す特性図で
ある。 1・・・第1のモニタ素子、2・・・第2のモニタ素子
、5,6・・・ダート入力用MO8)ランソスタ、7・
・・フローティングゲートを有するMOS )ランゾス
タ。 出願人代理人 弁理士 鈴 江 武 彦9− 27 4−− −一 第1図 第2図 第3図 s4図 3F% 第5図 −j鵠■万卿υ欝月
実施例を示す論理回路図、第2図は第1図の具体例を示
す回路図、第3図は第2図の回路のデバイス構造を説明
するために示す図、第4図は第3図のフローティングゲ
ートを有スるMOS)ランゾスタの形成部分のデバイス
構造の一例を示す断面図、第5図は第1図の2個のモニ
タ素子のそれぞれの経時変化特性の一例を示す特性図で
ある。 1・・・第1のモニタ素子、2・・・第2のモニタ素子
、5,6・・・ダート入力用MO8)ランソスタ、7・
・・フローティングゲートを有するMOS )ランゾス
タ。 出願人代理人 弁理士 鈴 江 武 彦9− 27 4−− −一 第1図 第2図 第3図 s4図 3F% 第5図 −j鵠■万卿υ欝月
Claims (1)
- 【特許請求の範囲】 集積回路入力端子からダート入力が与えられるMOS
)ランソスタを含み、フローティングダートを有するM
OS )ランソスタを含まない第1のモニタ素子と、こ
の第1のモニタ素子と同様に構成されると共にその入力
用のMOS )ランソスタに並列にフローティングゲー
トを有するMOSトランゾスタが付加接続されてなる第
2の 。 モニタ素子とを具備することを特徴とするMOS集積回
路のモニタ素子◎
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58159314A JPS6052051A (ja) | 1983-08-31 | 1983-08-31 | Mos集積回路のモニタ素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58159314A JPS6052051A (ja) | 1983-08-31 | 1983-08-31 | Mos集積回路のモニタ素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6052051A true JPS6052051A (ja) | 1985-03-23 |
Family
ID=15691086
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58159314A Pending JPS6052051A (ja) | 1983-08-31 | 1983-08-31 | Mos集積回路のモニタ素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6052051A (ja) |
-
1983
- 1983-08-31 JP JP58159314A patent/JPS6052051A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3651340A (en) | Current limiting complementary symmetry mos inverters | |
| JPS60124124A (ja) | 入力回路 | |
| JPH021145A (ja) | ヒューズ状態検出回路 | |
| JPS5972530A (ja) | 高速低電力遅延クロツク発生回路 | |
| US5010521A (en) | CMOS static memory | |
| JPS5845695A (ja) | 絶縁ゲ−ト型記憶回路 | |
| US4352996A (en) | IGFET Clock generator circuit employing MOS boatstrap capacitive drive | |
| JPS5928986B2 (ja) | 半導体集積回路 | |
| JPS6052051A (ja) | Mos集積回路のモニタ素子 | |
| US6271692B1 (en) | Semiconductor integrated circuit | |
| JPS6041325A (ja) | 半導体集積回路 | |
| JPS60103589A (ja) | タイミング信号発生回路 | |
| US4525640A (en) | High performance and gate having an "natural" or zero threshold transistor for providing a faster rise time for the output | |
| US4353104A (en) | Output interface circuits | |
| JPS59171326A (ja) | 入力回路 | |
| JPH0563943B2 (ja) | ||
| JPS6120895B2 (ja) | ||
| KR940006659Y1 (ko) | 부트 스트랩핑 데이타 출력회로 | |
| JPS58120321A (ja) | 入力回路 | |
| EP0477896A2 (en) | Nonvolatile semiconductor memory device | |
| JPS5970022A (ja) | ダイナミツク型半導体装置 | |
| JPS639222A (ja) | トランスフアゲ−ト回路 | |
| JPH056692A (ja) | 半導体記憶装置の高電圧判定回路 | |
| JP2831002B2 (ja) | 半導体装置 | |
| JPS61157113A (ja) | フリツプフロツプ回路 |