JPS605074B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS605074B2 JPS605074B2 JP10062476A JP10062476A JPS605074B2 JP S605074 B2 JPS605074 B2 JP S605074B2 JP 10062476 A JP10062476 A JP 10062476A JP 10062476 A JP10062476 A JP 10062476A JP S605074 B2 JPS605074 B2 JP S605074B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- semiconductor device
- impurity
- region
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【発明の詳細な説明】
本発明は半導体装置におけるチャネル領域端上のゲート
絶縁膜の形成法ならびに反対導電型の層の形成法に関し
、高耐圧化構造、低抵抗の配線、加工性が容易、なるび
に素子特性が安定な半導体装置の製造方法に関する。
絶縁膜の形成法ならびに反対導電型の層の形成法に関し
、高耐圧化構造、低抵抗の配線、加工性が容易、なるび
に素子特性が安定な半導体装置の製造方法に関する。
本発明は次のごとき半導体装置の製造方法を提供するも
のである。
のである。
１ 一導電型の半導体ウェハの所定の領域に反対導電型
のドレン領域とソース領域と、上記ドレン領域とソース
領域に挟まれたチャネル領域に接し、その表面を少なく
とも覆うごとく設けられたゲート絶縁膜と、さらにその
上に設けられたゲート電極と、上記ドレン領域およびソ
ース領域のためにそれぞれ設けられたドレン電極とソー
ス電極とからなるＭＯＳ型電界効果トランジスタの製造
方法において、上記チャネル領域機上のゲート絶縁膜を
局所的に厚く形成することを特徴とする半導体装置の製
造方法。
のドレン領域とソース領域と、上記ドレン領域とソース
領域に挟まれたチャネル領域に接し、その表面を少なく
とも覆うごとく設けられたゲート絶縁膜と、さらにその
上に設けられたゲート電極と、上記ドレン領域およびソ
ース領域のためにそれぞれ設けられたドレン電極とソー
ス電極とからなるＭＯＳ型電界効果トランジスタの製造
方法において、上記チャネル領域機上のゲート絶縁膜を
局所的に厚く形成することを特徴とする半導体装置の製
造方法。
２ 上記第１項記載の半導体装置の製造方法において、
上記チャネル領域端上のゲート絶縁膜を局所的に厚く形
成する酸化工程の後の、上記ドレン領域およびソース領
域およびゲート電極上に形成された酸化膜を除去する工
程において、上記ドレン領域およびソース領域上に形成
されている酸化膜が除去された瞬間に上記酸化膜を除去
する工程を停止し、上記ゲート電極上に上記酸化膜を残
存させたまま、上記ドレン領域およびソース領域に上記
反対導電型の不純物をドープすることを特徴とする半導
体装置の製造方法。
上記チャネル領域端上のゲート絶縁膜を局所的に厚く形
成する酸化工程の後の、上記ドレン領域およびソース領
域およびゲート電極上に形成された酸化膜を除去する工
程において、上記ドレン領域およびソース領域上に形成
されている酸化膜が除去された瞬間に上記酸化膜を除去
する工程を停止し、上記ゲート電極上に上記酸化膜を残
存させたまま、上記ドレン領域およびソース領域に上記
反対導電型の不純物をドープすることを特徴とする半導
体装置の製造方法。
３ 上記第１項記載の半導体装置の製造方法において、
すでに拡散係数の４・さい不純物により形成されている
上記反対導電型の層へ、同導電極の不純物が、ドーピン
グされた酸化膜から適量拡散されるようにすることを特
徴とする半導体装置の製造方法。
すでに拡散係数の４・さい不純物により形成されている
上記反対導電型の層へ、同導電極の不純物が、ドーピン
グされた酸化膜から適量拡散されるようにすることを特
徴とする半導体装置の製造方法。
以下に本発明を実施例を用いて説明する。
第１図ａに示すように第一導電型のシリコン基板１の表
面全体に熱酸化Ｓｉ０２膜で代表されるフィールド絶縁
膜２を形成する。しかる後にトランジスタを形成する部
分の素子領域３の部分のフィールド絶縁膜をよく知られ
た写真蝕刻法のエッチングによって除去する。さらに素
子領域を覆うＳｉ０２膜で代表されるゲート絶縁膜２−
１を形成し、さらに全体を覆う多結晶シリコンのゲート
電極４を被着する。さらに第１図ｂに示すように既知の
写真蝕刻法によって後にゲートとする電極部４を除いて
多結晶シリコンを除去し、さらにこのゲート４をマスク
としてゲート絶縁膜２一１を除去する。
面全体に熱酸化Ｓｉ０２膜で代表されるフィールド絶縁
膜２を形成する。しかる後にトランジスタを形成する部
分の素子領域３の部分のフィールド絶縁膜をよく知られ
た写真蝕刻法のエッチングによって除去する。さらに素
子領域を覆うＳｉ０２膜で代表されるゲート絶縁膜２−
１を形成し、さらに全体を覆う多結晶シリコンのゲート
電極４を被着する。さらに第１図ｂに示すように既知の
写真蝕刻法によって後にゲートとする電極部４を除いて
多結晶シリコンを除去し、さらにこのゲート４をマスク
としてゲート絶縁膜２一１を除去する。
しかる後に第１図ｃに示すように多結晶シリコンの周囲
を絶縁膜で覆うごとくに熱酸化をおこなう。
を絶縁膜で覆うごとくに熱酸化をおこなう。
このとき基板上に酸化膜２−２および２一３が形成され
る以外に、それよりも厚い酸化膜２−６が多結晶シリコ
ン４上に形成されるごとく不純物で制御する。またこの
とき多結晶シリコン４の端部に酸化膜２−４および２−
５がゲート絶縁膜２ーーよりも厚く形成され、多結晶シ
リコン４は逆ひさし状の形状を示す。たとえば多結晶シ
リコン４に１ぴｏ肌‐３以上の高密度なりんが添加され
ていると、ゲ−ト絶縁膜２一１の膜厚よりも十分厚く絶
縁膜２一４および２一５を形成するために水蒸気を含ん
だ雰囲気中１０００℃で１時間酸化すると、酸化膜２−
２および２−３として３０００△が形成され、多結晶シ
リコン４上には３５００Ａよりも厚い酸化膜２−６が形
成される。しかる後に第１図ｄに示すように、酸化膜の
エッチングを行い２一２および２一３を除去する。この
とき、多結晶シリコン４すなわちゲート電極上にはおよ
そ５００Ａの酸化膜２一６が残存する。またゲート電極
４端部にゲート絶縁膜２−１よりも十分厚い酸化膜２−
４および２一５が残存する。しかる後にドレン領域８ー
ーおよびソース領域８一２に反対導電型の層を形成する
。たとえば添加する導電性不純物としてひ素をよく知ら
れているアンプル拡散法によっておこなう。このときゲ
ート電極４上に残存している酸化膜２一６によって、添
加不純物のひ素はゲート電極４へ浸入することはなく、
またすでにゲート電極４中に添加されている不純物のり
んも抜け出すことはできない。しかる後に第１図ｅに示
すように、ゲート電極４上の酸化膜２一６を除去した後
、層間絶縁膜９を堆積する。
る以外に、それよりも厚い酸化膜２−６が多結晶シリコ
ン４上に形成されるごとく不純物で制御する。またこの
とき多結晶シリコン４の端部に酸化膜２−４および２−
５がゲート絶縁膜２ーーよりも厚く形成され、多結晶シ
リコン４は逆ひさし状の形状を示す。たとえば多結晶シ
リコン４に１ぴｏ肌‐３以上の高密度なりんが添加され
ていると、ゲ−ト絶縁膜２一１の膜厚よりも十分厚く絶
縁膜２一４および２一５を形成するために水蒸気を含ん
だ雰囲気中１０００℃で１時間酸化すると、酸化膜２−
２および２−３として３０００△が形成され、多結晶シ
リコン４上には３５００Ａよりも厚い酸化膜２−６が形
成される。しかる後に第１図ｄに示すように、酸化膜の
エッチングを行い２一２および２一３を除去する。この
とき、多結晶シリコン４すなわちゲート電極上にはおよ
そ５００Ａの酸化膜２一６が残存する。またゲート電極
４端部にゲート絶縁膜２−１よりも十分厚い酸化膜２−
４および２一５が残存する。しかる後にドレン領域８ー
ーおよびソース領域８一２に反対導電型の層を形成する
。たとえば添加する導電性不純物としてひ素をよく知ら
れているアンプル拡散法によっておこなう。このときゲ
ート電極４上に残存している酸化膜２一６によって、添
加不純物のひ素はゲート電極４へ浸入することはなく、
またすでにゲート電極４中に添加されている不純物のり
んも抜け出すことはできない。しかる後に第１図ｅに示
すように、ゲート電極４上の酸化膜２一６を除去した後
、層間絶縁膜９を堆積する。
ここでゲート電極４上の酸化膜２−６を除去することは
すべての電極接続孔の形成条件が同一となるようにした
ためである。しかる後に第１図ｆに示されているように
電極接続孔１０−１，１０−２および１０−３を写真蝕
刻法によって形成する。しかる後に第２電極１１を全体
に被着し、即知の写真倉虫刻法によって第２電極１１一
１，１１一２および１１一３を形成する。なお第１図ｅ
において示されている層間絶縁膜９として、基板と反対
導霞型の不純物を多量に含みフィールド絶縁膜２よりも
軟化点が低い絶縁膜を用いれば、第２図に示されている
ように、その後の熱処理工程によって絶縁膜９′は粘性
流動をおこし、絶縁膜９′の毅菱部はなだらかな形状と
なる。そのために第２電極１１を被着したときに、絶縁
膜９′の凹凸部で第２電極１１に従来みられていた段切
れの発生が減少した。また多量に不純物を含んだ絶縁膜
９′から、粘性流動をおこす熱工程のときに固相−固相
拡散によってドレン領域８一１および８一２を追い越す
、低濃度な反対導電型の層８−１′および８−２′が形
成される。そのために、ドレン領域８一１および８−１
′またソース領域８一２および８−２′でトランジスタ
の動作時に誘起されるソース電界は緩和され、素子の高
耐圧化が実現される。さらにこのとき絶縁膜９′から拡
散された不純物はドレン領域およびソ−ス領域のみなら
ず、ゲート電極４さらには基板１の他の箇所に形成され
ている拡散層配線領域にもドーピングされることになり
これらの電極・配線の低抵抗化が実現される。第Ｚ図に
上げた本発明の効果として （ｉ） ドレン電界の緩和による高耐圧化（１．２倍）
（ｉｉ） 電極・配線の低抵抗化（３分の２倍）のほか
にも第１図に説明した製造工程で容易に理解し得るつぎ
の効果、（ｊｉｉ） ゲートとソース・ドレン間の高絶
縁耐圧化（１．２倍）０の 電極接続孔の加工性向上（
バラッキ幅半減）が得られ、安定な素子特性をもつ半導
体装置が実現した。
すべての電極接続孔の形成条件が同一となるようにした
ためである。しかる後に第１図ｆに示されているように
電極接続孔１０−１，１０−２および１０−３を写真蝕
刻法によって形成する。しかる後に第２電極１１を全体
に被着し、即知の写真倉虫刻法によって第２電極１１一
１，１１一２および１１一３を形成する。なお第１図ｅ
において示されている層間絶縁膜９として、基板と反対
導霞型の不純物を多量に含みフィールド絶縁膜２よりも
軟化点が低い絶縁膜を用いれば、第２図に示されている
ように、その後の熱処理工程によって絶縁膜９′は粘性
流動をおこし、絶縁膜９′の毅菱部はなだらかな形状と
なる。そのために第２電極１１を被着したときに、絶縁
膜９′の凹凸部で第２電極１１に従来みられていた段切
れの発生が減少した。また多量に不純物を含んだ絶縁膜
９′から、粘性流動をおこす熱工程のときに固相−固相
拡散によってドレン領域８一１および８一２を追い越す
、低濃度な反対導電型の層８−１′および８−２′が形
成される。そのために、ドレン領域８一１および８−１
′またソース領域８一２および８−２′でトランジスタ
の動作時に誘起されるソース電界は緩和され、素子の高
耐圧化が実現される。さらにこのとき絶縁膜９′から拡
散された不純物はドレン領域およびソ−ス領域のみなら
ず、ゲート電極４さらには基板１の他の箇所に形成され
ている拡散層配線領域にもドーピングされることになり
これらの電極・配線の低抵抗化が実現される。第Ｚ図に
上げた本発明の効果として （ｉ） ドレン電界の緩和による高耐圧化（１．２倍）
（ｉｉ） 電極・配線の低抵抗化（３分の２倍）のほか
にも第１図に説明した製造工程で容易に理解し得るつぎ
の効果、（ｊｉｉ） ゲートとソース・ドレン間の高絶
縁耐圧化（１．２倍）０の 電極接続孔の加工性向上（
バラッキ幅半減）が得られ、安定な素子特性をもつ半導
体装置が実現した。
第１図および第２図は本発明の実施例を示す図である。
第／図多′図
努之図
Claims (1)
- １ 半導体基板上にゲート絶縁膜を介してゲート電極を
形成する工程と、加熱して上記ゲート絶縁膜の周縁部の
膜厚を増大させる工程と、上記半導体基板表面のソース
およびドレインを形成すべき領域に上記半導体基板とは
逆の導電形を有する不純物ドープ層を形成する工程と、
上記不純物ドープ層の少なくとも一部を覆うように形成
された、上記不純物ドープ層と同一の導電形を有する不
純物を多量に含有する絶縁膜から、上記半導体基板の表
面領域内に上記不純物をドープする工程を含むことを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10062476A JPS605074B2 (ja) | 1976-08-25 | 1976-08-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10062476A JPS605074B2 (ja) | 1976-08-25 | 1976-08-25 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5326683A JPS5326683A (en) | 1978-03-11 |
| JPS605074B2 true JPS605074B2 (ja) | 1985-02-08 |
Family
ID=14278979
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10062476A Expired JPS605074B2 (ja) | 1976-08-25 | 1976-08-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS605074B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0342625Y2 (ja) * | 1985-01-11 | 1991-09-06 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5423480A (en) * | 1977-07-25 | 1979-02-22 | Agency Of Ind Science & Technol | Manufacture for mis type semiconductor element |
| JPS61248565A (ja) * | 1985-04-26 | 1986-11-05 | Mitsubishi Electric Corp | 半導体装置 |
| JPS6344769A (ja) * | 1986-08-12 | 1988-02-25 | Mitsubishi Electric Corp | 電界効果型トランジスタ及びその製造方法 |
-
1976
- 1976-08-25 JP JP10062476A patent/JPS605074B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0342625Y2 (ja) * | 1985-01-11 | 1991-09-06 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5326683A (en) | 1978-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0347577B2 (ja) | ||
| JPH0640582B2 (ja) | 絶縁ゲ−ト電界効果トランジスタの製造方法 | |
| JPH0744275B2 (ja) | 高耐圧ｍｏｓ型半導体装置の製造方法 | |
| JPH0638496B2 (ja) | 半導体装置 | |
| EP0077737A2 (en) | Low capacitance field effect transistor | |
| JPS605074B2 (ja) | 半導体装置の製造方法 | |
| EP0287031B1 (en) | High breakdown voltage insulating film provided between polysilicon layers | |
| RU1830156C (ru) | Способ изготовлени полупроводниковых приборов | |
| JPS6360549B2 (ja) | ||
| JPS6228591B2 (ja) | ||
| JPS59977B2 (ja) | 絶縁ゲ−ト型集積回路 | |
| JPH1064898A (ja) | 半導体装置の製造方法 | |
| JPH01260857A (ja) | 半導体素子およびその製造方法 | |
| JP2911255B2 (ja) | 半導体装置及びその製造方法 | |
| JPH04107840U (ja) | 半導体装置 | |
| JPS6118340B2 (ja) | ||
| JPH0684939A (ja) | Ｍｉｓ電界効果半導体装置の製造方法 | |
| JPS6220711B2 (ja) | ||
| JPH0621479A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH0247853B2 (ja) | ||
| JPS5826177B2 (ja) | 半導体装置の製造方法 | |
| JPH04338650A (ja) | 半導体装置の製造方法 | |
| JPS6216013B2 (ja) | ||
| JPS6028383B2 (ja) | 半導体基板内への選択的不純物拡散法 | |
| JPH02162740A (ja) | 半導体装置の製造方法 |