JPS60500640A - 誤差を減少した電流源回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 誤差を減少した電かＣ源回路 技術的分野 本光明は、一般的には基準回路に関するものであシ。

更に詳しく云うと電源電圧の変動およびデバイスサイズ整合誤差の結果中じる出 方誤差を最小にする電流基準回路に関する。

背景技術 ベース−エミッタ電圧Ｖ０又はテルタＶＢＲの何れがを用いて基準電圧手段と基 準電流手段の両方によって基準電圧および基準電流を設定する基準回路は周知で ある。

そのような回路は米国特許第４，３４２，９２６号に詳しく記述されている。従 来のｔ流ミラー構造においてサイズを比せりさ一＋Ｅ（♂ｉｚｔ　ｒａｔｒ　ｏ 　ｃｄ　＞基本電流に炉合さ往るトランシスタテバイスに、バイアス電圧を与え る出力デバイスに基準電流を反射させる。周知の基４回路は殆んどフロセスに無 関係にすることができるが、電源電圧の独立性は典型的には５ボルト又はそれ以 下の１、源亀圧についてのみ存在する。これは電源電圧の大部分が一般的には１ 個のトランジスタ両端に机われるからである。チャネル長変％　（ｃｈａｎｎｔ ｌ　ｌｅｎｇｔｈ　ｍｏｄｕｌａｔｉｏｎ）　として知られる一般的枳象によシ 、亀非奄圧の太祖・分を反射するトランジスタは不眠の出力インピーダンスを示 す。その組未基準電圧手（２） 段と基準電流手段との間に電流不整合が存在する。抵抗型基準電流手段が用いら れる場合には、電流不整合は抵抗両端に存在するオフセットに圧に変換する。更 に、電源電圧が増すにつれて、オフセット電圧か増大して電源電圧への依存性を 生じさせる。この電圧誤差は５ボルト又はそれ以下の電源電圧については一般的 に云って重要ではないが、この出力誤差は一般的な衝突電離現象によりチャネル 導電率テバイスについては高電圧レベルでは次第に大きくなる。ｐチャネル導電 率デバイスもまたオフセット誤差を生じるが、そのオフセット誤差はより高い電 圧ではＮチャネル導電デバイスに対するほど著しくはない。

発明の簡単な要約 本発明の目的は、鈎良された電流源回路を提供することでるる。

不発明のもう１つの目的は、出力誤差の小さい電流源を提供することである。

本発明の更にもう１つの目的は、高出力インピーダンスを七゛する電流源を提供 することである。

本発明の更にもう１つの目的は９種々の電源電圧で動作するための誤差の小さい 電流源を提供することである。

不発明の上記の目的およびその他の目的、およびオリ点を達成するために、ダイ オード接続テバイスによって設定される基準電圧を有するバイアス電流基準回路 が１つの形式で備えられている。基準電流発生器は、夕”イオード接続テバイス に結合され、基準電圧に比例する基準電流を与える。所定のインピーダンスを有 する単位利得増幅器（ＬＬｎｉｔｙ　ｇａｉｎ　ａｍｐｌｉ　ｆｉｅｒ）はタ′ イオード接続デバイスとΦ 基準電流発生器の両方に＆Ｍされていてバアス電圧を与える。バイアス電流手段 はバイアス亘１圧に結合されて出力バイアス電流を与える。単位オｌｊ得増幅器 の出力インピータンスを著しく増大させ電源変動依存性を少なくするバッファ手 段は単位利得増幅器とバイアス電流手段の両方に結合されている。

図面の簡単な説明 第１図は２本発明の好ましい実施例により製作された電流源回路を概略的な形で 示す。

第２図は１本発明によって与えられる出力バイアス電流誤差の減少をクラスの形 で示す。

好ぽしい実歴ｆｉｊの説明 第１図に示されているのは本発明の好ましい実歴例により製作された篭ぴ１源回 路１０である。電流源１０は一般的に基準電圧部分１１．基準電流部分１２．単 位オｌ」得手幅器部分１３．バイアス電流部分１４およびバッファ部分１５を含 む。本発明は多数の糎類の基準電圧手段および基準電流手段のどれを用いても実 施できることが容易に判るはずである。２つの一般に知られている電流源はベー ス−エミッタ電圧ＶＢＥおよびナルタＶＢＥを用いて基準電流を（４） 与える。本発明に電源およびレジスタのようなその他の基準および％流手段とと もに用いるように容易に適合される。図示のためだけにテルタＶＢ）、を用いて 電流源回路について説明する。更に、特定のＮチャネルおよびＰチャネルテバイ スが一般的に示されているが、電流源１０は処理方法を完全に逆にすることによ シ（例えはＮチャネル−Ｐチャネル）、又は他の形のトランジスタを用いること によって実施し得ることか明らかなはずである。

基準電圧部分はダイオード接続バイポーラトランジスタ１７を含み、このトラン ジスタ１７はベース電極、コレクタ電極の両方を一緒に結合させて電源電圧ＶＤ Ｄを受信する。基準電流部分１２はバイポーラトランジスタ１８を含み、このト ランジスタ１８はそのコレクタ電極を電源電圧ＶＤＤに結合させ、ベースＴａ＆ をバイポーラトランジスタ１７のベース電極およびコレクタ電極に接続させてお シ。

且つエミッタ１１恨全有する。トランジスタ１８のエミッタ電極は抵抗１９の第 １端子に結合されている。

単位オリ行司幅器部分１３はＰチャネルトランジスタ２１および２２およびＮチ ャネルトランジスタ２３および２４を含む。バッファ部分１５はＮチャネルトラ ンジスタ２５および２６を含む。Ｐチャネルトランジスタ２１はそのソース電極 をトランジスタ１７のエミッタ電極に結合させ。

ぞのケート電極をそのドレイン電極、トランジスタ２２のケート電極およびトラ ンジスタ２５　のドレイン電極に（５） 結合させている。Ｐチャネルトランジスタ２２ハそのソース電極を抵抗１９の第 ２端子にん合させ、そのドレイン電極をトランジスタ２５のケート電極、トラン ジスタ２６のケート電極およびトランジスタ２４のドレイン電極に結合させてい る。トランジスタ２５のソース市極ハトランジスタ２３のドレイン電極とゲート 電極の両方およびトランジスタ２４のケート電極に結合させている。トランジス タ２６および２４はそれぞれそのソース電極を第２電源電圧’ｓｓに結合させて おり、この電源電圧は電源電圧’ＤＤ　よシ負である。従って、トランジスタ２ １　および２３はダイオードとして効果的に結合されている。

バイアス電流部分１４はＰチャネルトランジスタ２７およびＮチャネル２８を含 む。　トランジスタ２７はその　ソース電極を電源電圧”ＤＤに鯰合させ、その ケート電極とドレイン電恢の両方を一緒に結合させて出力バイアス基準電圧を与 えるっバッファ部分１５のトランジスタ２６のドレイン電極ハトランジスタ２７ 　のドレイン電極に結合てれ、トランジスタ２６のンース７４　憾はトランジス タ２８のドレイン％、％ｙに淑）合されている。トランジスタ２８のケートｍ４ Ｍはトランジスタ２３および２４のケート電シおよびトランジスタ２６のドレイ ン電極に結合されている。

トランジスタ２８のソース４極は電源電圧’ｓｓに結合されている。

好筐しい形においてＢ、Ｎチャネルトランジスタ２３゜２４．２５．２６および ２８の各ンース亀換ハそれぞれの基板に粘合されている。本発明はこれらのトラ ンジスタの各々のソース電極と基板とを接続せずに実施してもよいか。

この方法で接続された各トランジスタのしきい値電圧は効果的に低下する。従っ て、Ｎチャネルトランジスタ２３．２４，２５．２６および２８を導通させるの によシ低い電圧を必要とし、このことはより大きい電圧動作を可能にする。

動作するとトランジスタ１７はトランジスタ１７のＶＢＥに等しい固定基準電圧 を与える。トランジスタ１８もまたそれに対応づけられているベース−エミッタ 電圧を有す為。デルタ’Ｂｇ　電流源を用いるために、トランジスタ１７および １８の電流密度は違わねはならないので、トランジスタ１７および１８は相異な るＶＢｇｋ圧を有する。トランジスタ１７，１８．２１および２２および抵抗１ ９によって形成すれルループにキルヒホッフの電圧法則を適用すると、もしトラ ンジスタ２１および２２が等しい電流密度を有する整合されたテバイスであれは 、抵抗１９両端の電圧はトランジスタ１７および１８のペース−エミッタ電圧。

デルタＶＢＨの差に等しいことか容易に証明できる。従って抵抗１９はトランジ スタ２２および２４を通る正確な基準電流を与える。比例する基準ｖＬ＃ｒ、が 直列接続トランジスタ２１．２５および２３　’（Ｉ：介して反訳又は反射され る。

トランジスタ２３　、２４および２５は電流源として機能する。トランジスタ１ ７．２１および２３は＆　ＭＱ的にはタイオードとして接続されているので＋　 ＶＤＤ　とＶｓｓ　との間の電圧％位はトランジスタのドレインおよびソース電 極を横切っている。トランジスタ２６および２４はその一１流電極を横切って存 在するほぼ一定した電圧電位を有する。トランジスタ２４のドレインおよびソー スル電極を横切る電圧電位は、トランジスタ２４のゲートソース電１圧とトラン ジスタ２５のケート−ソース電圧の和である。トランジスタ２３のドレインおよ びソース電極を横切る電圧電位はトランジスタ２３のゲート−ソース電圧である 。従って、トランジスタ２５ハそのドレインおよびソース電極を粋切る電圧電位 の大部分を有することによってＶＤＤとＶｓｓ　との間の電圧電位の大部分から トランジスタ２６をバッファ（、ｈｕｆｆｅｒ）する。

トランジスタ２７のケート嵐佐に２いて出力バイアス基進電圧を設定するために 、トランジスタ２８はトランジスタ２６に軸合されているのでバイアス電流Ｉは トランジスタ２８を通って流れる。バイアス電流Ｉはトランジスタ２５を遡って 流れる電流に比例するか又にそれに等しい。更に、トランジスタ２３のケートお よびソース電極を横切って現われるのとはｉｔ同一の電圧がトランジスタ２８の ケートおよびソース電極を槓切って現われる。

トランジスタ２６はカスケードデバイスであシ、トランジスタ２８を横切って現 われるこの電圧の代わりに’ＤＤ（８） と”８８の間の電位電圧の大部分をトランジスタ２５のドレインおよびソース電 極両端に有することによってトランジスタ２５に似た機能を行う。トランジスタ ２３，２５，２６および２８によって形成されるループにキルヒホッフの電圧法 則を適用することによって、トランジスタ２５および２６のゲートおよびソース 電極を横切って存在する電圧の大きさかほぼ等しいことか容易に判る。トランジ スタ２３．２４および２８の各のドレイン−ソース電圧はＪ’ＤＬＩとＪ’ｓｓ の電圧差に比べて小さいので、各トランジスタの自然インピーダンスは大きく、 従って衝突電離によって小さくならない。更に、トランジスタ２３．２４および ２５の各々を横切る小さいドレイン−ソース電圧を有することによって、これら のトランジスタに関連した整合誤差の効果ニ最小となる。更に、トランジスタ２ ５および２６は各トランジスタを通る％流に影響を与えることなしに”ＤＤと” ８３　との差のいかなる変動も吸収する。従って、電流源２０の実効インピーダ ンスに著しく増大する。

バッファ部分１５によって与えられるよう高い笑効インヒータンスの１１」点を 完全に理解するために、トランジスタ２５および２６がなく、トランジスタ２３ がダイオード接続されておらず、トランジスタ２４がダイオード接続されている 場合の電流源２０の動作を考えてみよう。

そのような回路鶴成においては、トランジスタ２６ヲ償（９） 切る電圧は典型的にはタイオード接続されているトランジスタ２４を横切る電圧 よりもはるかに高い。トランジスタ２５および２４ハチヤネル長１訴によって生 じる有限の出力インピーダンスを有するという挙実によシ、トランジスタ２３と ２４との間の電流不整合は抵抗１９両端のオフセラ）Ｘ圧に変換さｔ、これは出 力バイアス電流の誤差を与える。トランジスタ２６のドレイン電極を横切る電圧 が上昇するにつれて、それに比例して抵抗１９両端のオフセット電圧量も増大す る。出力バイアス電圧誤差は衝突電離によってＮチャネルトランジスタの高電圧 レベルにおいて一層大きくなる。衝突電離は、基板への電荷キャリアか次第に高 くなるドレイン−ソース電位で失われそれによってトランジスタのインピーダン スを小さくする現象である。減少したトランジスタイ／ビーダンスの効果（ζ抵 抗１９両側のオフセット電圧の上昇であυ、この上昇（′：出出刃バイア電電Ｌ ｌｋ増大させる１゜第２図には、トランジスタ２５および２６を電流源２゜から 取シ除き、トランジスタ２４　をタイオード接続し。

トランジスタ２３をタイオード接続しない場合における第２図の曲、Ｗ　（／ｉ ）には、第１図に示した本発明についての同じ範囲の”ＤＤ電源電圧に対する抵 抗１９両端のオフセット電圧を示すクランか示されている。容易に＋するよ（１ ０） うに、オフセット（５）圧の１便って電源電圧依存性および出力バイアス電流誤 差の大幅な低下乃至減少が本発明によって達成される。

非活動状態を防止するためには、従来の起動（５ｔａｒｔ−ａｐ）回路（図示さ れていない）は、出力バイアスが所定のしきい値以下の場合には起動電流が基準 電圧部分１１を通って数、れることかできるようにする必要があることが容易に 明らかになるはすである。

Claims (1)

1. 【特許請求の範囲】 １、ダイオード接続テバイスを有し、バイアス電流に比例した基準電圧を与える 基準電圧手段と。 基準電圧手段に組合され、基準電圧に比例した基準電流を与える基準電流手段と 。 所定の出力インピーダンスを、前記基準電圧手段と前記基準電流手段の両方に結 合させ、前記基準電流に比例したバイアス電圧を与える単位利得増幅器手段と。 前記単位オｌｌ得増幅器手段に私金され、前記バイアス電圧に比例した出力バイ アスＮＮ、を与えるバイアス電流手段と。 前記単位利得増幅器手段と前記バイアス電流手段との両方に結合され、前記単位 利得増幅器の出力インピーダンスを芙質的に増力口させ、それによって諷源変動 依百性を少なくするバッファ手段と、を具える誤差を／」・さくした電流源回路 。 ２、前記基準電流手段は。 その第１寛流′酸極を第１電源電圧端子に結合させて第１亀＃を電圧を受信し、 そのｔｉｉｌｌ　＊電極を前記基準電圧手段に結合させ、且つ第２篭流電極を有 する第１トランジスタと。 その第１端末を前記第１トランジスタの第２を流電′極に結合させ、その第２端 子を前記単位利得増幅器手段に（１２） ３、前記基準電圧手段のタイオード接続テバイスは。 その第１電流電極と制御電板との両方を第１電諒電圧に結合させ、″その第２電 流電極を前記単位オリ得増幅器手段にね合させている第２トランジスタである前 記詣求の範囲第２項の１、流源回路。 ５、前記単位利得増幅器は。 その第１電流電極を前記第２トランジスタの第２電流鵞極に結合させ、その第２ 電流電極をその制が電極と前記バッファ手段の両方に結合させている集１導電率 形の第３トランジスタと。 その第１鵞泥亀合を前記抵抗手段○第２端子に結合させ、その制御電極を前記第 ３トランジスタの制御（極と拓２電流電極の両方および前記単位／ＰＩＩ得増幅 得手幅器手段させており、且つ諏２電流隼憔を有する前記第１導電率形の第４ト ランジスタと。 その第１電流電憔を前記第４トランジスタの第２電流寛惟および前記バッファ手 段に結合させ、その第２電流亀住金第２電源電圧端子に結合させて第２電源電圧 を受けとシ、且つ制御電極を有する第２導電率形の第５トランジスタと。 （１３） その第１電流電極をその制御電極、前記第５トランジスタの制御電極、前記バッ ファ手段および前記バイアス電流手段に結合さ七、その第２電流電極を第２電源 電圧端子に結合させているｎｉＪ記第２導電率形の第６トランジスタとを含む、 前記請求の範囲第６項の電流源回路。 ６、前記バッファ手段は。 その第１電流電極を前記第６トランジスタの第２電流驚極に結合させ、その第２ 電流電極を前記第６トランジスタの第１電流電極に結合させておシ、且つ制御電 極を有する前記第２導電率形の第７トランジスタと。 その第１および第２電流電極を前記バイアス電流手段に結合させ、その制御電極 を前記第７トランジスタの制御電極、前記第４トランジスタの第２電流知極およ び前記第５トランジスタの第１電流電極に結合させている前記第２導電工形の扼 ８むランジスタとを含む、献記詞求の範囲第５項の電流源回路。 ７、前記バイアス電流手段は。 その第１電流電極を前記第１電源電圧端子に組合させ。 その制御電極をその第２電流電極と前記第８トランジスタの第１電流亀毬の両方 に結合させて前記出力バイアス電流に比例した出力電圧を与える前記第１導電率 形の第９トランジスタと。 その第１′醒流％極を前記第８トランジスタの第２電流電極に結合させ、その制 御電極を前記第５および第６トランジスタの制′＃１．％ｍおよび前記第６トラ ンジスタの第１亀流電秘に結合式ぜ、その第２電流電極を前記第２電源電圧に結 合させている前記第２導電率形の第１０トランジスタとを含む、前記請求の範囲 第６項の電流源回路。 ８、前記第５．第６．第７．第８および第１０トランジスタのうちの少なくとも １つはその第２知１流電極をその基板に接続させ、それによってそのしきい値箱 圧を低下させる前記請求の範囲第７項の電流源回路。 ９、第１バイポーラトランジスタを含み、バイアス電流に比例した基準電圧を与 える基準電圧手段と。 基準電圧手段に結合し、抵抗と直列結合した第２バイポーラトランジスタを含み 、前記第１および第２バイポーラトランジスタのベース−エミッタ電圧、デルタ ＴＩＢＰＯ差の比に比例し前記抵抗の抵抗に比例１した基準電流を与える基憔篭 陀手段と。 所定の出力インピーダンスを、前記基準電圧手段と前記基準電流手段との両方に 結合させ、前記基準電流に比例したバイアス電圧を与える増幅器手段と。 前記増幅器手段に結合され、前記バイアス電圧に比例した出刃バイアス％ａを与 えるバイアス′低流手段と。 前記増幅器手段と前記バイアス電流手段の両方に結合され、前記増幅器手段の出 力インピーダンスを大幅に増大させ、それによって電源変動依存性を低下させる バッファ手段とを含む、テルタＶＢＥ竜流源回路。 （１５） １０、前記増幅器手段は。 その第１電流電極を第１バイポーラトランジスタに結合させ、その制御電極を第 ２電流電極と前記増幅器手段の両方に結合させている第１導電率形の第３トラン ジスタと。 その第１電流電極を前記抵抗に結合させ、その制御電極を前記第３トランジスタ の制御電極に結合させ、その第２電流電極を前記増幅器手段に結合させている前 記第１導電率形の第４トランジスタと。 その第１電流電極を前記第４トランジスタの第２電流電極に結合させ、その第２ 電流電極を電源電圧端子に結合させて電源電圧を受けとシ、その制御電極を前記 バッファ手段と前記バイアス電流手段の両方に結合させている第２導電率形の第 ５トランジスタと。 その第１電流！極をその制＠電極と前記第５トランジスタの？１ｔ１４ｆ！電極 の両方に結合させ、その第２制徂電極を前記電源電圧端子にに合させている削・ 記第２導亀率形の第６トランジスタと、を含む前記請求の範囲第９項のテルタＶ □電流源。