JPS6328130A - ３値論理回路 - Google Patents
３値論理回路Info
- Publication number
- JPS6328130A JPS6328130A JP61172186A JP17218686A JPS6328130A JP S6328130 A JPS6328130 A JP S6328130A JP 61172186 A JP61172186 A JP 61172186A JP 17218686 A JP17218686 A JP 17218686A JP S6328130 A JPS6328130 A JP S6328130A
- Authority
- JP
- Japan
- Prior art keywords
- current
- output
- voltage
- potential
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002131 composite material Substances 0.000 abstract 1
- 230000003334 potential effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 210000000988 bone and bone Anatomy 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000004922 lacquer Substances 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は３値論理回路に関し、特に電源電圧が低電圧で
ある場合に適した３値論理回路に関する。
ある場合に適した３値論理回路に関する。
従来、この種の３値論理回路は第２図□に示すようにＰ
ＮＰ トランジスタＱ１〜Ｑ４と定電流源２８で構成さ
れる第１の差動増幅器２１と、ＰＮＰトランジスタＱ５
〜Ｑ８と定電流源２９で構成される第２の差動増幅器２
２とから構成され、ＰＮＰトランジスタＱｔ、Ｑｓのそ
れぞれのベースにそれぞれ異なる基準直流電圧源２３．
２４を接続し、ＰＮＰトランジスタＱ４のベースとＰＮ
ＰトランジスタＱ５のベースの接続点ａの直′７ａ電位
を変化させることにより、ＰＮＰトランジスタＱ２．Ｑ
６の各コレクタから出力端２５．２６にそれぞれ出力電
流−す、ｃが出力されるように構成したものが知られて
いる。
ＮＰ トランジスタＱ１〜Ｑ４と定電流源２８で構成さ
れる第１の差動増幅器２１と、ＰＮＰトランジスタＱ５
〜Ｑ８と定電流源２９で構成される第２の差動増幅器２
２とから構成され、ＰＮＰトランジスタＱｔ、Ｑｓのそ
れぞれのベースにそれぞれ異なる基準直流電圧源２３．
２４を接続し、ＰＮＰトランジスタＱ４のベースとＰＮ
ＰトランジスタＱ５のベースの接続点ａの直′７ａ電位
を変化させることにより、ＰＮＰトランジスタＱ２．Ｑ
６の各コレクタから出力端２５．２６にそれぞれ出力電
流−す、ｃが出力されるように構成したものが知られて
いる。
第２図において、基準直流電圧源２３．２４の電位Ｅ１
．Ｅ２の関係をＥｌ＞Ｅ２とすると、入力端２０との前
記接続点ａの電位が電位Ｅ２より低い時（例えば地気）
、ＰＮＰトランジスタＱ５、Ｑａ及びＱ７．Ｑａのダー
リントン接続で構成される差動増幅回路２２のＰＮＰト
ランジスタＱｓ、Ｑａ側が導通しＰＮＰトランジスタＱ
６のコレクタから出力端２６に出力電流Ｃが出力される
。
．Ｅ２の関係をＥｌ＞Ｅ２とすると、入力端２０との前
記接続点ａの電位が電位Ｅ２より低い時（例えば地気）
、ＰＮＰトランジスタＱ５、Ｑａ及びＱ７．Ｑａのダー
リントン接続で構成される差動増幅回路２２のＰＮＰト
ランジスタＱｓ、Ｑａ側が導通しＰＮＰトランジスタＱ
６のコレクタから出力端２６に出力電流Ｃが出力される
。
次に、入力端２０の直線電位が電位Ｅｌより高い時（例
えば電源２７の電圧Ｖｃｃ） 、ＰＮＰ トランジスタ
Ｑｌ、Ｑ２及びＱ３．Ｑ４のダーリントン接続で構成さ
れる差動増幅回路２１のＰＮＰトランジスタＱｌ、Ｑ２
側が導通し、ＰＮＰトランジスタＱ２のコレクタから出
力端２５に出力電流すが出力される。
えば電源２７の電圧Ｖｃｃ） 、ＰＮＰ トランジスタ
Ｑｌ、Ｑ２及びＱ３．Ｑ４のダーリントン接続で構成さ
れる差動増幅回路２１のＰＮＰトランジスタＱｌ、Ｑ２
側が導通し、ＰＮＰトランジスタＱ２のコレクタから出
力端２５に出力電流すが出力される。
次に、入力端２０の直流電位が電位Ｅ１と５２間の電位
の時、２つの差動増幅回路２１及び２２はＰＮＰ）−ラ
ンジスタＱ３．Ｑ４及びＱ７．Ｑａ側がそれぞれ導通し
、出力端２５．２６には出力電流は出力されない動作を
行う。
の時、２つの差動増幅回路２１及び２２はＰＮＰ）−ラ
ンジスタＱ３．Ｑ４及びＱ７．Ｑａ側がそれぞれ導通し
、出力端２５．２６には出力電流は出力されない動作を
行う。
上述した従来の３値論理回路では、スレッシュホールド
電位を基準電流電圧源２３．２４の電位Ｅ、、Ｅ２で決
定しており、３値論理回路として動作させるためには、
ＰＮＰトランジスタＱ２のエミッタと電源２７との間の
電圧を■。、、ＰＮＰトランジスタＱ１のベース・エミ
ッタ間の電圧（以下、トランジスタのベース・エミッタ
間の電圧をＶ、εと記す）をＶＩＩＥＩ 、 ＰＮＰ
トランジスタＱ２のＶＢ−をｖＲＦ、２とした場合、基
準直流電圧源２３の電位はＶＣＣ（ＶＣＥ＋ＶＢＥ１
＋ＶＢＥ２ ）以下に設定し、さらに基準電流電圧源２
４の電位Ｅ２は地気からＰＮＰ）ランジメタ１個分のＶ
ＢＥ以上に設定しなければならない。次に基準直流電圧
源２３．２４間の電位差をＰＮＰトランジスタ１個分の
ＶＢＥだけ設けた場合、従来の３値論理回路を動作させ
るためには電源２７の電圧ＶＣＣとして（Ｖ ＣＥ＋
Ｖ ＢＥＸ ４ ）ボルト以上の電圧的３．８Ｖが必要
となってくる。
電位を基準電流電圧源２３．２４の電位Ｅ、、Ｅ２で決
定しており、３値論理回路として動作させるためには、
ＰＮＰトランジスタＱ２のエミッタと電源２７との間の
電圧を■。、、ＰＮＰトランジスタＱ１のベース・エミ
ッタ間の電圧（以下、トランジスタのベース・エミッタ
間の電圧をＶ、εと記す）をＶＩＩＥＩ 、 ＰＮＰ
トランジスタＱ２のＶＢ−をｖＲＦ、２とした場合、基
準直流電圧源２３の電位はＶＣＣ（ＶＣＥ＋ＶＢＥ１
＋ＶＢＥ２ ）以下に設定し、さらに基準電流電圧源２
４の電位Ｅ２は地気からＰＮＰ）ランジメタ１個分のＶ
ＢＥ以上に設定しなければならない。次に基準直流電圧
源２３．２４間の電位差をＰＮＰトランジスタ１個分の
ＶＢＥだけ設けた場合、従来の３値論理回路を動作させ
るためには電源２７の電圧ＶＣＣとして（Ｖ ＣＥ＋
Ｖ ＢＥＸ ４ ）ボルト以上の電圧的３．８Ｖが必要
となってくる。
ポータプル化が進められている現在、第２図の従来例を
含め、３値論理回路の低電圧電源化（３Ｖ以下で動作）
は未だ実現されていない。
含め、３値論理回路の低電圧電源化（３Ｖ以下で動作）
は未だ実現されていない。
本発明の３値論理回路は、第１のダイオードとＮＰＮト
ランジスタで構成する第１のカレントミラー回路と、第
２のダイオードとＰＮＰ トランジスタで構成する第２
のカレントミラー回路とを備え、前記ＮＰＮトランジス
タのエミッタと前記ＰＮＰトランジスタのエミッタとの
共通接続点を入力とし、前記ＮＰＮトランジスタのベー
ス及び前記ＰＮＰトランジスタのベースにそれぞれ第３
のダイオードのアノード側及びカソード側を接続し、第
１の抵抗を第１の基準直流電圧源と前記ＮＰＮトランジ
スタのベース間に接続し、第２の抵抗を前記第１の基準
直流電圧源と前記ＰＮＰトランジスタのベース間に接続
し、前記ＮＰＮトランジスタのベース及び前記ＰＮＰト
ランジスタのベースをそれぞれ第１及び第２の定電流源
に接続してなり、前記ＮＰＮトランジスタのコレクタを
第１の出力とし、前記ＰＮＰトランジスタのコレクタを
第２の出力としている。
ランジスタで構成する第１のカレントミラー回路と、第
２のダイオードとＰＮＰ トランジスタで構成する第２
のカレントミラー回路とを備え、前記ＮＰＮトランジス
タのエミッタと前記ＰＮＰトランジスタのエミッタとの
共通接続点を入力とし、前記ＮＰＮトランジスタのベー
ス及び前記ＰＮＰトランジスタのベースにそれぞれ第３
のダイオードのアノード側及びカソード側を接続し、第
１の抵抗を第１の基準直流電圧源と前記ＮＰＮトランジ
スタのベース間に接続し、第２の抵抗を前記第１の基準
直流電圧源と前記ＰＮＰトランジスタのベース間に接続
し、前記ＮＰＮトランジスタのベース及び前記ＰＮＰト
ランジスタのベースをそれぞれ第１及び第２の定電流源
に接続してなり、前記ＮＰＮトランジスタのコレクタを
第１の出力とし、前記ＰＮＰトランジスタのコレクタを
第２の出力としている。
次に、本発明について図面を参照して説明する。
第１図は本発明の３値論理回路の一実施例を示す回路図
である。
である。
第１図において、本実施例はダイオード（以下Ｄ２ ）
とＮＰＮトランジスタ（以下ＱＮ＞で構成されＤ２のカ
ソードとＱＮのエミッタが接続された第１のカレントミ
ラー回路１１と、ダイオード（以下Ｄ３）とＰＮＰトラ
ンジスタ（以下、Ｑｐ＞で構成されＤ３のアノードとＱ
ｐのエミッタが接続された第２のカレントミラー回路１
２とを備え、ＱＮのエミッタとＱｐのエミッタとの共通
接続点Ａの電圧が地気の時、カレントミラー回路１１が
導通して定電流源１８の定電流■１と基準直流電圧源１
３から抵抗（以下Ｒ＋）を介してＤ２に流れる電流■３
との合計された電流が出力電流ＢとしてＱＮのコレクタ
から出力端１５に出力される。
とＮＰＮトランジスタ（以下ＱＮ＞で構成されＤ２のカ
ソードとＱＮのエミッタが接続された第１のカレントミ
ラー回路１１と、ダイオード（以下Ｄ３）とＰＮＰトラ
ンジスタ（以下、Ｑｐ＞で構成されＤ３のアノードとＱ
ｐのエミッタが接続された第２のカレントミラー回路１
２とを備え、ＱＮのエミッタとＱｐのエミッタとの共通
接続点Ａの電圧が地気の時、カレントミラー回路１１が
導通して定電流源１８の定電流■１と基準直流電圧源１
３から抵抗（以下Ｒ＋）を介してＤ２に流れる電流■３
との合計された電流が出力電流ＢとしてＱＮのコレクタ
から出力端１５に出力される。
次に、共通接続点Ａの電位が電源１７の電圧ＶＣＣの時
、カレントミラー回路１２が導通して定電流源１つの定
電流Ｉ２と、Ｑｐのベース電位と基準直流電圧源１３の
電位差により抵抗（以下Ｒｚ ）を介して流れる電流Ｉ
４の合計された電流が出力電流ＣとしてＱ、のコレクタ
から出力端１６に出力される。
、カレントミラー回路１２が導通して定電流源１つの定
電流Ｉ２と、Ｑｐのベース電位と基準直流電圧源１３の
電位差により抵抗（以下Ｒｚ ）を介して流れる電流Ｉ
４の合計された電流が出力電流ＣとしてＱ、のコレクタ
から出力端１６に出力される。
次に、共通接続点Ａの電位が前記電圧■。Ｃと同電位、
またはオーブンの時、カレントミラー回路１１．１２は
共に非導通状態となり、出力端１５．１６に出力電流は
出力されない。この時、定電流源１８の定電流■１はり
、を介して定電流源１つに流れ込む、また、定電流源１
８の定電流Ｊ、と定電流源１つの定電漆工２の差電流は
Ｒ１を介して基準直流電圧源１３へ流入するか、もしく
はＲ２を介して基準直流電圧源１３から流出される。
またはオーブンの時、カレントミラー回路１１．１２は
共に非導通状態となり、出力端１５．１６に出力電流は
出力されない。この時、定電流源１８の定電流■１はり
、を介して定電流源１つに流れ込む、また、定電流源１
８の定電流Ｊ、と定電流源１つの定電漆工２の差電流は
Ｒ１を介して基準直流電圧源１３へ流入するか、もしく
はＲ２を介して基準直流電圧源１３から流出される。
即ち、共通接続点Ａの電位が電圧ＶＣＣの時定電流源１
つの電圧骨■ｃＥとり、の７８２分の電源電圧Ｖ ｃｃ
（＝ Ｖ ＣＥ＋ Ｖ ＢＥ＞があれば動作可能とな
り、共通接続点Ａの電位が地気の時定電流源１８の電圧
骨ｖｃＥとＤ２の７８２分の電源電圧Ｖｃｃ（＝Ｖｃａ
＋ＶＢＥ）があれば動作可能となり、共通接続点Ａの電
位が基準直流電圧源１３の電圧Ｅ１と同電位またはオー
ブンの時定電流！１８の電圧骨ＶｃＥとＤｌの７８２分
と定電流源１つの電圧骨ＶｃＥの電源電圧Ｖ ｃｃ （
＝ ２ Ｖ ＣＥ＋ Ｖ ＢＥ）があれば動作可能とな
り、電源電圧Ｖ ｃｃ＝ ２ Ｖ ＣＥ十Ｖ８εの共通
接続点Ａの電位が基準直流電圧源１３の電圧と同電位ま
たはオーブン時を満足する電源電圧で上記３条件を満足
する。
つの電圧骨■ｃＥとり、の７８２分の電源電圧Ｖ ｃｃ
（＝ Ｖ ＣＥ＋ Ｖ ＢＥ＞があれば動作可能とな
り、共通接続点Ａの電位が地気の時定電流源１８の電圧
骨ｖｃＥとＤ２の７８２分の電源電圧Ｖｃｃ（＝Ｖｃａ
＋ＶＢＥ）があれば動作可能となり、共通接続点Ａの電
位が基準直流電圧源１３の電圧Ｅ１と同電位またはオー
ブンの時定電流！１８の電圧骨ＶｃＥとＤｌの７８２分
と定電流源１つの電圧骨ＶｃＥの電源電圧Ｖ ｃｃ （
＝ ２ Ｖ ＣＥ＋ Ｖ ＢＥ）があれば動作可能とな
り、電源電圧Ｖ ｃｃ＝ ２ Ｖ ＣＥ十Ｖ８εの共通
接続点Ａの電位が基準直流電圧源１３の電圧と同電位ま
たはオーブン時を満足する電源電圧で上記３条件を満足
する。
また、電源電圧Ｖ ＣＣ＝ ２ Ｖ ＣＥ ＋ Ｖ Ｂ
Ｅは約２．７■となり、前述した従来の約３．８■より
低電圧電源化が実現された。
Ｅは約２．７■となり、前述した従来の約３．８■より
低電圧電源化が実現された。
以上説明したように本発明は、低電圧電源によって動作
可能な３値論理回路が実現できる効果がある。
可能な３値論理回路が実現できる効果がある。
第１図は本発明の３値論理回路の一実施例を示す回路図
、第２図は従来の３値論理回路の、−例を示す回路図で
ある。 １０．２０・・・入力端、１１．１２・・・カレントミ
ラー回路、１Ｂ、２３．２４・・・基準直流電圧源、１
５．１６，２５．２６・・・出力端、１７．２７・・・
電源、１８，１９．２８．２９・・・低電流源、２１．
２２・・・差動増幅器、Ｄ、、Ｄ２・・・ダイオード、
Ｒ，、Ｒ２・・・抵抗、Ｑ、・・・ＮＰＮトランジスタ
、Ｑｐ、Ｑｌ〜Ｑ８・・・ＰＮＰトランジスタ。 躬 １図 第Ｚ図
、第２図は従来の３値論理回路の、−例を示す回路図で
ある。 １０．２０・・・入力端、１１．１２・・・カレントミ
ラー回路、１Ｂ、２３．２４・・・基準直流電圧源、１
５．１６，２５．２６・・・出力端、１７．２７・・・
電源、１８，１９．２８．２９・・・低電流源、２１．
２２・・・差動増幅器、Ｄ、、Ｄ２・・・ダイオード、
Ｒ，、Ｒ２・・・抵抗、Ｑ、・・・ＮＰＮトランジスタ
、Ｑｐ、Ｑｌ〜Ｑ８・・・ＰＮＰトランジスタ。 躬 １図 第Ｚ図
Claims (1)
- 第１のダイオードとＮＰＮトランジスタで構成する第１
のカレントミラー回路と、第２のダイオードとＰＮＰト
ランジスタで構成する第２のカレントミラー回路とを備
え、前記ＮＰＮトランジスタのエミッタと前記ＰＮＰト
ランジスタのエミッタとの共通接続点を入力とし、前記
ＮＰＮトランジスタのベース及び前記ＰＮＰトランジス
タのベースにそれぞれ第３のダイオードのアノード側及
びカソード側を接続し、第１の抵抗を第１の基準直流電
圧源と前記ＮＰＮトランジスタのベース間に接続し、第
２の抵抗を前記第１の基準直流電圧源と前記ＰＮＰトラ
ンジスタのベース間に接続し、前記ＮＰＮトランジスタ
のベース及び前記ＰＮＰトランジスタのベースをそれぞ
れ第１及び第２の定電流源に接続してなり、前記ＮＰＮ
トランジスタのコレクタを第１の出力とし、前記ＰＮＰ
トランジスタのコレクタを第２の出力とすることを特徴
とする３値論理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61172186A JPS6328130A (ja) | 1986-07-21 | 1986-07-21 | ３値論理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61172186A JPS6328130A (ja) | 1986-07-21 | 1986-07-21 | ３値論理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6328130A true JPS6328130A (ja) | 1988-02-05 |
Family
ID=15937169
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61172186A Pending JPS6328130A (ja) | 1986-07-21 | 1986-07-21 | ３値論理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6328130A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9920455B2 (en) | 2001-09-21 | 2018-03-20 | Outlast Technologies, LLC | Cellulosic fibers having enhanced reversible thermal properties and methods of forming thereof |
| JP2021515854A (ja) * | 2018-03-02 | 2021-06-24 | メゾマット インコーポレイテッド | ナノ材料被覆繊維 |
-
1986
- 1986-07-21 JP JP61172186A patent/JPS6328130A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9920455B2 (en) | 2001-09-21 | 2018-03-20 | Outlast Technologies, LLC | Cellulosic fibers having enhanced reversible thermal properties and methods of forming thereof |
| US10208403B2 (en) | 2001-09-21 | 2019-02-19 | Outlast Technologies, LLC | Cellulosic fibers having enhanced reversible thermal properties and methods of forming thereof |
| JP2021515854A (ja) * | 2018-03-02 | 2021-06-24 | メゾマット インコーポレイテッド | ナノ材料被覆繊維 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61230411A (ja) | 電気回路 | |
| JPS60501035A (ja) | 低減した入力バイアス電流を有する比較器回路 | |
| US4420786A (en) | Polarity guard circuit | |
| JPH0473806B2 (ja) | ||
| JPS6328130A (ja) | ３値論理回路 | |
| JPH0339426B2 (ja) | ||
| US4947103A (en) | Current mirror have large current scaling factor | |
| JPS6252486B2 (ja) | ||
| JPS59119908A (ja) | プツシユプル出力回路 | |
| JPH04127703A (ja) | 演算増幅回路 | |
| JPS59135519A (ja) | 電流源回路 | |
| SU1309301A1 (ru) | Схема согласовани уровней ТТЛ-ЭСЛ | |
| EP1501001A1 (en) | Bias Circuitry | |
| RU1798911C (ru) | Аналоговый коммутатор | |
| JP2683015B2 (ja) | 電流比較回路 | |
| JP2687160B2 (ja) | スイッチ回路 | |
| JPH04332208A (ja) | カレントミラー回路 | |
| JP2592990B2 (ja) | 電圧制御回路 | |
| JPS6387822A (ja) | ３値論理回路 | |
| JPS58123214A (ja) | 制御回路 | |
| JPS623520A (ja) | 遅延回路 | |
| JPS6146506A (ja) | 定電圧電源回路 | |
| JPH02199517A (ja) | 定電圧回路 | |
| JPS6282805A (ja) | 入力回路 | |
| JPS6133519A (ja) | 基準電圧源回路 |