JPS60499A - 音声認識装置におけるしきい値設定方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は音声認識装置における音声検出方法に系り、特
に有音か無音かの判定基準となるしきい値の設定方式に
関する。

〔従来技術〕

音声認識装置において、音声入力用マイクから入力され
た信号が認識対象の音声であるのか、それとも周囲の雑
音であるのかを識別することは極めて重要である。

この識別を行なうために従来採用されていた方法として
、音声認識装置内の音声検出部に予めしきい値を設定し
ておく方法がある。この方法によると、入力信号レベル
がどの固定されたしきい値より大きい時は有音、小さい
時は無音という判定が下されるわけである。

しかし、このしきい値の固定された音声検出方法では周
囲の雑音レベルの高低が考慮されておら。

ず、入力信号レベルがこのしきい値より大きくなればた
とえ雑音信号であっても音声として判定されてしまうと
いう欠点を有していた。そこでこの欠点を解決する方法
としてしきい値の自動設定法が提案されている。

このしきい値自動設定法とは、音声入力用マイクに設け
られたマイクスイッチがオフ（ＯＦＦ）の時に、そのマ
イクから入力される周囲の雑音信号レベルに基づいてし
きい値を自動的に設定あるいは更新する方法である。詳
しく言えば、所定の時間間隔（フレーム）で切り出され
た人力信号の各切り出し信号レベル毎にしきい値が更新
されるわけである。そしてマイクスイッチがオン（ＯＮ
）されると、マイクから入力される信号は、マイクスイ
ッチがＯＮとなる直前の切り出し信号レベルに基づいて
設定されたしきい値によって有音が無音かを判定される
ことになる。

〔従来技術の問題点〕

しかしながら、上記従来のしきい値自動設定法では、所
定時間間隔で切り出された入力信号の各切り出し信号レ
ベル毎にしきい値が更新されるために、マイクスイッチ
がＯＮとなる直前の切り出し信号レベルに基づいてしき
い値が設定されることになる。このために１周囲の雑音
レベルの変動が大きい環境では、たまたま雑音レベルが
低下した時点の切り出し信号レベルによってしきい値が
設定されたり、またその逆に雑音レベルが上昇した時点
の切り出し信号によってしきい値が設定されたりする結
果となり、適正なしきい値設定が困難になるという欠点
を有していた。

〔発明の目的〕

本発明は上記従来の欠点を解決す゛るものであり。

雑音レベルの変動が大きい環境に″おいても適正なしき
い値を自動設定できる音声認識装置におけるしきい値設
定方式を提供することを目的とするものである。

〔発明の要点〕

そして上記目的は本発明によれば音声認識装置における
音声検出方式において９分析フレーム毎に切り出された
入力信号を複数フレーム用いてしきい値を設定する手段
を有することを特徴とする音声認識装置におけるしきい
値設定方式を提供することによって達成される。

〔発明の実施例〕

以下２本発明による音声認識装置におけるしきい値設定
方式の一実施例を図面を用いて詳細に説明する。

第１図は本実施例を採用した音声認識装置の構成を示す
ブロック図である。

音声入力部１から出力されたアナログ信号は。

前処理部２で帯域フィルタを通過し、アナログ・デジタ
ル変換され、所定時間間隔（フレーム）毎に切り出され
てしきい値設定部３．始端・終端検出部４そして特徴抽
出部５に入力する。ただし本実施例では１フレームを５
ｍ５ｅｃとしている。

しきい値設定部３では前処理部２からの人力信号のレベ
ルによってしきい値が設定される。始端・終端検出部４
ではしきい値設定部３から入力したしきい値と前処理部
２から入力した信号とを比較し、その結果として有音／
無音フラグをしきい値設定部３と特徴抽出部５へ出力す
る。始端・終端検出部４から得た有音／無音フラグによ
って、特徴抽出部５は前処理部２から入力した信号が音
声信号であるか雑音信号であるかを判断する。そして入
力信号が音声信号であるならば、その信号の終端まで、
すなわち始端・終端検出部４からの有音／無音フラグが
無音フラグになるまでの一連の音声信号から特徴パタニ
ンを抽出する。認識部６では特徴抽出部５から入力した
特徴パターンと予め用意されている標準パターンとをマ
ツチングさせ、認識結果を出力する。

以上述べた入力信号の処理過程において、有音か無音か
の判定基準となるしきい値はしきい値設定部３で設定さ
れ、始端・終端検出部４はこのしきい値を入力して入力
信号が音声であるのか雑音であるのかを判定するわけで
ある。したがって音声検出部はしきい値設定部３及び始
端・終端検出部４とで構成される。

以下第２図を用いてこの音声検出部について詳細に説明
する。

第２図はしきい値設定部３及び始端・終端検出部４の内
部構成を示すブロック図である。

しきい値設定部３では、前処理部２から入力するフレー
ム毎の入力信号のレベルが２フレーム毎に平均され、そ
の平均値に乗算が施されて、その結果がしきい値として
レジスタ９にセットされる。

という動作が繰り返される。したがってレジスタ９にセ
ットされるしきい値は２フレーム毎に更新されることに
なる。ただしこの動作が行なわれるのは無音区間に限ら
れ、有音区間では、有音となる直前にレジスタ９にセッ
トされた値がしきい値として固定されることになる。

始端・終端検出部４では、前処理部２から入力するフレ
ーム毎の入力信号のレベルと、しきい値設定部３内のレ
ジスタ９に設定されたしきい値とを１フレーム毎にコン
パレーク１７で比較し、その結果に基づいて音声の始端
と終端を検出し、有音／無音フラグを送出する１　とい
う動作が繰り返される。この有音／無音フラグは、しき
い値設定部３にも送出され、上述したしきい値を更新す
るか固定するかを決定する信号となる。

以下しきい値設定部３と始端・終端検出部４の具体的構
成を詳述する。

しきい値設定部３内の加算器７（以下アダー７と記す）
の入力Ａには前処理部２の出力端子が接続され、入力Ｂ
にはラッチ回路８の出力端子が接続されている。アダー
７の出力端子はラッチ回路８の入力端子に接続し６　ラ
ッチ回路日の出力端子はアダー７の入力Ｂに接続すると
ともにレジスタ９の入力端子にも接続している。レジス
タ９の出力端子は始端・終端検出部４内のコンパレータ
１７の人力Ｙに接続されている。

一方アンドゲート１０には、１゛フレームの２倍の時間
間隔をもつクロックφ２Ｆと、始端・終端検出部４内の
ＪＫフリップフロップ２４の出力Ｑがインバータ１６を
介して、入力している。そしてアンドゲート１０の出力
端子はレジスタ９のロード端子とカウンタ１１のリセッ
ト端子及びＲＳフリップフロップ１４の入力Ｒにそれぞ
れ接続されている。１フレームの時間間隔よりも短い間
隔のクロックφＯはアンドゲート１５に入力するととも
にカウンタ１１のカウント端子にも入力する。

クロックφＯのタイミングでカウントするカウンタ１１
の出力端子はコンパレータ１２の一方の入力端子に接続
され、他方の入力端子にはレジスタ９の内容を何桁左シ
フトさせるかを決定する値が゛格納されている設定値メ
モリ１３の出力端子が接続されている。コンパレータ１
２の出力端子はＲＳフリップフロップ１４の入力Ｓに接
続されている。ＲＳフリップフロップ１４の出力ζはり
口・ツクφ０とともにアンドゲート１５に入力し、アン
ドゲート１５の出力端子はレジスタ９の左シフト端子に
接続され、クロックφＯのタイミングで設定回数だけシ
フトパルスをレジスタ９に出力する。

コンパレータ１７の入力Ｘには前処理部２の出力端子が
接続され、入力Ｙには上述したレジスタ９の出力端子が
接続されている。入力Ｘと入力Ｙとの比較結果を出力す
る出力端子はディレィ　（ｄｅｌａｙ’）回路（以下り
回路と記す）１８の入力端子に接続され、Ｄ回路１日の
出力端子はＤ回路１９の入力端子と、アンドゲート２２
の一方の入力端子と、インバータ２１を介してアンドゲ
ート２３の一方の入力端子とにそれぞれ接続されている
。またＤ回路１９の出力端子はインバータ２０を介して
アンドゲート２２及び２３のそれぞれ他方の入力端子に
接続されている。そしてアンドゲート２２の出力端子と
アンドゲート２３の出力端子はそれぞれＪＫフリップフ
ロ・ノブ２４の入力Ｊと入力Ｋに接続されｌ、ＪＫフリ
・ノブフロ・ノブ２４の出力Ｑばしきい値設定部３内の
インバータ１６を介してアンドゲート１５の一方の入力
端子に接続されているとともに、有音／無音フラグ端子
として特徴抽出部５にも接続されている。

次にしきい値設定部３と始端・終端検出部４の具体的な
動作の説明にはいる。

先ず図示されていない電源が投入された時点で。

レジスタ９は最大値にセットされる。このことは。

電源投入時において音声検出のためのしきｔ＋）値が最
大値に設定されることを意味している。したがって電源
投入直後に前処理部２から始端・終端検出部４へ入力し
“た信号は必ず雑音と判定され、ＪＫフリップフロップ
２４の出力Ｑは無１音フラク゛。

すなわちローレベルで出力される。このために。

インバータ１６を介して、アンドゲート１０の−方の入
力にはハイレベルが入力することになる。

前述したようにしきい値設定部３は無音区間に限って動
作するから、電源を投入した時点でしきい値設定部３は
動作状態に置かれ、レジスタ９に設定されるしきい値が
入力信号の２フレーム毎に更新されることになる。

前処理部２からアダー７の入力Ａに入力する信号は、フ
レーム毎のタイミング、すなわちクロックφＦと同一の
タイミングで入力する。ラッチ回路８はクロックφ２Ｆ
’のタイミングで内容がクリアされるが、このクロック
φ２Ｆ’はアンドゲート１０に入力しているクロックφ
２Ｆと同期したクロックであり、かつ位相が１フレ一ム
以上はやくなっている。したがってランチ回路８の内容
はクロックφ２Ｆのタイミングより１フレ一ム以上はや
くクリアされることになる。

今、ランチ回路８にクロックφ２Ｆ’のパルスが加わり
ランチ回路８の内容がクリアされ、０になったとすると
、この時点でアダー７の入力Ｂの入力レベルもＯとなる
。

この状態でアダー７の入力Ａに１フレームの信号ａ！が
入力する。同時点で、アダー７では、入力への信号ａｌ
のレベルと入力Ｂのレベル０とが加算され、その結果（
今の場合は信号ａ１のレベルに等しい値）がラッチ回路
８に入力し、一時記憶される。するとランチ回路８の出
力は、０から信号ａ１のレベルになり、それがアダー７
の入力Ｂに加わる。一方、クロックφ２Ｆのタイミング
でロードするレジスタ９はこの時点ではクロックφ２Ｆ
のパルスを受けないため、ラッチ回路８の出力をロード
しない。

次に、１フレーム経過した時点で入力Ａに信号ａ２が入
力する。同時点は、ラッチ回路８の内容をクリアするク
ロックφ２Ｆ’よりも１フレ一ム以上遅れた時点であり
、かつアンドゲート１０に入力するクロックφ２Ｆのパ
ルスが発生する時点でもある。

同時点で、アダー７の入力Ｂには前フレームの信号ａｌ
のレベルがラッチ回路８の出力から加わっているために
、アダー７では前フレームの信号ａ１のレベルと入力Ａ
に加わった現フレームの信号ａ２のレベルとが加算され
、その結果がラッチ回路８に出力されてラッチ回路８の
内容は信号ａ１とａ２の各レベルの和となる。

同時点で、クロックφ２Ｆのパルスがアンドゲート１０
を介してレジスタ９に加わる。このクロックパルスによ
ってレジスタ９にランチ回路８の内容、すなわち上述し
た信号ａ１とａ２の各レベルの和がロードされることに
なる。

ラッチ回路８の内容がレジスタ９にロードされると、ラ
ンチ回路８にクロックφ２Ｆ’の１クロツクが加り、ラ
ンチ回路８の内容は初期の状態Ｏにクリアされる。そし
て次の入力信号ａ３がアダー７の入力Ａに入力し、上述
と同様に、さらに次の入力信号ａａとのレベル和が算出
され、レジスタ９にロードされる。という動作がクロッ
クφ２Ｆとクロックφ２Ｆ’とのタイミングの合成によ
って繰り返されるわけである。以上のようにして。

電源導入時に最大値に設定されていたレジスタ９の内容
は、入力信号の２フレーム毎のレベル和に次々と置き換
わり、以下に述べる処理を経て適正なしきい値がし、ジ
スタ９に設定されることになる。

次〆、レジスタ９にロードされた入力信号２フレーム分
のレベル和が乗算を施され平均されて。

しきい値としてレジスタ９に設定される過程の説明には
いる。

すでに述べたように入力信号が雑音である限り。

ＪＫフリップフロップ２４の出力Ｑはローレベルであり
、インバータ１６を介していることでアンドゲート１０
の一方の入力はハイレベルとなっている。そのためクロ
ックφ２Ｆのタイミングでアンドゲート１０からパルス
が出力され、レジスタ９、ＲＳフリップフ、ロッゾ１４
の入力Ｒ２そしてカウンタ１１にそれぞれ入力する。こ
のパルス信号によって、レジスタ９はランチ回路８の内
容をロードし、カウンタ１１はクリアされ、またＲＳフ
リップフロップ１４はリセット状態となり出方向はハイ
レベルをアンドゲート１５に出力することになる。ＲＳ
フリップフロップ１４のリセット状態は、コンパレータ
１２が入力Ｓにハイレペルを出力するまで継続する。

アンドゲート１０からのパルスによってクリアされたカ
ウンタ１１は、クロックφＯのタイミングによってカウ
ントを開始する。それと同じタイミングでアンドゲート
１５はレジスタ９にシフトパルスを出力する。なぜなら
ばＲＳフリップフロップ１４はリセント状態にあり出力
頁がハイレベルとなっているからである。コンパレータ
１２において、カウンタ１１のカウント値は設定値メモ
ＩＪ１３に記憶されている設定値と比較され、一致すれ
ばコンパレータ１２はハイレベルをＲＳフリップフロッ
プ１４の入力Ｓに出力する。入力Ｓがハイレベルになる
ことでＲＳフリンプフロップ１４はセット状態になり、
出方向がローレベルになってアンドゲート１５のシフト
パルスは停止する。従ってカウンタ１１がクリアされて
からコンパレータ１２がＲＳフリップフロップ１４の入
力Ｓにハイレベルを出力するまでの間に、所定回数のシ
フトパルスがクロックφＯのタイミングでレジスタ９に
与えられることになる。

本実施例では回路構成の簡単化のためにレジスタ９にシ
フトレジスタを用い、入力信号レベルを２　倍すること
でしきい値を設定している。レジスタ９の内容を２　倍
するにはシフトパルスをＮ回しジスタ９に与えればよい
が、前述したようにレジスタ９にロードされるのは入力
信号レベルが２フレーム加算されたものである。したが
ってレジスタ９に与えられるシフトパルスをＮ−１回と
すれば、２フレームの入力信号レベルを平均した結果が
しきい値としてレジスタ９に設定されることとなる。こ
のシフトパルスの回数が、設定値メモリ１３に記憶され
ているわけである。

以上のようにしてレジスタ９にしきい値が設定され、２
フレーム毎に更新されることとなる。

次に、レジスタ９に設定されたしきい値と入力信号レベ
ルとを比較して音声の始端と終端を検出す“る始端・終
端検出部４の説明にはいる。

先ず、コンパレータ１７の入力Ｘには入力信号レベルが
入力し、入力Ｙにはレジスタ９に設定されたしきい値が
入力する。そしてフレーム毎に入力信号レベルとしきい
値とが比較され、入力信号レベルがしきい値より高けれ
ばハイレベルが１等しいかあるいはしきい値より低けれ
ばローレベルがＤ回路１８に出力される。Ｄ回路１８．
１９はクロックφＦのタイミングにより１フレ一ム分の
遅延を作る回路である。

コンパレータ１７からはフレーム毎にハイレベルあるい
はローレベルが出力されるが、その出力のされ方によっ
てＤ回路１８及びＤ回路１９の出力状態には４通りの場
合がある。

第１の場合は、Ｄ回路１８．１９の出力が共にローレベ
ルの場合である。この出力状態は音声が入力していない
無音区間に相当する。Ｄ回路１８から出力されるローレ
ベルは、Ｄ回路１９とアンドゲート２２に入力するとと
もに、インバータ２１を通過することでハイレベルとな
ってアンドゲート２３に入力する。一方、Ｄ回路１９か
ら出力されるローレベルはインバータ２ｏを介スること
でハイレベルとなり、アンドゲート２２と２３に入力す
る。そのためにアンドゲート２２がらはローレベルがＪ
Ｋフリンプフロップ２４の入力Ｊに出力され、アンドゲ
ート２３からはハイレベルが入力Ｋに出力される。その
結果ＪＫフリップフロップ２４の出力Ｑはローレベルと
なり、無音フラグとして特徴抽出部５へ送出されるとと
もに。

インバータ１６を介してハイレベルとなり、アンドゲー
トエＯに入力し、すでに述べたようにしきい値設定部３
を動作状態に置くこととなる。

第２の場合は、コンパレータ１゛７からハイレベルが出
力されたためクロックφＦのパルスによってＤ回路１８
の出力がハイレベルとなり、Ｄ回路１９の出力はローレ
ベルにとどまっている場合である。この出力状態は音声
が入力し始めたことを意味するものである。Ｄ回路１８
から出力されるハイレベルはＤ回路１９とアンドゲート
２２に入力するとともに、インバータ２１を介すること
でローレベルとなってアンドゲート２３に入力する。

一方、Ｄ回路１９は１フレーム前にＤ回路１８から出力
されていたローレベルを今回のクロックφＦのパルスに
よって出力し、そのローレベルはインバータ２０を介し
てハイレベルとなり、アンドゲート２２と２３に入力す
る。そのためにアンドゲート２２からはハイレベルがＪ
Ｋフリップフロップ２４の入力Ｊに出力され、アンドゲ
ート２３からはローレベルが入力Ｋに出力される。その
結果ＪＫフリップフロップ２４の出力Ｑはハイ、レベル
となり、有音フラグとして特徴抽出部５へ送出され°る
。すなわち音声の始端が検出されたわけである。またそ
れと同時に、出力Ｑのハイレベルはインバータ１６を介
することでローレベルとなってアンドゲート１０に入力
し、しきい値設定部３の動作を停止させ、その直前でレ
ジスタ９に設定されたしきい値が固定されることになる
。

第３の場合は、コンパレーク１７がら２フレ一ム以上ハ
イレベルが出力されたことでＤ回路１８と１９の出力が
共にハイレベルになった場合である。この出力状態は音
声区間に相当する。Ｄ回路１８から出力されるハイレベ
ルはＤ回路１９とアンドゲート２２に入力するとともに
、インバータ２１を介してローレベルとなりアンドゲー
ト２３に入力する。一方、Ｄ回路１９から出力されるハ
イレベルはインバータ２０を介してローレベルとなりア
ンドゲート２２と２３に入力する。そのためアンドゲー
ト２２及び２３からは共にローレベルが出力され、それ
ぞれ人力Ｊ及びＫに入力する。

その結果ＪＫフリップフロップ２４の出力Ｑは１フレー
ム前の状態、すなわち今の場合はハイレベルが継続する
こととなり、有音フラグが引き続き特徴抽出部５へ送出
され、またしきい値設定部３は停止状態が継続し、レジ
スタ９に設定されたしきい値も固定されたままとなる。

第４の場合は、コンパレータ１７からローレベルが出力
されたためＤ回路１８の出力がローレベルとなり、Ｄ回
路１９の出力は１フレーム前のＤ回路１８の出力を引き
継いでハイレベルとなる場合である。Ｄ回路１８から出
力されるローレベルはＤ回路１９とアンドゲート２２に
入力するとともに、インバータ２１を介してハイレベル
となりアンドゲート２３に入力する。一方、Ｄ回路１９
から出力されるハイレベルはインバータ２０を介してロ
ーレベルとなり、アンドゲート２２と２３に入力する。

そのためアンドゲート２２及び２３からは共にローレベ
ルが出力され、それぞれ人力Ｊ及びＫに入力する。その
結果ＪＫフリップフロップ２４の出力Ｑは１フレーム前
の状態、すなわち今の場合はハイレベルが継続すること
になる。

すなわちＤ回路１８と１９、のこの出力状態では。

まだ音声の終端であると判断しないわけである。

音声の終端であると判断されるのは、コンパレータ１７
から２フレーム連続してローレベルが出力され、Ｄ回路
１８及び１９の出力状態が上述した第１の場合になった
時である。こうして音声の終端が検出され、ＪＫフ１ジ
ップフロップ２４の出力Ｑがローレベルとなるとしきい
値設定部３が動作状態に置かれ、レジスタ９のしきい値
が入力信号の２フレーム毎に更新されるわけである。

なお１本実施例ではしきい値を設定すや際２フレームの
入力信号レベルを用いたが、２フレ一ム以上であっても
よく９本実施例に限定されるものではない。

〔発明の効果〕

以上、詳細に説明したように本発明は音声が入力する直
前の雑音レベルを複数フレーム用いることでしきい値を
自動設定するために、雑音レヘＪｔｚの変動の大きい環
境においても適正なしきし１値を設定することができる
という効果大なるものである。

【図面の簡単な説明】

第１図は本発明によるしきい値設定方式を採用した音声
認識装置の構成を示すプロ・ツク図、第２図はしきい値
設定部と始端・終端検出部との内部構成を詳細に示した
ブロック図である。 ３・・・しきい値設定部、　４・・・始端・終端検出部
、　７・・・加算器（アダー）。 ８・・・ラッチ回路、　９・・・レジスタ。 １２．１７・・・コンパレータ。 １８．１９・・・ディレィ回路（Ｄ回路）特許出願人　
カシオ計算機株式会社 代理人弁理士　大　菅　義　之

Claims (3)

【特許請求の範囲】
1. （１）　音声認識装置における音声検出方式において２
   分析フレーム毎に切り出された入力信号を複数フレーム
   用いてしきい値を設定する手段を有することを特徴とす
   る音声認識装置におけるしきい値設定方式。
2. （２）　上記手段によって設定されるしきい値は上記複
   数フレームの入力信号のレベルを加算平均した値である
   ことを特徴とする特許請求の範囲第１項記載の音声認識
   装置におけるしきい値設定方式。
3. （３）　上記手段によって設定されるしきい値は上記複
   数フレーム毎に更新されることを特徴とする特許請求の
   範囲第１項記載の音声認識装置におけるしきい値設定方
   式。