JPS6048784B2 - デ−タ転送装置 - Google Patents
デ−タ転送装置Info
- Publication number
- JPS6048784B2 JPS6048784B2 JP2751381A JP2751381A JPS6048784B2 JP S6048784 B2 JPS6048784 B2 JP S6048784B2 JP 2751381 A JP2751381 A JP 2751381A JP 2751381 A JP2751381 A JP 2751381A JP S6048784 B2 JPS6048784 B2 JP S6048784B2
- Authority
- JP
- Japan
- Prior art keywords
- channel
- control unit
- flip
- data
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Description
【発明の詳細な説明】
本発明はデータ転送装置に関し、特にデータチェーン処
理のコマンド先取り制御を行なうデータ転送装置に関す
る。
理のコマンド先取り制御を行なうデータ転送装置に関す
る。
従来のデータ転送装置では、データチェーン時における
周辺装置とのデータ転送の過剰転送を避けるために、コ
マンドの先取りを行なうのが通例であり、次のような方
法で実行している。
周辺装置とのデータ転送の過剰転送を避けるために、コ
マンドの先取りを行なうのが通例であり、次のような方
法で実行している。
まず最初のコマンドに対するコマンドコード、バイトカ
ウントおよびプラグ等の情報がチャネル制御装置からチ
ャネルに渡されると、チャネルはプラグを判定する。
ウントおよびプラグ等の情報がチャネル制御装置からチ
ャネルに渡されると、チャネルはプラグを判定する。
データチェーンが指示されている場合にはチャネル制御
装置に対して割込みが発生され、次のコマンドに対する
情報が受け取られ、格納される。データ転送が実行され
最初のコマンドのバイトカウントが’’ｏ’’になつた
時点で先取りしておいたバイトカウントでデータ転送が
続行され、同時に先取りしてあるコマンドのプラグが判
定される。データチェーンが指示されている場合には同
様にチャネル制御装置に対して割込みが発生され、その
次のコマンドに対する情報がノ格納され、以下データ転
送が終了するまでくり返される。一方バッファ制御装置
は、チャネル制御装置から最初のコマンドに対する情報
を受け取つた時点では何もせず、チャネルとメモリとの
間の転送で７バイトカウントが゛’０’’になつた時に
フラグを判定して、チャネル制御装置に対して割込みを
発生し次のコマンドに対する情報を得ている。
装置に対して割込みが発生され、次のコマンドに対する
情報が受け取られ、格納される。データ転送が実行され
最初のコマンドのバイトカウントが’’ｏ’’になつた
時点で先取りしておいたバイトカウントでデータ転送が
続行され、同時に先取りしてあるコマンドのプラグが判
定される。データチェーンが指示されている場合には同
様にチャネル制御装置に対して割込みが発生され、その
次のコマンドに対する情報がノ格納され、以下データ転
送が終了するまでくり返される。一方バッファ制御装置
は、チャネル制御装置から最初のコマンドに対する情報
を受け取つた時点では何もせず、チャネルとメモリとの
間の転送で７バイトカウントが゛’０’’になつた時に
フラグを判定して、チャネル制御装置に対して割込みを
発生し次のコマンドに対する情報を得ている。
したがつて、チャネル制御装置はデータチェーンの場合
には、チャネルとバッファ制御装置とから別々に発生す
る割込みを処理しなければならず、かつデータチエイン
の割込みは他の処理より優先度が高いためチャネル制御
装置の処理能力が低下するという欠点がある。
には、チャネルとバッファ制御装置とから別々に発生す
る割込みを処理しなければならず、かつデータチエイン
の割込みは他の処理より優先度が高いためチャネル制御
装置の処理能力が低下するという欠点がある。
本発明の目的は上述の欠点を解決したデータ転送装置を
提供することにある。
提供することにある。
本発明の装置は、周辺装置とのインターフェイスを制御
する複数のチャネルと、該複数のチャネルとメモリとの
間のデータ転送を制御するバッファ制御部と、マイクロ
プログラムを用いて前記複数のチャネルの操作を制御す
るチャネル制御部とを有するデータ転送装置において、
前記各チャネルは前記チャネル制御部からの現コマンド
に対する転送データの転送残りバイトカウント値を保持
する第１のレジスタと、前記現コマンドがデータチエイ
ンを示している場合に次コマンドに対するバイトカウン
ト値を保持する第２のレジスタと、該第２のレジスタの
内容が有効であることを示す第１のフリップフロップと
、前記チャネル制御部によリセットされる第２のフリッ
プフロップとを具備し、前記チャネル制御部は前記バッ
ファ制御部からのデータチエン割込に応答して前記第１
のフリップフロップの値を判定し、該値が第１の状態で
あるときにはデータチエインの処理を実行し該値が第２
の状態であるときには前記第２のフリップフロップをセ
ットするとともに該データチエインの処理を中止し前記
第２のフリップフロップがセット状態でかつ前記チャネ
ルが前記第１のフリップフロップをリセットするときに
前記チャネルから前記チャネル制御部に対して発生され
るデーータチエイン割込要求に応答してデータチエイン
処理を再関することを特徴とする。
する複数のチャネルと、該複数のチャネルとメモリとの
間のデータ転送を制御するバッファ制御部と、マイクロ
プログラムを用いて前記複数のチャネルの操作を制御す
るチャネル制御部とを有するデータ転送装置において、
前記各チャネルは前記チャネル制御部からの現コマンド
に対する転送データの転送残りバイトカウント値を保持
する第１のレジスタと、前記現コマンドがデータチエイ
ンを示している場合に次コマンドに対するバイトカウン
ト値を保持する第２のレジスタと、該第２のレジスタの
内容が有効であることを示す第１のフリップフロップと
、前記チャネル制御部によリセットされる第２のフリッ
プフロップとを具備し、前記チャネル制御部は前記バッ
ファ制御部からのデータチエン割込に応答して前記第１
のフリップフロップの値を判定し、該値が第１の状態で
あるときにはデータチエインの処理を実行し該値が第２
の状態であるときには前記第２のフリップフロップをセ
ットするとともに該データチエインの処理を中止し前記
第２のフリップフロップがセット状態でかつ前記チャネ
ルが前記第１のフリップフロップをリセットするときに
前記チャネルから前記チャネル制御部に対して発生され
るデーータチエイン割込要求に応答してデータチエイン
処理を再関することを特徴とする。
次に本発明について図面を参照して詳細に説明する。
第１図を参照すると、本発明の一実施例は、メニインメ
モリ３と接続されるチャネル制御部１、前記メインメモ
リ３と接続されるバッファ制御部２、および前記制御部
１および２および複数の周辺装置５に接続される複数の
チャネル４から構成されている。
モリ３と接続されるチャネル制御部１、前記メインメモ
リ３と接続されるバッファ制御部２、および前記制御部
１および２および複数の周辺装置５に接続される複数の
チャネル４から構成されている。
４
第２図を参照すると、前記チャネルは、現コマンドのバ
イトカウントレジスタ１０、次コマンドのバイトカウン
トレジスタ１１、該レジスタ１１有効表示フリップフロ
ップ１２、データチエインマスクフリツプフロツプ１３
、バイトカウント演算制御部１４、周辺装置５およびバ
ッファ制御部２とのデータ転送を制御するデータ転送制
御部１７、データチエインマスク割込条件作成用のアン
ドゲート１５およびチャネル制御部１への割込発生回路
１６を有している。
イトカウントレジスタ１０、次コマンドのバイトカウン
トレジスタ１１、該レジスタ１１有効表示フリップフロ
ップ１２、データチエインマスクフリツプフロツプ１３
、バイトカウント演算制御部１４、周辺装置５およびバ
ッファ制御部２とのデータ転送を制御するデータ転送制
御部１７、データチエインマスク割込条件作成用のアン
ドゲート１５およびチャネル制御部１への割込発生回路
１６を有している。
次にこのチャネルの動作を詳細に説明する。
まず、チャネル制御部１が起動されると、メインメモリ
３の指定された番地からチヤネルコマンフド語（ＣＣＷ
）が読み出され、バス１１９を介してバッファ制御部２
へ、バス１００を介してチャネル４へそれぞれコマンド
およびバイトカウント等の情報が送られ、データ転送動
作が開始される。コマンドが’’ライト’’の場合、す
なわち、デ・一タ転送の方向がメモリ３→バッファ制御
部２→チャネル４→周辺装置５の場合には、バッファ制
御部２はデータの先取りを行ないバス１１７を介してチ
ャネル４内のバッファ（図示せず）に先取りされたデー
タを格納しておく。周辺装置５とチ”ヤネル４とのデー
タ転送が開始されると、周辺装置５から要求があるたび
にバス１１８を介して先取りしてあるデータが送出され
、バイトカウント演算制御部１４はレジスタ１０の値を
゛’−１’’する。転送制御部１７はバッファにバッフ
ァ制御部２との転送バス幅分の空きができると、バス１
１７を介してバッファ制御部２にデータ要求を行ないバ
ッファにデータを格納する。バッファ制御部２はチヤネ
ルヘデータを送出する毎に送出したバイト数だけバイト
カウントを減じ、’’０’’になつた時点でフラグを判
定する。データチエインの指示がある場合には、バス１
０４を介してチャネル制御部１にデータチエイン割込み
が発生される。データチエイン割込みを受付けたチャネ
ル制御部１は、バス１０７を介して前記フリップフロッ
プ１２の値を判定し’゛０’’ならばデータチエインの
処理を行ないチャネル制御部１へは次のチャネルコマン
ド語ＣＣＷ情報を与える。該制御部１はチャネルにはバ
ス１０１を介して前記レジスタ１１に次のコマンドのバ
イト数を格納し、バス１０２を介して前記フリップフロ
ップ１２をセットし、フラグ等の情報を与えデータチエ
インの処理は終了する。チャネル側は周辺装置５からの
データ要求毎に前記レジスタ１０の値を減じており、’
’０’’になるときにば’−１’’演算の代りに前記レ
ジスタ１１の値を前記レジスタ１０にセットし、前記フ
リップフロップ１２をリセットし、フラグ類を更新して
おき、データ転送を続行する。ここでバイトカウントが
小さいチャネルコマンド語ＣＣＷをデータチエインで続
ける場合には、．チャネルの前記レジスタ１１に格納さ
れているバイトカウントに対応するデータの先取りがバ
ッファ制御部で終了してしまうことがある。この場合に
はチャネル制御部１が前記フリップフロップ１２の値を
判定すると、“’１’’であるのでバス１０３を介して
データチエインマスクフリツプフ頭ノブ１３をセットし
、データチエインの処理は中止する。ぞの後前記レジス
タ１０が’’ｏ’’になつて前記レジスタ１１を使用す
る時にはバス１０９にバイトカウント制御部１４から信
号が送出され、バス１０８を介して与えられたフリップ
フロップ１３の値とのアンド条件がとられ、割込発生回
路１６はバス１１２を介してチャネル制御部１に対して
データチエインマスク割込を発生する。割込みを受付け
たチャネル制御部１は中止してあつたデータチエイン処
理を再関し、次のチャネルコマンド語ＣＣＷに関する情
報をバッファ制御部２およびチャネル４に送出する。リ
ードコマンドの場合は、バッファ制御部２側より先にチ
ャネル４側でバイト数が０になるので最初のバイト数を
前記レジスタ１０に与えた後で、チャネル制御部１は次
のチャネルコマンド語ＣＣＷをフエツチし、次のバイト
数を前記レジスタ１１に与えておくことによリライト同
様にバッファ制御部２からの割込みだけでデータチエイ
ンの処理を行なうことができる。
３の指定された番地からチヤネルコマンフド語（ＣＣＷ
）が読み出され、バス１１９を介してバッファ制御部２
へ、バス１００を介してチャネル４へそれぞれコマンド
およびバイトカウント等の情報が送られ、データ転送動
作が開始される。コマンドが’’ライト’’の場合、す
なわち、デ・一タ転送の方向がメモリ３→バッファ制御
部２→チャネル４→周辺装置５の場合には、バッファ制
御部２はデータの先取りを行ないバス１１７を介してチ
ャネル４内のバッファ（図示せず）に先取りされたデー
タを格納しておく。周辺装置５とチ”ヤネル４とのデー
タ転送が開始されると、周辺装置５から要求があるたび
にバス１１８を介して先取りしてあるデータが送出され
、バイトカウント演算制御部１４はレジスタ１０の値を
゛’−１’’する。転送制御部１７はバッファにバッフ
ァ制御部２との転送バス幅分の空きができると、バス１
１７を介してバッファ制御部２にデータ要求を行ないバ
ッファにデータを格納する。バッファ制御部２はチヤネ
ルヘデータを送出する毎に送出したバイト数だけバイト
カウントを減じ、’’０’’になつた時点でフラグを判
定する。データチエインの指示がある場合には、バス１
０４を介してチャネル制御部１にデータチエイン割込み
が発生される。データチエイン割込みを受付けたチャネ
ル制御部１は、バス１０７を介して前記フリップフロッ
プ１２の値を判定し’゛０’’ならばデータチエインの
処理を行ないチャネル制御部１へは次のチャネルコマン
ド語ＣＣＷ情報を与える。該制御部１はチャネルにはバ
ス１０１を介して前記レジスタ１１に次のコマンドのバ
イト数を格納し、バス１０２を介して前記フリップフロ
ップ１２をセットし、フラグ等の情報を与えデータチエ
インの処理は終了する。チャネル側は周辺装置５からの
データ要求毎に前記レジスタ１０の値を減じており、’
’０’’になるときにば’−１’’演算の代りに前記レ
ジスタ１１の値を前記レジスタ１０にセットし、前記フ
リップフロップ１２をリセットし、フラグ類を更新して
おき、データ転送を続行する。ここでバイトカウントが
小さいチャネルコマンド語ＣＣＷをデータチエインで続
ける場合には、．チャネルの前記レジスタ１１に格納さ
れているバイトカウントに対応するデータの先取りがバ
ッファ制御部で終了してしまうことがある。この場合に
はチャネル制御部１が前記フリップフロップ１２の値を
判定すると、“’１’’であるのでバス１０３を介して
データチエインマスクフリツプフ頭ノブ１３をセットし
、データチエインの処理は中止する。ぞの後前記レジス
タ１０が’’ｏ’’になつて前記レジスタ１１を使用す
る時にはバス１０９にバイトカウント制御部１４から信
号が送出され、バス１０８を介して与えられたフリップ
フロップ１３の値とのアンド条件がとられ、割込発生回
路１６はバス１１２を介してチャネル制御部１に対して
データチエインマスク割込を発生する。割込みを受付け
たチャネル制御部１は中止してあつたデータチエイン処
理を再関し、次のチャネルコマンド語ＣＣＷに関する情
報をバッファ制御部２およびチャネル４に送出する。リ
ードコマンドの場合は、バッファ制御部２側より先にチ
ャネル４側でバイト数が０になるので最初のバイト数を
前記レジスタ１０に与えた後で、チャネル制御部１は次
のチャネルコマンド語ＣＣＷをフエツチし、次のバイト
数を前記レジスタ１１に与えておくことによリライト同
様にバッファ制御部２からの割込みだけでデータチエイ
ンの処理を行なうことができる。
またこの場合バッファ制御部２からの割込みが発生する
ときは必ず前記フリップフロップ１４は’’ｏ’’にな
つているので、前記フリップフロップ１２の判定を行な
う必要はない。以上の説明から本発明はチャネルにデー
タチエインマスクフリツプフ頭ノブを設け、バイト数の
小さいライトコマンドのデータチエイン動作のときだけ
チャネルからデータチエインマスク割込というかたちで
割込を発生し、データチエイン処理を行なうことにより
通常のデータチエイン処理はバッファ制御部２側からの
割込だけで実行することができる。
ときは必ず前記フリップフロップ１４は’’ｏ’’にな
つているので、前記フリップフロップ１２の判定を行な
う必要はない。以上の説明から本発明はチャネルにデー
タチエインマスクフリツプフ頭ノブを設け、バイト数の
小さいライトコマンドのデータチエイン動作のときだけ
チャネルからデータチエインマスク割込というかたちで
割込を発生し、データチエイン処理を行なうことにより
通常のデータチエイン処理はバッファ制御部２側からの
割込だけで実行することができる。
本発明には、チャネルにデータチエインマスクフリツプ
フロツプを設けバッファ制御部からの割込時にデータチ
エイン処理ができないときだけチャネルから割込を発生
させてデータチエイン処理を実行するように構成するこ
とにより、通常のデータチエイン処理でのチャネル制御
部の処理能力の低下を防ぐという効果がある。
フロツプを設けバッファ制御部からの割込時にデータチ
エイン処理ができないときだけチャネルから割込を発生
させてデータチエイン処理を実行するように構成するこ
とにより、通常のデータチエイン処理でのチャネル制御
部の処理能力の低下を防ぐという効果がある。
第１図は本発明の一実施例を示す図および第２図は第１
図で示したチャネルの詳細な構成を示す図である。 第１図および第２図において、１ ・・・・・・チャネ
ル制御部、２ ・・・・・・バッファ制御部、３・・・
・・・メインメ門モリ、４ ・・・・・・チャネル、５
・・・・・・周辺装置、１０・・・・・・現バイトカ
ウントレジスタ、１１・・・・・・次バイトカウントレ
ジスタ、１２・・・・・・次バイトカウント有効フリッ
プフロップ、１３・・・・・・データチエインマスクフ
リツプフロツプ、１５・・・・・・アンドゲート、フ１
６・・・・・・割込発生回路、１７・・・・・・転送制
御部、１４・・・・・・バイトカウント演算制御部、１
００〜１１９，２００〜２０３・・・・・・バス。
図で示したチャネルの詳細な構成を示す図である。 第１図および第２図において、１ ・・・・・・チャネ
ル制御部、２ ・・・・・・バッファ制御部、３・・・
・・・メインメ門モリ、４ ・・・・・・チャネル、５
・・・・・・周辺装置、１０・・・・・・現バイトカ
ウントレジスタ、１１・・・・・・次バイトカウントレ
ジスタ、１２・・・・・・次バイトカウント有効フリッ
プフロップ、１３・・・・・・データチエインマスクフ
リツプフロツプ、１５・・・・・・アンドゲート、フ１
６・・・・・・割込発生回路、１７・・・・・・転送制
御部、１４・・・・・・バイトカウント演算制御部、１
００〜１１９，２００〜２０３・・・・・・バス。
Claims (1)
- １ 周辺装置とのインターフェースを制御する複数のチ
ャネルと、該複数のチャネルとメモリとの間のデータ転
送を制御するバッファ制御部と、マイクロプログラムを
用いて前記複数のチャネルの操作を制御するチャネル制
御部とを有するデータ転送装置において、前記各チャネ
ルは前記チャネル制御部からの現コマンドに対する転送
データの転送残りバイトカウント値を保持する第１のレ
ジスタと、前記現コマンドがデータチェインを示してい
る場合に次コマンドに対するバイトカウント値を保持す
る第２のレジスタと、該第２のレジスタの内容が有効で
あることを示す第１のフリップフロップと、前記チャネ
ル制御部によりセットされる第２のフリップフロップと
を具備し、前記チャネル制御部は前記バッファ制御部か
らのデータチェイン割込要求に応答して前記第１のフリ
ップフロップの値を判定し、該値が第１の状態であると
きにはデータチェインの処理を実行し前記値が第２の状
態であるときには前記第２のフリップフロップをセット
するとともに該データチェインの処理を中止し、前記第
２のフリップフロップがセット状態でかつ前記チャネル
が前記第１のフリップフロップをリセットするときに前
記チャネルから前記チャネル制御部に対して発生される
データチェイン割込要求に応答してデータチェイン処理
を再開することを特徴とするデータ転送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2751381A JPS6048784B2 (ja) | 1981-02-26 | 1981-02-26 | デ−タ転送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2751381A JPS6048784B2 (ja) | 1981-02-26 | 1981-02-26 | デ−タ転送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57141738A JPS57141738A (en) | 1982-09-02 |
| JPS6048784B2 true JPS6048784B2 (ja) | 1985-10-29 |
Family
ID=12223205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2751381A Expired JPS6048784B2 (ja) | 1981-02-26 | 1981-02-26 | デ−タ転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6048784B2 (ja) |
-
1981
- 1981-02-26 JP JP2751381A patent/JPS6048784B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57141738A (en) | 1982-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4144562A (en) | System and method for increasing microprocessor output data rate | |
| US5696989A (en) | Microcomputer equipped with DMA controller allowed to continue to perform data transfer operations even after completion of a current data transfer operation | |
| US4583163A (en) | Data prefetch apparatus | |
| WO2000075772A1 (en) | Methods and apparatus for combining a plurality of memory access transactions | |
| JPS62226257A (ja) | 演算処理装置 | |
| US5455925A (en) | Data processing device for maintaining coherency of data stored in main memory, external cache memory and internal cache memory | |
| JPH0221619B2 (ja) | ||
| JPS6048784B2 (ja) | デ−タ転送装置 | |
| JPS6319058A (ja) | メモリ装置 | |
| JPS6049352B2 (ja) | デ−タ処理装置 | |
| JPS6236575B2 (ja) | ||
| JPH0764886A (ja) | シリアルインターフェイス装置を有する処理装置 | |
| JPH0821009B2 (ja) | チャネル制御装置のイニシャライズ方法及びそのイニシャライズのためのシステム | |
| JP3261665B2 (ja) | データ転送方法及びデータ処理システム | |
| JP2574821B2 (ja) | ダイレクトメモリアクセス・コントローラ | |
| JP2594611B2 (ja) | Ｄｍａ転送制御装置 | |
| JPS6235148B2 (ja) | ||
| JPS5860347A (ja) | 通信制御装置 | |
| JPS6148741B2 (ja) | ||
| JP3127737B2 (ja) | ディジタル信号処理装置 | |
| JP3199138B2 (ja) | マイクロプロセッサ | |
| JPH05225057A (ja) | キャッシュメモリ制御装置 | |
| JPH03158946A (ja) | データ転送のリトライ制御が可能なプロセッサシステム | |
| JPH0561668B2 (ja) | ||
| JPS5846423A (ja) | ダイレクトメモリアクセス装置のインタ−フエイス回路 |