JPS6045860A - 入出力制御装置 - Google Patents

入出力制御装置

Info

Publication number
JPS6045860A
JPS6045860A JP15239683A JP15239683A JPS6045860A JP S6045860 A JPS6045860 A JP S6045860A JP 15239683 A JP15239683 A JP 15239683A JP 15239683 A JP15239683 A JP 15239683A JP S6045860 A JPS6045860 A JP S6045860A
Authority
JP
Japan
Prior art keywords
input
output
processing request
data processing
output control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15239683A
Other languages
English (en)
Inventor
Ryoichi Yazawa
矢沢 良一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP15239683A priority Critical patent/JPS6045860A/ja
Publication of JPS6045860A publication Critical patent/JPS6045860A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/122Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (発明の属する分野) 本発明は入出力装置からの処理要求をその発生以前に待
合せ、処理要求の発生を検出した場合には、入出力制御
装置上で処理する手段を具備する入出力制御装置に関す
るものである。
(従来の技術) 従来の入出力制御装置は、入出力装置から発生する処理
要求を待合せ、処理要求を検出した場合には入出力制御
装置上で処理する手段がなかったため、入出力装置から
発生する処理要求はその都度入出力制御装置よりデータ
処理装置に対して非同期報告の割込みとして通知され、
データ処理装置がこの割込を契機として入出力制御装置
を制御して入出力装置からの処理要求を処理していた。
このため、たとえばデータ処理システムかラキーボード
、ディスプレイ等の入出力装置に、ンヌテムの利用者に
対するメツセージを送信し、利用者がこのメツセージに
対応した応答メツセージを当該入出力装置を介して受信
する一連の動作を行なうような場合、データ処理装置か
らの入出力装置へのメツセージ送信と、入出力装置から
の応答メノセージの受信の一連の入出力制御を、入出カ
制御装詮の具備するデータ処理装置よりの1回の起動で
、データ処理装置の準備した複数の入出力制御指示を順
次実行するコマンドチェイン機能を利用できないため、 (])入出カ装置にメツセージを出力するための入出力
制御装置に対する入出力制御と、 (22入出力制御装置から報告される非同期報告の割込
みを契機とした入出力装置からの応答メツセージ受信の
だめの入出力制御の、2回の入出力制御指示に分割せざ
るをえず、プログラムの負荷が大きいという欠点があっ
た。
(発明の目的) 。
本発明は入出力装置から発生する処理要求を入出力制御
装置で待合せ、処理要求が発生した場合には、データ処
理装置に割込むことなく人出力制御装置で処理すること
を特徴とし、その目的はデータ処理装置のキーボード、
ディスプレイ等の入出力装置へのメンセージ送信および
入出力装置からのメツセージ受信などの定型的な一連の
人出力制御を、入出力制御装置が具備するコマンド・チ
ェイニング機能を用いて1回の入出力制御で可能とし、
データ処・理装置の負荷を軽減することにある。
(発明の構成および作用) 図は・本発明を適用した入出力制御装置の一実施例の構
成を示すブロック図であって、1はデータ処理装置、2
は人出力制御装置、3は入出力装置である。入出力制御
装置2は、データ処理袋#Iからの起動によりデータ処
理装置1が帖(1tfi した入出力制御指示をデータ
処理装置1より読出し指定された入出力制御指示を実行
制御するとともに入出力制御指示の終了時コマンド・チ
ェイニングの処理を行なう主制御部21と、入出力装置
3がらの処理要求を検出する処理要求検出部22と、入
出力制御装置2が入出力装置3がらの処理要求待合中で
あることを記憶する記憶部23と、入出力制御装置2が
入出力制御指示受領後一定時間経過したととを検出する
時間監視部24と、処理要求検出部22、記憶部23、
時間監視部24の状態を監視し、処理要求検出部22が
入出力装置3よシの処理要求を検出すると記憶部23の
状態を調べ、処理要求待合中であると記憶部23をリセ
ットするとともに主制御部21に入出力装置からの処理
要求発生を通知し、1だ時間監視部24が一定時間経過
を検出すると記憶部23の状態を調べ、処理要求待合中
であると記憶部23をリセットするとともに主制御部2
1に処理要求未発生を通知する処理要求制御部25と、
主制御部21の指示により入出力装置3を制御するイン
タフェース制御部26とよりなる。
以下、データ処理装置1よりコマンドチェイン機能を用
い入出力装置3へのメツセージ送信のだめの人出力制御
動作、入出力装置3よりの処理要求発生後、入出力装置
3より応答メツセージ受信のだめの人出力制御動作を順
次実行するだめの起fill)を受けた入出力制御装置
2の動作について説明する。
入出力制御装置2がデータ処理装置1より起動を受ける
と、主制御部21はデータ処理装置1の準備した最初に
実行する入出力制御指示を読出す。
読出した入出力制御指示が入出力装置3へのメツセージ
送信指示であると、主制御部21はデータ処理装置1よ
り出力メンセージを読出し、インタフェース制御部26
を制御し入出力装置2ヘメノセージを出力する。メソセ
ージの出力が終了すると、主制御部21は最初の入出力
制御指示がコマンドチェインされていることから、次に
実行する入出力制御指示をデータ処理装置1より読出す
読出した入出力制御指示が入出力装置3からの応答メツ
セージ受信指示であると、主制御部21は記憶部23に
処理要求待合中である旨を記憶し時間監視部24を起動
する。その後、主制御部21は、処理要求処理部25よ
り、入出力装置3からの処理要求発生または処理要求未
発生のいずれかが通知されるのを待つ。主制御部21は
、処理要求検出部25より入出力装置3からの処理要求
発生の通知をうけると、インタフェース制御部26を制
御して入出力装置3よりの応答メツセージの受信、デー
タ処理装置1への転送を行ない、データ処理装置1に対
し割込みにより応答メソセージが受信さ7″lたことを
報告し、入出力装置3に対する制御を終了する。まだ、
主制御部21が処理要求制御部25より処理要求未発生
の通知をうけると、直ちにデータ処理装置1に割込を行
ない応答メツセージが受信できなかったことを報告し入
出力装置3に対する制御を終了する。
(効 果) 以上説明したように、本発明によれば、入出力装置から
発生する処理要求を入出力制御装置で待合せ、処理要求
が発生した場合にはデータ処理装置に割込むことなく入
出力制御装置が処理することから、データ処理装置のキ
ーボード、ディスプl/イ等の入出力装置へのメツセー
ジ送信および入出力装置からのメツセージ受信などの定
型的な一連の入出力制御を、入出力制御装置が具備する
コマンド・チェイニング機能を用いた1回の入出力制御
で可能とし、データ処理装置の負荷を軽減することがで
きる利点がある。
【図面の簡単な説明】
図は本発明を適用した入出力制御装置の一実施例の構成
を示すブロック図である。 ] ・・・・・・・データ処理装置、 2 ・・ 入出
力制御装置、 3−・・・・・入出力装置、′21・・
・・・主制御部、22・・・・・・・・・処理要求検出
部、23 °゛。 記憶部、24 ・・・時間監視部、 25・・・・・・
・処理要求制御部、26 ・・・・インタフェース制御
部。 特許出願人 日本電信電話公社

Claims (1)

    【特許請求の範囲】
  1. データ処理装置とデータ処理装置からの指示にもとづき
    人出刃装置を制御する入出力制御装置および入出力装置
    とからなるデータ処理システムにおいて、データ処理装
    置からの人出力制御指示に基づき入出力装置から発生す
    る処理要求を待合せ中であることを記憶する手段と、デ
    ータ処理装置からの人出力制御指示後一定の時間が経過
    した事を検出する手段と、一定時間内における入出力装
    置からの処理要求の有無を検出する手段と、処理要求が
    発生した場合にはこれを人出力制御装置上で処理する手
    段と、一定時間内に処理要求が発生し々かった場合には
    これをデータ処理装置に報告する手段を具備することを
    特徴とする入出力制御装置。
JP15239683A 1983-08-23 1983-08-23 入出力制御装置 Pending JPS6045860A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15239683A JPS6045860A (ja) 1983-08-23 1983-08-23 入出力制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15239683A JPS6045860A (ja) 1983-08-23 1983-08-23 入出力制御装置

Publications (1)

Publication Number Publication Date
JPS6045860A true JPS6045860A (ja) 1985-03-12

Family

ID=15539596

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15239683A Pending JPS6045860A (ja) 1983-08-23 1983-08-23 入出力制御装置

Country Status (1)

Country Link
JP (1) JPS6045860A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50104839A (ja) * 1974-01-21 1975-08-19
JPS50120520A (ja) * 1974-03-07 1975-09-20
JPS54139438A (en) * 1978-04-21 1979-10-29 Toshiba Corp Input terminal control unit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50104839A (ja) * 1974-01-21 1975-08-19
JPS50120520A (ja) * 1974-03-07 1975-09-20
JPS54139438A (en) * 1978-04-21 1979-10-29 Toshiba Corp Input terminal control unit

Similar Documents

Publication Publication Date Title
JPS6045860A (ja) 入出力制御装置
JPH02151926A (ja) 端末装置切替方式
KR100301579B1 (ko) 디지탈 이동통신 시스템 내의 비에스엠의 운용자 명령어 입출력 처리방법
JPS6038951A (ja) 通信処理装置
JPH0334037A (ja) システム異常の検出処理方式
JPH04372042A (ja) 入出力割込み処理管理方式
JPH04139556A (ja) リトライ制御方式
JPS61181238A (ja) デ−タ伝送装置
JPH04332070A (ja) コンピュータシステム
JPH01248255A (ja) ハードウェア状態切替え制御方式
JP2712389B2 (ja) 通信制御処理装置
JPH0744276A (ja) 情報処理装置
JPH0356501B2 (ja)
JPS62145448A (ja) 端末のタイム・アウト回避方式
JPH04102154A (ja) 情報処理装置
JPH05284178A (ja) データ変換システム
JPH04241656A (ja) メッセージ受信処理方式
JPS59220823A (ja) インタフエ−ス制御方式
JPH02165360A (ja) 入出力制御装置
JPS6118292A (ja) 電子交換機の割込制御方式
JPH01214940A (ja) 割込み制御方法
JPH0353741A (ja) 交換機における周辺回路の動作状態変化検出方式
JPH0727508B2 (ja) バスオ−ダの滞留制御方式
JPH0535460B2 (ja)
JPS62239237A (ja) デ−タフロ−型情報処理装置