JPS6045065A - 横型トランジスタの製造方法 - Google Patents
横型トランジスタの製造方法Info
- Publication number
- JPS6045065A JPS6045065A JP59061303A JP6130384A JPS6045065A JP S6045065 A JPS6045065 A JP S6045065A JP 59061303 A JP59061303 A JP 59061303A JP 6130384 A JP6130384 A JP 6130384A JP S6045065 A JPS6045065 A JP S6045065A
- Authority
- JP
- Japan
- Prior art keywords
- region
- transistor
- layer
- emitter
- silicon layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title description 40
- 239000012212 insulator Substances 0.000 claims description 43
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 43
- 239000000758 substrate Substances 0.000 claims description 29
- 238000004519 manufacturing process Methods 0.000 claims description 15
- 238000009792 diffusion process Methods 0.000 claims description 12
- 239000012535 impurity Substances 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 35
- 229910021419 crystalline silicon Inorganic materials 0.000 description 22
- 235000012239 silicon dioxide Nutrition 0.000 description 16
- 239000000377 silicon dioxide Substances 0.000 description 16
- 239000013078 crystal Substances 0.000 description 14
- 238000002955 isolation Methods 0.000 description 13
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- 238000005530 etching Methods 0.000 description 11
- 230000000295 complement effect Effects 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 238000000206 photolithography Methods 0.000 description 9
- 230000003071 parasitic effect Effects 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- 238000005468 ion implantation Methods 0.000 description 7
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 7
- 238000001020 plasma etching Methods 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000036961 partial effect Effects 0.000 description 3
- -1 phosphorus ions Chemical class 0.000 description 3
- 229910000077 silane Inorganic materials 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 101710154508 Purine nucleoside phosphorylase 1 Proteins 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- RRLHMJHRFMHVNM-BQVXCWBNSA-N [(2s,3r,6r)-6-[5-[5-hydroxy-3-(4-hydroxyphenyl)-4-oxochromen-7-yl]oxypentoxy]-2-methyl-3,6-dihydro-2h-pyran-3-yl] acetate Chemical compound C1=C[C@@H](OC(C)=O)[C@H](C)O[C@H]1OCCCCCOC1=CC(O)=C2C(=O)C(C=3C=CC(O)=CC=3)=COC2=C1 RRLHMJHRFMHVNM-BQVXCWBNSA-N 0.000 description 1
- UMVBXBACMIOFDO-UHFFFAOYSA-N [N].[Si] Chemical compound [N].[Si] UMVBXBACMIOFDO-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 150000008280 chlorinated hydrocarbons Chemical class 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 238000005019 vapor deposition process Methods 0.000 description 1
- 230000017260 vegetative to reproductive phase transition of meristem Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6625—Lateral transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
- H01L21/743—Making of internal connections, substrate contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8222—Bipolar technology
- H01L21/8224—Bipolar technology comprising a combination of vertical and lateral transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/735—Lateral transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/01—Bipolar transistors-ion implantation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は横型双極性トランジスタ及びその製造法、さら
に具体的には縦型双極性１〜ランジスタと組合される、
もしくは組合されない横型双極性１〜ランジスタ及びそ
の製造法に関する。
に具体的には縦型双極性１〜ランジスタと組合される、
もしくは組合されない横型双極性１〜ランジスタ及びそ
の製造法に関する。
［従来技法の背景］
例えば、ＰＮＰ トランジスタ及びＮＰＮＩ−ランジス
タを有する相補型双極性集積回路はディジタル論理装置
に使用されるに望ましい。しかしながら、集積回路中に
相補型双極性栂造体を製造構造体はいくらか困難であり
、製造時の問題を克服する試みは縦型ＮＰＮＩ−ランジ
スタ及び横型ＰＮＰトランジスタの石合せを同時に製造
する事であった。この型の相補型装置及び製造法の例は
米国特許第３５２４１１３号に見られる。この特許の一
実施例では横型ＰＮＰ装置及び縦型ＮＰＮ装置が同じ単
結晶ケイ素のポケット内に形成され、縦型ＮＰＮＩ−ラ
ンジスタのコレクタ及び横型ＰＮＰトランジスタのベー
スが共通になっている。この型の相補構造体の他の例は
米国特許第３９７１０５９号に見出され、横型の構造体
中のＮ型エピタキシャル層がベース領域をなし、エミッ
タ及びコレクタ領域はベース領域内に互いに離れて位置
付けられている。横型ＰＮＰＩ−ランジスタのエミッタ
及びコレクタ領域はいずれも、２重拡散縦型ＰＮＰトラ
ンジスタのベース領域を形成するのに使用される拡散段
階中に、形成される。従って縦型ＮＰＮトランジスタを
形成した後には高温度処理段階は必要とされない。さら
に他の例は例えば米国特許第４１９６４−４．０号に見
出される。ここでは横型ＰＮＰ及び縦型ＮＰＮ装置が単
結晶ケイ素ポケット中に存在し、２酸化ケイ素の絶縁体
がポヶツ１〜を取巻き、そしてこの絶縁体が隔離された
単結晶領域の下面を部分的に囲む様になっている。
タを有する相補型双極性集積回路はディジタル論理装置
に使用されるに望ましい。しかしながら、集積回路中に
相補型双極性栂造体を製造構造体はいくらか困難であり
、製造時の問題を克服する試みは縦型ＮＰＮＩ−ランジ
スタ及び横型ＰＮＰトランジスタの石合せを同時に製造
する事であった。この型の相補型装置及び製造法の例は
米国特許第３５２４１１３号に見られる。この特許の一
実施例では横型ＰＮＰ装置及び縦型ＮＰＮ装置が同じ単
結晶ケイ素のポケット内に形成され、縦型ＮＰＮＩ−ラ
ンジスタのコレクタ及び横型ＰＮＰトランジスタのベー
スが共通になっている。この型の相補構造体の他の例は
米国特許第３９７１０５９号に見出され、横型の構造体
中のＮ型エピタキシャル層がベース領域をなし、エミッ
タ及びコレクタ領域はベース領域内に互いに離れて位置
付けられている。横型ＰＮＰＩ−ランジスタのエミッタ
及びコレクタ領域はいずれも、２重拡散縦型ＰＮＰトラ
ンジスタのベース領域を形成するのに使用される拡散段
階中に、形成される。従って縦型ＮＰＮトランジスタを
形成した後には高温度処理段階は必要とされない。さら
に他の例は例えば米国特許第４１９６４−４．０号に見
出される。ここでは横型ＰＮＰ及び縦型ＮＰＮ装置が単
結晶ケイ素ポケット中に存在し、２酸化ケイ素の絶縁体
がポヶツ１〜を取巻き、そしてこの絶縁体が隔離された
単結晶領域の下面を部分的に囲む様になっている。
独立した横型のＰＮＰ装置も従来技法で周知である。例
えば米国特許第３６１５９３９号は横型トランジスタ装
置を説明しているが、装置は部分的にチャンネルの側方
周辺内に形成されている。
えば米国特許第３６１５９３９号は横型トランジスタ装
置を説明しているが、装置は部分的にチャンネルの側方
周辺内に形成されている。
拡散コレクタ領域及びベース領域がエミッタ周辺領域を
取巻いている。Ｉ Ｂ Ｍ ＴｅｃｈｎｉｃａｌＤｉｓ
ｃｌｏｓｕｒｅ Ｂｕｌｌｅｔｉｎ Ｖｏｌ、 ２１．
Ｎｏ、７（１９７８年１２月）第２７５３頁及び第２
７５４頁には多結晶ケイ素パターンがら外方向へ不純物
を拡散させてエミッタ及びベース領域を形成する横型Ｐ
Ｎ Ｉ）装置を開示している。この多結晶ケイ素パタ
ーンはこのようにして形成された拡散領域に対するオー
ミック・コンタクトとして使用されている。
取巻いている。Ｉ Ｂ Ｍ ＴｅｃｈｎｉｃａｌＤｉｓ
ｃｌｏｓｕｒｅ Ｂｕｌｌｅｔｉｎ Ｖｏｌ、 ２１．
Ｎｏ、７（１９７８年１２月）第２７５３頁及び第２
７５４頁には多結晶ケイ素パターンがら外方向へ不純物
を拡散させてエミッタ及びベース領域を形成する横型Ｐ
Ｎ Ｉ）装置を開示している。この多結晶ケイ素パタ
ーンはこのようにして形成された拡散領域に対するオー
ミック・コンタクトとして使用されている。
上に説明されたこれ等の装置は従来使用されたものであ
るがすべてのこの様な製造過程並びに結果としての横型
ＰＮＰ装置及びその相補型集積回路中における縦型ＮＰ
Ｎ装置との組合せには基本的欠陥がある。何故横方向Ｐ
ＮＰトランジスタが低利得装置であるかについては基本
的には２つの理由がある。先づ、電流利得及び遮断周波
数を決定する際の臨界パラメータであるベース幅ｗｂが
写真食刻技法の精度によって決定され、縦型ＮＰＮトラ
ンジスタのベース幅と比較して通常極めて大きい。たと
えば通常横型ＰＮＰトランジスタのｗｂは１．０ミクロ
ンより大きい。第２に横型ＰＮＰＩ−ランジスタのベー
ス及びエミッタ間の寄生ＰＮＰ トランジスタによる寄
生ダイオードが存在し、これがトランジスタの電流を大
いに減少している。横型ＰＮＰ ｌ−ランペスタの電流
がこの寄生１−ランジスタによって減少される程度は寄
生トランジスタの寸法と共に増大し、この寸法は横型Ｐ
ＮＰＩ−ランジスタのエミッタ領域の底面の面積に比例
する。従って横型ＰＮＰの電流利得を増大するためには
、１−ランジスタのベース幅及びエミッタ領域を小さく
しなければならない。
るがすべてのこの様な製造過程並びに結果としての横型
ＰＮＰ装置及びその相補型集積回路中における縦型ＮＰ
Ｎ装置との組合せには基本的欠陥がある。何故横方向Ｐ
ＮＰトランジスタが低利得装置であるかについては基本
的には２つの理由がある。先づ、電流利得及び遮断周波
数を決定する際の臨界パラメータであるベース幅ｗｂが
写真食刻技法の精度によって決定され、縦型ＮＰＮトラ
ンジスタのベース幅と比較して通常極めて大きい。たと
えば通常横型ＰＮＰトランジスタのｗｂは１．０ミクロ
ンより大きい。第２に横型ＰＮＰＩ−ランジスタのベー
ス及びエミッタ間の寄生ＰＮＰ トランジスタによる寄
生ダイオードが存在し、これがトランジスタの電流を大
いに減少している。横型ＰＮＰ ｌ−ランペスタの電流
がこの寄生１−ランジスタによって減少される程度は寄
生トランジスタの寸法と共に増大し、この寸法は横型Ｐ
ＮＰＩ−ランジスタのエミッタ領域の底面の面積に比例
する。従って横型ＰＮＰの電流利得を増大するためには
、１−ランジスタのベース幅及びエミッタ領域を小さく
しなければならない。
本発明の目的は横型トランジスタのベース幅及びエミッ
タ領域の寸法が最小にされた構造体及びその製造法を与
える事にある。本発明の一実施例に従えば、横型１ヘラ
ンジスタのエミッタ・コンタク１〜の下に埋没された２
酸化ケイ素ｌＫ！３縁体の使用によって横型トランジス
タの寄生１−ランジスタが殆ど全面的に除去される。
タ領域の寸法が最小にされた構造体及びその製造法を与
える事にある。本発明の一実施例に従えば、横型１ヘラ
ンジスタのエミッタ・コンタク１〜の下に埋没された２
酸化ケイ素ｌＫ！３縁体の使用によって横型トランジス
タの寄生１−ランジスタが殆ど全面的に除去される。
［発明の要約］
本発明に従い、ベース幅及びエミッタ領域が最中にされ
た横型トランジスタが与えられる。横型トランジスタの
これ等の要素を最小にする事によって高いパホーマンス
が与えられる。代表的にはＰＮＰトランジスタであり得
る横型Ｉ−ランジスタは埋没Ｎ十領域を有する単結晶半
導体の基体中に形成される。Ｐ十型エミッタ領域が基体
内に存在する。Ｎ型ベース領域はエミッタ領域の側面の
周辺に存在する。Ｉ〕十小型コレクタ領域基体中にベー
ス領域のまわりに存在する。エミッタ用の第１のＰ士長
結晶ケイ素層はエミッタ領域と物理的及び電気的に接触
し、その電気的コンタクトとして働く。第２のＰ士長結
晶ケイ素層が基体の表面に存在し、コレクタ領域と物理
的及び電気的接触をなしている。第２のＰ士長結晶ケイ
素層の端にある垂直絶縁体層が２つの多結晶ケイ素層を
隔離する。Ｎベース領域の表面は垂直絶縁体層の幅の下
に存在する。基体の表面から埋没Ｎ十領域に延びるＮ十
貫通領域がＮ＋埋没層を介してベース領域に対する電気
的コンタクトとして働く。垂直絶縁体の横型ＰＮＰ ト
ランジスタの所望のベース幅に横型ＰＮＰトランジスタ
のコレクタ及びエミッタ接合の横方向拡散部の長さを加
えたものに等しい。
た横型トランジスタが与えられる。横型トランジスタの
これ等の要素を最小にする事によって高いパホーマンス
が与えられる。代表的にはＰＮＰトランジスタであり得
る横型Ｉ−ランジスタは埋没Ｎ十領域を有する単結晶半
導体の基体中に形成される。Ｐ十型エミッタ領域が基体
内に存在する。Ｎ型ベース領域はエミッタ領域の側面の
周辺に存在する。Ｉ〕十小型コレクタ領域基体中にベー
ス領域のまわりに存在する。エミッタ用の第１のＰ士長
結晶ケイ素層はエミッタ領域と物理的及び電気的に接触
し、その電気的コンタクトとして働く。第２のＰ士長結
晶ケイ素層が基体の表面に存在し、コレクタ領域と物理
的及び電気的接触をなしている。第２のＰ士長結晶ケイ
素層の端にある垂直絶縁体層が２つの多結晶ケイ素層を
隔離する。Ｎベース領域の表面は垂直絶縁体層の幅の下
に存在する。基体の表面から埋没Ｎ十領域に延びるＮ十
貫通領域がＮ＋埋没層を介してベース領域に対する電気
的コンタクトとして働く。垂直絶縁体の横型ＰＮＰ ト
ランジスタの所望のベース幅に横型ＰＮＰトランジスタ
のコレクタ及びエミッタ接合の横方向拡散部の長さを加
えたものに等しい。
好ましい構造体は底部に２酸化ケイ素として絶縁体層を
有するチャンネルもしくは溝の周辺に形成されたエミッ
タを有する。寄生トランジスタは殆どこの埋没酸化物絶
縁体によって除去さ」する。
有するチャンネルもしくは溝の周辺に形成されたエミッ
タを有する。寄生トランジスタは殆どこの埋没酸化物絶
縁体によって除去さ」する。
次にＰ型基板、その上のＮ型エピタキシャル層、基板と
エミツタ層の境界に存在する埋没Ｎ十型領域のパターン
より成る単結晶半導体基体中に形成される横型ＰＮＰ及
び縦型ＮＰＮＩ−ランジスタ構造体について説明する。
エミツタ層の境界に存在する埋没Ｎ十型領域のパターン
より成る単結晶半導体基体中に形成される横型ＰＮＰ及
び縦型ＮＰＮＩ−ランジスタ構造体について説明する。
指定さ４ｔたＰＮＰ及びＮＰＮトランジスタ領域を取巻
き基体迄延び、埋没Ｎ十領域のパターンの１つを他から
完全に隔離する深い絶縁体隔離領域が形成される。横型
ＰＮＰトランジスタ構造体はＰ型エミッタ領域、エミッ
タ領域の周辺を取巻くＮ型ベース領域、ベース領域を取
巻く、基体中のＰ型コレクタ領域を含む。
き基体迄延び、埋没Ｎ十領域のパターンの１つを他から
完全に隔離する深い絶縁体隔離領域が形成される。横型
ＰＮＰトランジスタ構造体はＰ型エミッタ領域、エミッ
タ領域の周辺を取巻くＮ型ベース領域、ベース領域を取
巻く、基体中のＰ型コレクタ領域を含む。
第１のＰ士長結晶ケイ素層がエミッタ領域に物理的及び
電気的コンタクトをなし、基体の表面上にある第２のＰ
士長結晶ケイ素層がコレクタ領域と物理的及び電気的コ
ンタクトをなし、第２の多結晶ケイ素層の端上の垂直絶
縁体層が２つの多結晶ケイ素層を互に絶縁している。横
型１−ランジスタのベース領域の表面は垂直絶縁体層の
幅の下に位置付けられている。好ましい実施例において
は、エミッタ領域は底部に２酸化ケイ素の如き隔離絶縁
体を有する溝もしくはチャンネルの周辺に存在する。横
型ＰＮＰ−ランジスタに隣接してＮ十型エミッタ領域を
含み、エミッタ領域を取巻くＰ裳ベース領域、該ベース
領域と電気的コンタクトをなす第３のＩ）士長結晶ケイ
素層及びエミッタ領域と電気的コンタク１〜をなす第４
のＮ士長結晶ケイ素層を含む縦型ＮＰＮＩ−ランジスタ
が存在する。
電気的コンタクトをなし、基体の表面上にある第２のＰ
士長結晶ケイ素層がコレクタ領域と物理的及び電気的コ
ンタクトをなし、第２の多結晶ケイ素層の端上の垂直絶
縁体層が２つの多結晶ケイ素層を互に絶縁している。横
型１−ランジスタのベース領域の表面は垂直絶縁体層の
幅の下に位置付けられている。好ましい実施例において
は、エミッタ領域は底部に２酸化ケイ素の如き隔離絶縁
体を有する溝もしくはチャンネルの周辺に存在する。横
型ＰＮＰ−ランジスタに隣接してＮ十型エミッタ領域を
含み、エミッタ領域を取巻くＰ裳ベース領域、該ベース
領域と電気的コンタクトをなす第３のＩ）士長結晶ケイ
素層及びエミッタ領域と電気的コンタク１〜をなす第４
のＮ士長結晶ケイ素層を含む縦型ＮＰＮＩ−ランジスタ
が存在する。
Ｎ十貫通領域が基体の表面から埋没Ｎ十領域に延びてい
る。埋没Ｎ十領域に達するこの貫通領域は横型ＰＮＩ）
ｌ−ランジスタのベース・コンタクト及び縦型トランジ
スタのコレクタ・コンタクトをなす。表面の絶縁体隔離
領域がＮＰＮベース−エミッタ領域をＮ十貫通領域から
隔離し、ＰＮＰ領域を隔離している。
る。埋没Ｎ十領域に達するこの貫通領域は横型ＰＮＩ）
ｌ−ランジスタのベース・コンタクト及び縦型トランジ
スタのコレクタ・コンタクトをなす。表面の絶縁体隔離
領域がＮＰＮベース−エミッタ領域をＮ十貫通領域から
隔離し、ＰＮＰ領域を隔離している。
上述の高パホーマンスの横型トランジスタは先づ主面を
有する単結晶半導体基体、所望のトランジスタがＰ Ｎ
Ｐ ｌ−ランジスタである場合に埋没Ｎ→−領域を与
える事によって形成される。トランジスタのコレクタ領
域は所望の領域にＰ型不純物を拡散する事によって表面
中に形成される。第１のＰ士長結晶ケイ素層が表面上に
、層の一部がコレクタ領域と直接接触する様に形成され
る。絶縁体層が第１のＰ士長結晶ケイ素層の上部表面上
に形成される。第１の多結晶ケイ素層及び絶縁体層は略
垂直端をなす様にパターン化される。即ちこれ等の層は
トランジスタのエミッタ及びベース領域である様に指定
された領域上から除去される。Ｎ型不純物が指定された
エミッタ及びベース領域に拡゛散される。垂直絶縁体が
多結晶ケイ素層の垂直端上に形成される。この様に形成
された構造体は第１の多結晶ケイ素層から外方拡散によ
ってコレクタ領域を形成するに十分な温度に加熱される
。第２のＰ士長結晶ケイ素層がトランジスタのエミッタ
領域として指定された領域」二に形成される。この構造
体は第２の多結晶ケイ素層から外方拡散によってＰ十エ
ミッタ領域が形成され、垂直絶縁体の下に存在するベー
ス領域を画定する様に加熱される。コンタクトが１−ラ
ンジスタに形成されるが、第１の多結晶ケイ素層はコレ
クタ・コンタク１〜をなし、第２の多結晶ケイ素層はエ
ミッタ・コンタク１−をなし、表面からのＮ十均通体は
埋没Ｎ十領域を介してベース・コンタクトをなす。上述
の横型ＰＮＰ装置の場合と同しく、エミッタは溝もしく
はチャンネル中に存在する。これを達成するための方法
は食刻マスクとして最」二部絶縁体及び垂直絶縁体によ
ってパターン化された第１の多結晶ケイ素層を使用して
単結晶半導体基体を食刻して実質的に垂直な壁を有する
溝を与える事を含む。次に酸素が溝の底にイオン・イン
ブラン１−され、溝の底に２酸化ケイ素領域が形成され
る。第２のＰ士長結晶ケイ素層が次に表面上に形成され
、この材料によって溝が充填される。この構造体を加熱
する事によってＰ士長結晶ケイ素が充填された溝の側方
端のまわりにＰ＋エミッタ領域が形成さオしる。
有する単結晶半導体基体、所望のトランジスタがＰ Ｎ
Ｐ ｌ−ランジスタである場合に埋没Ｎ→−領域を与
える事によって形成される。トランジスタのコレクタ領
域は所望の領域にＰ型不純物を拡散する事によって表面
中に形成される。第１のＰ士長結晶ケイ素層が表面上に
、層の一部がコレクタ領域と直接接触する様に形成され
る。絶縁体層が第１のＰ士長結晶ケイ素層の上部表面上
に形成される。第１の多結晶ケイ素層及び絶縁体層は略
垂直端をなす様にパターン化される。即ちこれ等の層は
トランジスタのエミッタ及びベース領域である様に指定
された領域上から除去される。Ｎ型不純物が指定された
エミッタ及びベース領域に拡゛散される。垂直絶縁体が
多結晶ケイ素層の垂直端上に形成される。この様に形成
された構造体は第１の多結晶ケイ素層から外方拡散によ
ってコレクタ領域を形成するに十分な温度に加熱される
。第２のＰ士長結晶ケイ素層がトランジスタのエミッタ
領域として指定された領域」二に形成される。この構造
体は第２の多結晶ケイ素層から外方拡散によってＰ十エ
ミッタ領域が形成され、垂直絶縁体の下に存在するベー
ス領域を画定する様に加熱される。コンタクトが１−ラ
ンジスタに形成されるが、第１の多結晶ケイ素層はコレ
クタ・コンタク１〜をなし、第２の多結晶ケイ素層はエ
ミッタ・コンタク１−をなし、表面からのＮ十均通体は
埋没Ｎ十領域を介してベース・コンタクトをなす。上述
の横型ＰＮＰ装置の場合と同しく、エミッタは溝もしく
はチャンネル中に存在する。これを達成するための方法
は食刻マスクとして最」二部絶縁体及び垂直絶縁体によ
ってパターン化された第１の多結晶ケイ素層を使用して
単結晶半導体基体を食刻して実質的に垂直な壁を有する
溝を与える事を含む。次に酸素が溝の底にイオン・イン
ブラン１−され、溝の底に２酸化ケイ素領域が形成され
る。第２のＰ士長結晶ケイ素層が次に表面上に形成され
、この材料によって溝が充填される。この構造体を加熱
する事によってＰ士長結晶ケイ素が充填された溝の側方
端のまわりにＰ＋エミッタ領域が形成さオしる。
同−半導体基体中に横型ＮＰＮ及び縦型ＰＮＰ１〜ラン
ジスタを製造する方法はＰ型車結晶半休基板、基板中に
複数のＮ十領域のパターンを与え及びＮ十領域を有する
基板の表面上にＮエピタキシャル層を成長させる段階を
含む。上記Ｎエピタキシャル層の成長中にＮ十部分が基
板からエピタキシャル層中に成長して埋没Ｎ十領域が形
成される。
ジスタを製造する方法はＰ型車結晶半休基板、基板中に
複数のＮ十領域のパターンを与え及びＮ十領域を有する
基板の表面上にＮエピタキシャル層を成長させる段階を
含む。上記Ｎエピタキシャル層の成長中にＮ十部分が基
板からエピタキシャル層中に成長して埋没Ｎ十領域が形
成される。
単結晶半導体の隔離領域がその上にエピタキシャル層を
有する基板中に形成され、上記Ｎ十領域のパターンの少
なく共一つがＮＰＮ及びＰＮＰ装置が形成される予定の
領域内に存在する様にされる。
有する基板中に形成され、上記Ｎ十領域のパターンの少
なく共一つがＮＰＮ及びＰＮＰ装置が形成される予定の
領域内に存在する様にされる。
指定された横型ＰＮＰ装置の表面領域はＮＰＮ表面領域
のベース−エミッタ領域及びＮ十埋没層に接続される共
通のＮ十貫通体に指定された領域から絶縁体によって隔
離される。次に同じ単結晶半導体の隔離された領域内に
装置が形成される。ＰＮＰ及びＮＰＮＩ−ランジスタに
コンタク１−が形成されるが、第１のＰ士長結晶ケイＭ
層の一部はＰＮＰトランジスタのコレクタ・コンタク１
−になり、第１のＰ士長結晶ケイ素層の第２の部分はＮ
ＰＮトランジスタの外来ベース・コンタク１−をなし
、第２の多結晶ケイ素層はＰ Ｎ １） ｌ−ランジス
タ・コンタク１−をなし、表面からのＮ十貫通体はＮ十
埋没層を介して共通のコンタク１〜をＰ Ｎ Ｐ ｌ−
ランジスタのベース領域及びＮＰＮ ｌ−ランジスタの
コレクタ領域に与え、Ｎ士長結晶ケイ素層がＮＰＮエミ
ッタ・コンタク１−をなす。
のベース−エミッタ領域及びＮ十埋没層に接続される共
通のＮ十貫通体に指定された領域から絶縁体によって隔
離される。次に同じ単結晶半導体の隔離された領域内に
装置が形成される。ＰＮＰ及びＮＰＮＩ−ランジスタに
コンタク１−が形成されるが、第１のＰ士長結晶ケイＭ
層の一部はＰＮＰトランジスタのコレクタ・コンタク１
−になり、第１のＰ士長結晶ケイ素層の第２の部分はＮ
ＰＮトランジスタの外来ベース・コンタク１−をなし
、第２の多結晶ケイ素層はＰ Ｎ １） ｌ−ランジス
タ・コンタク１−をなし、表面からのＮ十貫通体はＮ十
埋没層を介して共通のコンタク１〜をＰ Ｎ Ｐ ｌ−
ランジスタのベース領域及びＮＰＮ ｌ−ランジスタの
コレクタ領域に与え、Ｎ士長結晶ケイ素層がＮＰＮエミ
ッタ・コンタク１−をなす。
［本発明の開示］
第１図乃至第５図を参照して１本発明の方法を使用した
相補型の双極性トランジスタのための製造段階が説明さ
れる。第１図は極めて稠密な双極性集積回路を形成する
ための一つの小さな、拡大されたケイ素基体を示してい
る。単結晶ケイ素のＰ−基板２０はその中に薄い平坦な
サブコレクタＮ十拡散部２１が形成されている。次にエ
ピタキシャルＮ層２２が基板の最上部に成長される。こ
１１、等の過程は例えばＮＰＮ双極性トランジスタの形
成のｍ準過程である。基板は１乃至２０オーム■の抵抗
値を有する＜１００＞結晶方向ケイ素ウェハである。サ
ブコレクタ拡散は代表例として約１０２０原子／ｄの表
面濃度を有する様にヒ素を使用して行われる。層２２を
形成するエピタキシャル成長過程は約１０００℃乃至１
２００℃の温度でＳｉ、Ｃ１，／Ｉｆ、もしくは５１１
１４混合物を使用する如き通常の技法であり得る。エピ
タキシャル成長中Ｎ十層中の添加物はエピタキシャル層
に移動する。高密度集積回路のエピタキシャル層の厚さ
は３ミクロンもしくはそれ以下の程度である。
相補型の双極性トランジスタのための製造段階が説明さ
れる。第１図は極めて稠密な双極性集積回路を形成する
ための一つの小さな、拡大されたケイ素基体を示してい
る。単結晶ケイ素のＰ−基板２０はその中に薄い平坦な
サブコレクタＮ十拡散部２１が形成されている。次にエ
ピタキシャルＮ層２２が基板の最上部に成長される。こ
１１、等の過程は例えばＮＰＮ双極性トランジスタの形
成のｍ準過程である。基板は１乃至２０オーム■の抵抗
値を有する＜１００＞結晶方向ケイ素ウェハである。サ
ブコレクタ拡散は代表例として約１０２０原子／ｄの表
面濃度を有する様にヒ素を使用して行われる。層２２を
形成するエピタキシャル成長過程は約１０００℃乃至１
２００℃の温度でＳｉ、Ｃ１，／Ｉｆ、もしくは５１１
１４混合物を使用する如き通常の技法であり得る。エピ
タキシャル成長中Ｎ十層中の添加物はエピタキシャル層
に移動する。高密度集積回路のエピタキシャル層の厚さ
は３ミクロンもしくはそれ以下の程度である。
次の段階は単結晶ケイ素のいくつかの領域を他の領域か
ら隔離するための隔離手段の形成を含む。
ら隔離するための隔離手段の形成を含む。
この隔離はＰＮ接合の逆バイアス、部分的絶縁体隔離も
しくは完全な絶縁体隔離を含む。使用される絶縁体材料
は２酸化ケイ素、ガラス等である。
しくは完全な絶縁体隔離を含む。使用される絶縁体材料
は２酸化ケイ素、ガラス等である。
高密度集積回路のための好ましい隔離手段は絶縁体隔離
である。第１図はケイ素基板の単結晶ケイ素領域を互に
隔離する絶縁体領域２５及びベース−エミッタ領域をコ
レクタ貫通領域から隔Ｉ！Ｊｔｔする領域２６による部
分的絶縁体隔離を示している。
である。第１図はケイ素基板の単結晶ケイ素領域を互に
隔離する絶縁体領域２５及びベース−エミッタ領域をコ
レクタ貫通領域から隔Ｉ！Ｊｔｔする領域２６による部
分的絶縁体隔離を示している。
この型の絶縁体領域を形成する方法は多数存在する。一
つのこの様な過程は米国特許第４１．０４０８６号に開
示されている。この特許には領＄２５及び２６のための
部分的絶縁体隔１’ｌｌ［ｌを形成するための過程が詳
細に説明されている。同様に隔部領域２７がエピタキシ
ャルＮｌ２２及びザブコレクタＭ２１を通して基板２０
に延びる事が好ましい。
つのこの様な過程は米国特許第４１．０４０８６号に開
示されている。この特許には領＄２５及び２６のための
部分的絶縁体隔１’ｌｌ［ｌを形成するための過程が詳
細に説明されている。同様に隔部領域２７がエピタキシ
ャルＮｌ２２及びザブコレクタＭ２１を通して基板２０
に延びる事が好ましい。
これ等の領域２７の種々の層を通して基板に達する様に
反応性イオン食刻を行う事によって形成される。次にこ
の様にして形成された開孔は熱的酸化及び／もしくは２
酸化ケイ素、窒化ケイ素、多結晶ケイ素等の如き材料の
一種もしくは組合せによる化学的蒸着によって充填され
る。隔離部分が形成された主表面はここですべてのマス
キング層が除去される。次にＮ十貫通領域２４が２酸化
ケイ素もしくはホトレジスト・マスクを使用して形成さ
れる。領域２４は後の処理段階で形成され得る。
反応性イオン食刻を行う事によって形成される。次にこ
の様にして形成された開孔は熱的酸化及び／もしくは２
酸化ケイ素、窒化ケイ素、多結晶ケイ素等の如き材料の
一種もしくは組合せによる化学的蒸着によって充填され
る。隔離部分が形成された主表面はここですべてのマス
キング層が除去される。次にＮ十貫通領域２４が２酸化
ケイ素もしくはホトレジスト・マスクを使用して形成さ
れる。領域２４は後の処理段階で形成され得る。
次に表面隔離パターン２５．２６を有する全表面上に第
１のＰ士長結晶ケイ素層３０が付着される。第１の多結
晶ケイ素層３０は種々の技法の任意のものによって付着
されるが、その一つは約５０乃至１０００℃、好ましく
は約６００℃の温度でシランを使用するものである。こ
の多結晶ケイ素層は約５０乃至３００ｎｍ、好ましくは
５０乃至１１００ｎの厚さを有する。この実施例の多結
晶ケイ素層３０は単結晶ケイ素基板と直接接触している
。多結晶ケイ素層３０は付着時に添加されてもよく、も
しくは略未添加状態で付着され、その後イオン・インプ
ランテーション及び加熱過程によっても添加され得る。
１のＰ士長結晶ケイ素層３０が付着される。第１の多結
晶ケイ素層３０は種々の技法の任意のものによって付着
されるが、その一つは約５０乃至１０００℃、好ましく
は約６００℃の温度でシランを使用するものである。こ
の多結晶ケイ素層は約５０乃至３００ｎｍ、好ましくは
５０乃至１１００ｎの厚さを有する。この実施例の多結
晶ケイ素層３０は単結晶ケイ素基板と直接接触している
。多結晶ケイ素層３０は付着時に添加されてもよく、も
しくは略未添加状態で付着され、その後イオン・インプ
ランテーション及び加熱過程によっても添加され得る。
未添加多結晶ケイ素層中におけるイオン・インプランテ
ーションの添加爪は約Ｉ Ｘ １０”乃至ＩＸ１．Ｏ”
イオン／ｄであり、５０乃至８０ＫｅＶのエネルギを使
用してインブラントされる。
ーションの添加爪は約Ｉ Ｘ １０”乃至ＩＸ１．Ｏ”
イオン／ｄであり、５０乃至８０ＫｅＶのエネルギを使
用してインブラントされる。
次に絶縁層３２が第１の多結晶ケイ素Ｍ ３０ 、ｈに
付着され得る。層３２が２酸化ケイ素より成る場合には
、この層は例えは約８００℃もしくはそれ以下の温度、
大気圧もしくはそれ以下の圧力の下で５ｉｌｌ、Ｃ１□
及びＮ２０を使用して化合的に蒸着され得る。この後者
の互換実施例の場合には、２００ｎｍの厚さの２酸化ケ
イ素を付着するために第１の多結晶ケイ素層は１１００
ｎだけ１７＜なりれはならない。２酸化ケイ素層の厚さ
は約５０乃至５００ｎｍであり、１５０乃至３００ｎｍ
の厚さにある事が好ましい。層３２は窒化ケイ素もしく
は２酸化ケイ素及び窒化ケイ素の組合せより成り得る。
付着され得る。層３２が２酸化ケイ素より成る場合には
、この層は例えは約８００℃もしくはそれ以下の温度、
大気圧もしくはそれ以下の圧力の下で５ｉｌｌ、Ｃ１□
及びＮ２０を使用して化合的に蒸着され得る。この後者
の互換実施例の場合には、２００ｎｍの厚さの２酸化ケ
イ素を付着するために第１の多結晶ケイ素層は１１００
ｎだけ１７＜なりれはならない。２酸化ケイ素層の厚さ
は約５０乃至５００ｎｍであり、１５０乃至３００ｎｍ
の厚さにある事が好ましい。層３２は窒化ケイ素もしく
は２酸化ケイ素及び窒化ケイ素の組合せより成り得る。
窒化ケイ素層の付着は米国特許第４０８９９’９２号に
開示さｈている如く約８００℃以上の温度、大気圧以下
の圧力、シラン、アンモニア及び窒素キャリア気体を使
用する化学的蒸着によって行われる。
開示さｈている如く約８００℃以上の温度、大気圧以下
の圧力、シラン、アンモニア及び窒素キャリア気体を使
用する化学的蒸着によって行われる。
窒素ケイ素層の厚さは約１０乃至２００ｎｍで５Ｏｒｉ
ｍが好ましい。層状構造体３０．３２は通常の写真食刻
技法によってパターン化される。ここで重要な事はパタ
ーン化された構造体３０．３２の端が略垂直をなす事で
ある。従って、異方性の反応性イオン食刻が好ましい食
刻過程である。結果の構造体は第１図に示されている。
ｍが好ましい。層状構造体３０．３２は通常の写真食刻
技法によってパターン化される。ここで重要な事はパタ
ーン化された構造体３０．３２の端が略垂直をなす事で
ある。従って、異方性の反応性イオン食刻が好ましい食
刻過程である。結果の構造体は第１図に示されている。
層状構造体３０及び３２に使用される食刻段階はＩｔ、
Ｇ、Ｆｒｊｅｓｒｅ等のＰｌａｓｍａ Ｐｒｏｃｅｓｓ
−ＰｒｏｃｅｅｄｉｎｇｓＳｙｎｐｏｓｉｕｍ ｏｎ
Ｐｌａｓｍａ Ｅｔｃｈｉｎｇ ａｎｄ Ｄｅｐｏｓｉ
ｔｉｏｎ所載のＪ 、 Ｓ 、 Ｌｅｃｈａｔｏｎ及び
、Ｊ 、 Ｌ 、 Ｍａｕｅｒの論文”Ａ Ｍｏｄｅｌ
ｆｏｒ Ｅｔｃｈｉｎｇ ｏｆ ５ｉｌｉｃｏｎ ｊ
ｎ Ｃ１，、／Ａｒｒ’１．ａｓｍａ”に説明された如
きカーボン・テトラフロライドもしくは塩素化炭化水素
を使用する異方性食刻過程である事が好ましい。窒化ケ
イ素にはカーボン・テトラフロライドＣＦ４．２酸化ケ
イ素にはＣＦ４−Ｉ＋、及び多結晶ケイ素にはＣＦ４と
云った如く。
Ｇ、Ｆｒｊｅｓｒｅ等のＰｌａｓｍａ Ｐｒｏｃｅｓｓ
−ＰｒｏｃｅｅｄｉｎｇｓＳｙｎｐｏｓｉｕｍ ｏｎ
Ｐｌａｓｍａ Ｅｔｃｈｉｎｇ ａｎｄ Ｄｅｐｏｓｉ
ｔｉｏｎ所載のＪ 、 Ｓ 、 Ｌｅｃｈａｔｏｎ及び
、Ｊ 、 Ｌ 、 Ｍａｕｅｒの論文”Ａ Ｍｏｄｅｌ
ｆｏｒ Ｅｔｃｈｉｎｇ ｏｆ ５ｉｌｉｃｏｎ ｊ
ｎ Ｃ１，、／Ａｒｒ’１．ａｓｍａ”に説明された如
きカーボン・テトラフロライドもしくは塩素化炭化水素
を使用する異方性食刻過程である事が好ましい。窒化ケ
イ素にはカーボン・テトラフロライドＣＦ４．２酸化ケ
イ素にはＣＦ４−Ｉ＋、及び多結晶ケイ素にはＣＦ４と
云った如く。
層の各々に対しては異なる食刻剤を使用する事が好まし
い。
い。
これ等の層３０．３２の開花は横型ＰＮＰ ｌ−ランジ
スタのベース−エミッタ領域及びコレクタの貫通部分を
与えたい個所に与えられる。
スタのベース−エミッタ領域及びコレクタの貫通部分を
与えたい個所に与えられる。
ベース領域添加レベルは第２図に示された如くＮ−エピ
タキシャル領域２２中にＮ領域３４を形成する様に設定
され、ヒ素もしくはリン・イオンを拡散もしくはインプ
ランテーションが行われる。
タキシャル領域２２中にＮ領域３４を形成する様に設定
され、ヒ素もしくはリン・イオンを拡散もしくはインプ
ランテーションが行われる。
領域３４の表面濃度が１０２０原子／ｄの程度である。
次に側壁絶縁体層３６が層状構造体３２及び３０の垂直
側壁上に形成される。この層３６は２酸化ケイ素である
事が好ましい。しかしながら、この層は窒化ケイ素等も
しくはこれ等の絶縁体と２酸化ケイ素の組合せより成り
得る。２酸化ケイ素層は４５０℃のシラン、酸素、約８
００℃の温度で５ｉｔ（２Ｃ１２及びＮ２０が、大気圧
もしくはそれ以下の圧力で使用される蒸着処理によって
形成される。
側壁上に形成される。この層３６は２酸化ケイ素である
事が好ましい。しかしながら、この層は窒化ケイ素等も
しくはこれ等の絶縁体と２酸化ケイ素の組合せより成り
得る。２酸化ケイ素層は４５０℃のシラン、酸素、約８
００℃の温度で５ｉｔ（２Ｃ１２及びＮ２０が、大気圧
もしくはそれ以下の圧力で使用される蒸着処理によって
形成される。
この層は層３２．３０の水平及び垂直表面−１，に正確
な厚さに均一に４１着される。側壁３６の厚さは所望の
ベース幅及び横型Ｐ Ｎ Ｐ ｌ−ランジスタのエミッ
タ及びコレクタ接合の横方向拡散部の厚さとなっている
。この層３６は次いで異方性食刻によって水平表面の方
が優先的に除去され、垂直壁上の層が残される。この食
刻はたとえば、Ｊ。
な厚さに均一に４１着される。側壁３６の厚さは所望の
ベース幅及び横型Ｐ Ｎ Ｐ ｌ−ランジスタのエミッ
タ及びコレクタ接合の横方向拡散部の厚さとなっている
。この層３６は次いで異方性食刻によって水平表面の方
が優先的に除去され、垂直壁上の層が残される。この食
刻はたとえば、Ｊ。
Ｅｉａｃｔｒｏｃｈｅｍ、 ５ｏｃｉ、ｅｔｙ、第１２
４巻、第２８４０頁（１，９７１年刊）に説明された如
＜ ＣＦ、及び１１２気体を使用する反応性イオン食刻
システム中で行゛われる。
４巻、第２８４０頁（１，９７１年刊）に説明された如
＜ ＣＦ、及び１１２気体を使用する反応性イオン食刻
システム中で行゛われる。
側壁形成の結果は第２図に示されている。側壁３６の厚
さは約１００乃至５００ｎｍ間にある事が好ましいつ第
３図を参照するに、第２図の構造体の全表面」二に第２
のＰ士長結晶ケイ素層４０が付着される。
さは約１００乃至５００ｎｍ間にある事が好ましいつ第
３図を参照するに、第２図の構造体の全表面」二に第２
のＰ士長結晶ケイ素層４０が付着される。
この第２の多結晶ケイ素Ｍ４−０は第１の多結晶ケイ素
層と同様にして付着されるがその中の導電性導入不純物
は第１−の多結晶ケイ素層に関して説明されたのと同様
にしてインブラントされる。第２の多結晶ケイ素層には
Ｐ十不純物が添加される。
層と同様にして付着されるがその中の導電性導入不純物
は第１−の多結晶ケイ素層に関して説明されたのと同様
にしてインブラントされる。第２の多結晶ケイ素層には
Ｐ十不純物が添加される。
絶縁体層３２に関して説明されたのと同様にして第２の
多結晶ケイ素層上には絶縁体層４２が付着される。層状
構造体４０．４２は通常の写真食刻技法によってパター
ン化される。第］の多結晶ケイ素層に関連して上述され
た如くパターン化された構造体４０．４２の端は異方性
の反応性イオン食刻の使用によって実質的に垂直にされ
る事が重要である。この写真食刻技法によって横型ＰＮ
Ｐトランジスタのためのエミッタに指定された領域の上
だけに第２の多結晶ケイ素層及び絶縁体４０．４２が残
される。第３図に示された時点の構造体では第２の多結
晶ケイ素層は単結晶ケイ素層上に直接形成される。垂直
ＮＰＮトランジスタの本来のベースのための窓が通常の
写真食刻技法を使用して開けられる。第４図に示された
如く層３０．３２上に略垂直な側壁を形成するには再び
食刻技法が必要になる。この垂直側壁は上述の如き異方
性の反応性イオン食刻技法を使用する事によって得られ
る。垂直ＮＰＮＩ−ランジスタの外来ベース領域４４、
横型ＰＮＰＩ−ランジスタのコレクタ領域４６及びエミ
ッタ４８を形成するため約１０乃至２０分間、約８００
乃至１０００ ℃の温度で予備的添加剤駆逐が遂行され
る。さらに横型ＰＮＰトランジスタのエミッタ拡散領域
４８は第４図に示された如くコレクターエミッタＰ十接
合の深さと略等しい深さに駆動される。Ｐ型ベース領域
５１を形成するにはｌ Ｘ １０１３乃至Ｉ Ｘ １０
”のホウ素原子／ｄのベース・イオンインプランテーシ
ョンが５Ｏ−１００ＫｅＶのエネルギで遂行される。
多結晶ケイ素層上には絶縁体層４２が付着される。層状
構造体４０．４２は通常の写真食刻技法によってパター
ン化される。第］の多結晶ケイ素層に関連して上述され
た如くパターン化された構造体４０．４２の端は異方性
の反応性イオン食刻の使用によって実質的に垂直にされ
る事が重要である。この写真食刻技法によって横型ＰＮ
Ｐトランジスタのためのエミッタに指定された領域の上
だけに第２の多結晶ケイ素層及び絶縁体４０．４２が残
される。第３図に示された時点の構造体では第２の多結
晶ケイ素層は単結晶ケイ素層上に直接形成される。垂直
ＮＰＮトランジスタの本来のベースのための窓が通常の
写真食刻技法を使用して開けられる。第４図に示された
如く層３０．３２上に略垂直な側壁を形成するには再び
食刻技法が必要になる。この垂直側壁は上述の如き異方
性の反応性イオン食刻技法を使用する事によって得られ
る。垂直ＮＰＮＩ−ランジスタの外来ベース領域４４、
横型ＰＮＰＩ−ランジスタのコレクタ領域４６及びエミ
ッタ４８を形成するため約１０乃至２０分間、約８００
乃至１０００ ℃の温度で予備的添加剤駆逐が遂行され
る。さらに横型ＰＮＰトランジスタのエミッタ拡散領域
４８は第４図に示された如くコレクターエミッタＰ十接
合の深さと略等しい深さに駆動される。Ｐ型ベース領域
５１を形成するにはｌ Ｘ １０１３乃至Ｉ Ｘ １０
”のホウ素原子／ｄのベース・イオンインプランテーシ
ョンが５Ｏ−１００ＫｅＶのエネルギで遂行される。
この層の表面濃度は１ｘ１０１１′乃至Ｉ Ｘ １０１
９ホウ素原子／ｃｃの程度である。
９ホウ素原子／ｃｃの程度である。
第５図を詳細に参照するに、絶縁体材料より形成された
側壁構造体４９が層状構造体３０．３２の垂直側壁上に
形成される。この層は２酸化ケイ素よりなる事が好まし
いが、窒化ケイ素等もしくはこれ等の絶縁体と２酸化ケ
イ素の組合せが代りに使用され得る。この層はＮ３０．
３２の垂直および水平表面上に正確な厚さに均一に付着
され得る。層４９は次に水平表面」二から優先的に除去
される。異方性食刻によって実質的に垂直な側壁上の層
は残され、側壁構造体４９が形成される。
側壁構造体４９が層状構造体３０．３２の垂直側壁上に
形成される。この層は２酸化ケイ素よりなる事が好まし
いが、窒化ケイ素等もしくはこれ等の絶縁体と２酸化ケ
イ素の組合せが代りに使用され得る。この層はＮ３０．
３２の垂直および水平表面上に正確な厚さに均一に付着
され得る。層４９は次に水平表面」二から優先的に除去
される。異方性食刻によって実質的に垂直な側壁上の層
は残され、側壁構造体４９が形成される。
Ｎ士長結晶ケイ素の均一な厚さの層が全表面上に付着さ
れ、ホウ素でなくヒ素もしくはリンの如きＮ添加剤を使
用する点を除き、第１及び第２多結晶ケイ素層に関して
説明されたる如く添加が行われる。Ｎ士長結晶ケイ素層
５０の形成が完了した後に、その上に上述の如き絶縁体
材料の任意の一つである絶縁体層５２が形成される。通
常の写真食刻技法によって層５０．５２がパターン化さ
れ、第５図の構造体が形成される。ここでこれ等の層は
縦型ＮＰＮ装置の指定されたエミッタ領域５４」二だけ
に存在する。構造体は８００乃至１０００℃の温度で１
０乃至６０分間加熱され、層５０からの外方拡散によっ
てＮ十エミッタ領域５４が形成される。
れ、ホウ素でなくヒ素もしくはリンの如きＮ添加剤を使
用する点を除き、第１及び第２多結晶ケイ素層に関して
説明されたる如く添加が行われる。Ｎ士長結晶ケイ素層
５０の形成が完了した後に、その上に上述の如き絶縁体
材料の任意の一つである絶縁体層５２が形成される。通
常の写真食刻技法によって層５０．５２がパターン化さ
れ、第５図の構造体が形成される。ここでこれ等の層は
縦型ＮＰＮ装置の指定されたエミッタ領域５４」二だけ
に存在する。構造体は８００乃至１０００℃の温度で１
０乃至６０分間加熱され、層５０からの外方拡散によっ
てＮ十エミッタ領域５４が形成される。
ＰＮＰ−ＮＰＮ構造体の素子とコンタク１−を形成する
ために種々の絶縁体層を介して開花（図示されず）が形
成される。アルミニウム、アルミニウムー銅等の如き適
切な次のレベルの次金属が付着され、所望の次のレベル
の電気的接続体のために写真食刻によるパターンが形成
される。
ために種々の絶縁体層を介して開花（図示されず）が形
成される。アルミニウム、アルミニウムー銅等の如き適
切な次のレベルの次金属が付着され、所望の次のレベル
の電気的接続体のために写真食刻によるパターンが形成
される。
横型Ｐ Ｎ Ｐ ）−ランジスタの約３×３ミクロン２
の寸法のエミッタは通常のもしくは電子ビーム写真食刻
技法及び装置を使用する事によって形成される。相補的
双極性トランジスタ構造体が第１図乃至第５図で説明さ
れたが横型双極性トランジスタだけがこの過程によって
製造され得る事は明らかであろう。
の寸法のエミッタは通常のもしくは電子ビーム写真食刻
技法及び装置を使用する事によって形成される。相補的
双極性トランジスタ構造体が第１図乃至第５図で説明さ
れたが横型双極性トランジスタだけがこの過程によって
製造され得る事は明らかであろう。
横型双極性トランジスタもしくは同一の絶縁体隔離ポケ
ット内に横型双極性１〜ランジスタ及び反対導電型の縦
型１ヘランジスタの組合せ体を製造するため第２の実施
例が第６図乃至第１１図に示されている。これ等の図は
ＮＰＮ縦型トランジスタ及びＰＮＰ横型トランジスタの
製造方法を示すものであるが、横型双極性トランジスタ
だけの集積回路構造体が形成され得る事は明らかである
。この過程は寄生１〜ランジスタ効果がゼロの横型ＰＮ
Ｐトランジスタの製造が可能である。
ット内に横型双極性１〜ランジスタ及び反対導電型の縦
型１ヘランジスタの組合せ体を製造するため第２の実施
例が第６図乃至第１１図に示されている。これ等の図は
ＮＰＮ縦型トランジスタ及びＰＮＰ横型トランジスタの
製造方法を示すものであるが、横型双極性トランジスタ
だけの集積回路構造体が形成され得る事は明らかである
。この過程は寄生１〜ランジスタ効果がゼロの横型ＰＮ
Ｐトランジスタの製造が可能である。
第２の実施例を製造する過程は隔離構造体のところ迄は
同じである。第１図乃至第５図及び第６図乃至第１１図
の２つの実施例で同一番号は同じ構造部を示している。
同じである。第１図乃至第５図及び第６図乃至第１１図
の２つの実施例で同一番号は同じ構造部を示している。
ここで第６図を参照するに、レジスト・マスク６０が予
定された縦型ＮＰＮトランジスタ領域を覆うのに使用さ
れている。横型ＰＮＰ ！−ランジスタを形成する予定
の領域は標憎の写真食刻技法によって開けられる。ホウ
素拡散もしくは好ましくはイオン・インプランテーショ
ンが横型Ｐ Ｎ Ｐ トランジスタのコレクタ領域に対
して適した添加レベル／エネルギで行われ、領域６２が
形成される。次に遮蔽レジスト・マスク６０が適当な食
刻技法によって除去される。
定された縦型ＮＰＮトランジスタ領域を覆うのに使用さ
れている。横型ＰＮＰ ！−ランジスタを形成する予定
の領域は標憎の写真食刻技法によって開けられる。ホウ
素拡散もしくは好ましくはイオン・インプランテーショ
ンが横型Ｐ Ｎ Ｐ トランジスタのコレクタ領域に対
して適した添加レベル／エネルギで行われ、領域６２が
形成される。次に遮蔽レジスト・マスク６０が適当な食
刻技法によって除去される。
次に構造体の全主表面上に第１のＰ士長結晶ケイ素層６
４が形成され、その上に絶縁（ト薄■ケＧＧが形成され
る。第１の実施例の様に、層状溝）′：：Ｌ体６４．６
６は横型ＰＮｒ’１〜ラシジスタ↑πｊＬ什の所望のコ
レタタ板を形成する１浪にバニＪ−シ１しご、１シ、垂
直Ｎ ｒ’ Ｎ Ｊｐ型トランジスろ′構造体の全能動
表面の被コが行われる。ヒ素もしくはリン・イオンを使
用するＮ型拡散もしくは好ましくはイオン・インプラン
テーションで横型Ｐ Ｎ Ｐ ｌ−ランジスタのベース
領域６８が形成される。ここで適切な側壁スペーサ７０
が横型ＰＮＰのベース幅及び横型拡散の横型ＰＮＰのコ
レクタ及びエミッタ接合の横型拡散部の和に等しい幅に
なる様に形成される。
４が形成され、その上に絶縁（ト薄■ケＧＧが形成され
る。第１の実施例の様に、層状溝）′：：Ｌ体６４．６
６は横型ＰＮｒ’１〜ラシジスタ↑πｊＬ什の所望のコ
レタタ板を形成する１浪にバニＪ−シ１しご、１シ、垂
直Ｎ ｒ’ Ｎ Ｊｐ型トランジスろ′構造体の全能動
表面の被コが行われる。ヒ素もしくはリン・イオンを使
用するＮ型拡散もしくは好ましくはイオン・インプラン
テーションで横型Ｐ Ｎ Ｐ ｌ−ランジスタのベース
領域６８が形成される。ここで適切な側壁スペーサ７０
が横型ＰＮＰのベース幅及び横型拡散の横型ＰＮＰのコ
レクタ及びエミッタ接合の横型拡散部の和に等しい幅に
なる様に形成される。
この側壁構造体は第１の実施例において説明された如く
層７０を一様に付着し、層７０の水平部分を異方性優先
食刻する事によって形成される。この過程の結果は第７
図に示されている。
層７０を一様に付着し、層７０の水平部分を異方性優先
食刻する事によって形成される。この過程の結果は第７
図に示されている。
縦型ＮＰＮトランジスタの外来ベース窓が写真食刻技法
によって開かれる。次に第８図に示された如く第１のＰ
士長結晶ケイ素層６４中に縦型Ｎ１’ Ｎ ｌ−ランジ
スタの外来板即ちコンタクトが形成される。構造体は窒
素もしくはアルゴンの如き適切な不活性雰囲気中で、約
８００及び１０５０℃間の適切な温度で約２０乃至６０
分間加熱される。
によって開かれる。次に第８図に示された如く第１のＰ
士長結晶ケイ素層６４中に縦型Ｎ１’ Ｎ ｌ−ランジ
スタの外来板即ちコンタクトが形成される。構造体は窒
素もしくはアルゴンの如き適切な不活性雰囲気中で、約
８００及び１０５０℃間の適切な温度で約２０乃至６０
分間加熱される。
この加熱段階中、縦型トランジスタの不純物ペース領域
７２及び横型ＰＮＰ ｌ−ランジスタのコレクタ領域７
２が第１のＰ士長結晶層６４からの外方拡散によって形
成される。次に遮蔽レジスト・マスク（図示されず）を
使用し、Ｐ＋イオンのイオン・インプランテーションに
よって縦型ＮＰＮ装置のベース領域が形成される。表面
濃度は約ｌＸ１０１″乃至Ｉ Ｘ １０”ホウ素原子／
ｃｃである。この過程の結果は第８図に示されて１）る
。
７２及び横型ＰＮＰ ｌ−ランジスタのコレクタ領域７
２が第１のＰ士長結晶層６４からの外方拡散によって形
成される。次に遮蔽レジスト・マスク（図示されず）を
使用し、Ｐ＋イオンのイオン・インプランテーションに
よって縦型ＮＰＮ装置のベース領域が形成される。表面
濃度は約ｌＸ１０１″乃至Ｉ Ｘ １０”ホウ素原子／
ｃｃである。この過程の結果は第８図に示されて１）る
。
第９図を参照するに、側壁構造体７４が縦型ＮＰＮＩ−
ランジスタ領域の第１のＰ士長結晶ケイ素層６４及び絶
縁層６６の側壁上に形成されてし）る。
ランジスタ領域の第１のＰ士長結晶ケイ素層６４及び絶
縁層６６の側壁上に形成されてし）る。
この側壁７４は側壁７０に関して説明された如く形成さ
れる。Ｎ＋多結晶ケイ素層７６が第１の実施例における
Ｎ＋多結晶ケイ素層５０の場合と同様に構造体の表面」
二に形成される。絶縁体層７８がその上に形成される。
れる。Ｎ＋多結晶ケイ素層７６が第１の実施例における
Ｎ＋多結晶ケイ素層５０の場合と同様に構造体の表面」
二に形成される。絶縁体層７８がその上に形成される。
Ｗ７６．７８は写真食刻技法によってパターン化され、
これ等の層７６．７８は第９図に示された如く縦型エミ
ッタ領域として指定された領域のみに残される。側壁８
０力−第９図に示された如くパターン７６．７８の側壁
上に形成される。この側壁の形成過程中に、他の側壁構
造体７０は若干寸法が増大される。次に構造体は約２０
乃至４０分間１０００℃の温度で熱的に焼成されＮ士長
結晶ケイ素層７６からの外方拡散によってＮ＋エミッタ
領域８２が形成される。
これ等の層７６．７８は第９図に示された如く縦型エミ
ッタ領域として指定された領域のみに残される。側壁８
０力−第９図に示された如くパターン７６．７８の側壁
上に形成される。この側壁の形成過程中に、他の側壁構
造体７０は若干寸法が増大される。次に構造体は約２０
乃至４０分間１０００℃の温度で熱的に焼成されＮ士長
結晶ケイ素層７６からの外方拡散によってＮ＋エミッタ
領域８２が形成される。
この一連の工程の結果が第９図に示されている。
横型ＰＮＰ ｌ〜ランジスタの露出されたＮ領域６８は
適切なケイ素食刻雰囲気中に第９図の構造体を置く事に
よって異方性反応イオン食刻される。
適切なケイ素食刻雰囲気中に第９図の構造体を置く事に
よって異方性反応イオン食刻される。
例えば、ＳＦ６、ＣＦ４、ＣＧＩ□Ｆ、十酸素等の如き
ケイ素の反応イオン食刻のための通常の気体もしくは気
体混合物が使用される。食刻されたエミッタ溝の深さは
時間測定もしくは通常のレーザ干渉検出技法によってモ
ニタされる。反応性イオン食刻溝の深さは約０．５乃至
２．０ミクロンの間にある。
ケイ素の反応イオン食刻のための通常の気体もしくは気
体混合物が使用される。食刻されたエミッタ溝の深さは
時間測定もしくは通常のレーザ干渉検出技法によってモ
ニタされる。反応性イオン食刻溝の深さは約０．５乃至
２．０ミクロンの間にある。
最大の深さはＰ領域６２の深さと略同−であり、横型Ｐ
Ｎ Ｐ Ｉ〜ランジスタの垂直エミッタ表面積が最大
にされる。Ｎ十貫通領域２４はこの反応性イオン食刻中
レジスト層（図示されず）によって保護される。構造体
の残りの表面は反応性食刻過程によって悪影響を受けな
い絶縁体層によって保護される。
Ｎ Ｐ Ｉ〜ランジスタの垂直エミッタ表面積が最大
にされる。Ｎ十貫通領域２４はこの反応性イオン食刻中
レジスト層（図示されず）によって保護される。構造体
の残りの表面は反応性食刻過程によって悪影響を受けな
い絶縁体層によって保護される。
埋没される予定の２酸化ケイ素領域８４がエミッタ溝の
底部」二に酸素イオン・インプランテーションを行う事
によって形成される。本発明の方法は約Ｉ Ｘ Ｉ Ｏ
ｌＪ乃至Ｉ Ｘ １０”原子７４間の範囲の添加量、約
５０乃至２００ＫｅＶ間の範囲のエネルギでインブラン
トされる。ウェハは２ｏ乃至４０分の間、６００乃至１
０００’Ｃで熱的に焼なましされる。この酸素イオン・
インブランシージョン過程のより詳細はＩＢＭ’Ｉ’Ｄ
Ｂ第２２巻、第４５２３乃至第４５２５頁に見出される
。Ｎ十貫通体２４を保護するレジスＩ一層が除去された
後の結果の構造体が第１０図に示されている。
底部」二に酸素イオン・インプランテーションを行う事
によって形成される。本発明の方法は約Ｉ Ｘ Ｉ Ｏ
ｌＪ乃至Ｉ Ｘ １０”原子７４間の範囲の添加量、約
５０乃至２００ＫｅＶ間の範囲のエネルギでインブラン
トされる。ウェハは２ｏ乃至４０分の間、６００乃至１
０００’Ｃで熱的に焼なましされる。この酸素イオン・
インブランシージョン過程のより詳細はＩＢＭ’Ｉ’Ｄ
Ｂ第２２巻、第４５２３乃至第４５２５頁に見出される
。Ｎ十貫通体２４を保護するレジスＩ一層が除去された
後の結果の構造体が第１０図に示されている。
第２のＰ士長結晶ケイ素層９ｏ及び絶縁体層９２が構造
体の不表面上に付着される。これ等の層は第１の実施例
構造体の第２のＰ士長結晶ケイ素層及び絶縁体の製法と
類似の技法に従って形成される。写真食刻技法によって
層９ｏ、９２がパターン化され、これ等の層は横型ＰＮ
Ｐ装置及び所望のエミッタ板領域に制限される。第１１
図の構造体が２０乃至４０分約９００乃至１ｏｏｏ℃の
温度で加熱され、横型ＰＮＰ ｌ−ランジスタ領域の溝
を取巻く垂直Ｐ十エミッタ領域９４が形成される。この
構造体は第１１図に示されている。エミッタ・ベース接
合の深さは約５０乃至３００ｎｍである。ベース幅は約
５０乃至３００ｎｍの程度である。構造体は絶縁体層８
４の存在により寄生１〜ランジスタ効果がない。
体の不表面上に付着される。これ等の層は第１の実施例
構造体の第２のＰ士長結晶ケイ素層及び絶縁体の製法と
類似の技法に従って形成される。写真食刻技法によって
層９ｏ、９２がパターン化され、これ等の層は横型ＰＮ
Ｐ装置及び所望のエミッタ板領域に制限される。第１１
図の構造体が２０乃至４０分約９００乃至１ｏｏｏ℃の
温度で加熱され、横型ＰＮＰ ｌ−ランジスタ領域の溝
を取巻く垂直Ｐ十エミッタ領域９４が形成される。この
構造体は第１１図に示されている。エミッタ・ベース接
合の深さは約５０乃至３００ｎｍである。ベース幅は約
５０乃至３００ｎｍの程度である。構造体は絶縁体層８
４の存在により寄生１〜ランジスタ効果がない。
第１２図に示すようにアルミニウム、アルミニウムー銅
、タンタル等の如き適切な次のレベルの冶金層が一様に
付着され、所望の次のレベルの電気接続体のために写真
食刻でパターン化される。
、タンタル等の如き適切な次のレベルの冶金層が一様に
付着され、所望の次のレベルの電気接続体のために写真
食刻でパターン化される。
縦型ＮＰＮのエミッタ・コンタクトは１００で、ベース
・コンタクトは１０２で表わされている。
・コンタクトは１０２で表わされている。
共通の垂直ＮＰＮコレクタ・コンタクト及び横型ＰＮＰ
ベース・コンタクトは１０８で表わされている。
ベース・コンタクトは１０８で表わされている。
第１２図の横型ＰＮＰＭ置の互換レイアウトが第１３図
及び第１３Ａ図に示されている。これ等は横型ＰＮＰ装
置の２つの異なる応用のためのものである。装置の利得
がより重要である場合には、第１３図の平面図のレイア
ウトが使用され、スイッチング特性がより重要な場合に
は、第１３Ａ図に示されているレイアウトが使用される
。第１３図及び第１３Ａ図のレイアウトは異なるが、同
一素子には同じ番号が付されている。
及び第１３Ａ図に示されている。これ等は横型ＰＮＰ装
置の２つの異なる応用のためのものである。装置の利得
がより重要である場合には、第１３図の平面図のレイア
ウトが使用され、スイッチング特性がより重要な場合に
は、第１３Ａ図に示されているレイアウトが使用される
。第１３図及び第１３Ａ図のレイアウトは異なるが、同
一素子には同じ番号が付されている。
上述の如き共通のベース・コレクタ構造体が所望の回路
の応用に使用されている。例えばＰＮＰ装置はメモリ・
セルの能動負荷として使用され得る。この応用について
は１９８３ Ｉ Ｅ Ｅ ＩＥのＩｎｔｅｒｎａｔｉｏ
ｎａｌ ５ｏｌｉｄ−５ｔａｔｅ ＣｊｒｃｕｉｔｓＣ
ｏｎｆｅｒｅｎｃｅ 、“５ＥＳＳＩＯＮ ＩＸ：ＦＡ
Ｓ’ｒ ＲＡＭ５”第１０８乃至１０９頁を参照すると
良く理解されよう。さらに、Ｉ２Ｌ （集積注入論理装
置）もしくはＭＴＬ （混合トランジスタ論理装置）は
ＰＮＰ装置のコレクタ及びＰ Ｎ Ｉ）装置ベース・コ
ンタクトが共通である。
の応用に使用されている。例えばＰＮＰ装置はメモリ・
セルの能動負荷として使用され得る。この応用について
は１９８３ Ｉ Ｅ Ｅ ＩＥのＩｎｔｅｒｎａｔｉｏ
ｎａｌ ５ｏｌｉｄ−５ｔａｔｅ ＣｊｒｃｕｉｔｓＣ
ｏｎｆｅｒｅｎｃｅ 、“５ＥＳＳＩＯＮ ＩＸ：ＦＡ
Ｓ’ｒ ＲＡＭ５”第１０８乃至１０９頁を参照すると
良く理解されよう。さらに、Ｉ２Ｌ （集積注入論理装
置）もしくはＭＴＬ （混合トランジスタ論理装置）は
ＰＮＰ装置のコレクタ及びＰ Ｎ Ｉ）装置ベース・コ
ンタクトが共通である。
本発明はその好ましい実施例を参照して説明されたが１
本発明の精神を離れる事なく種々の変更がなされ得る事
は理解されよう。例えば相補型双極構造体の一部である
横型ＰＮＰＩ−ランジスタは縦型１〜ランジスタと別個
に使用され１１）る事が明らかであろう。さらに、各領
域に反対導電型添加物を使用して縦型ＮＰＮ トランジ
スタでなく、縦型ＰＮＰトランジスタが形成され得る。
本発明の精神を離れる事なく種々の変更がなされ得る事
は理解されよう。例えば相補型双極構造体の一部である
横型ＰＮＰＩ−ランジスタは縦型１〜ランジスタと別個
に使用され１１）る事が明らかであろう。さらに、各領
域に反対導電型添加物を使用して縦型ＮＰＮ トランジ
スタでなく、縦型ＰＮＰトランジスタが形成され得る。
同様にして領域の各々の導電型を逆にして横型ＰＮＰ
ｌ−ランジスタでなく横型ＮＰＮトランジスタを形成す
る事が可能である。さらにより高いレベルのコンタク１
〜を形成するために多結晶ケイ素層の表面上にはケイ化
金属が形成され得る。
ｌ−ランジスタでなく横型ＮＰＮトランジスタを形成す
る事が可能である。さらにより高いレベルのコンタク１
〜を形成するために多結晶ケイ素層の表面上にはケイ化
金属が形成され得る。
第１図乃至第５図は高パホーマンスの相補型双極性トラ
ンジスタ構造体を製造する第１の実施例を示した工程図
である。第６図乃至第１２図は第１の実施例よりパホー
マンスが高い相補型双極性１〜ランジスタ構造体の製造
工程の互換実施例を示した］二程図である。第１３図及
び第１３Ａ図は上述実施例の横型ＰＮＰ Ｉ〜ランジス
タの可能な２つのレイアラｉ−を示した平面図である。 ２０・・・・Ｐ−基板、２１・・・・Ｎ＋サブコレクタ
、２２・・・・Ｎ−エピタキシャル層（コレクタ領域）
、２４・・・・Ｎ十貫通体、２５．２６．２７・・・・
絶縁体隔離体、３０・・・・第１のＰ士長結晶ケイ素層
、３２・・・・絶縁体層、３４・・・・Ｎベース領域、
３６・・・・側壁絶縁体層、４０・・・・第２のＰ士長
結晶ケイ素層、４２・・・・絶縁体層、４４・・・・Ｐ
ベース領域、４６・・・・Ｐ＋コレクタ領域、４８・・
・・Ｐ十エミッタ領域、５０・・・・Ｎ士長結晶ケイ素
層、５２・・・・絶縁体、５４・・・・Ｎ十エミッタ領
域。 出願人 インターナショナル・ビジネス・マシーンズ・
コーポレーション
ンジスタ構造体を製造する第１の実施例を示した工程図
である。第６図乃至第１２図は第１の実施例よりパホー
マンスが高い相補型双極性１〜ランジスタ構造体の製造
工程の互換実施例を示した］二程図である。第１３図及
び第１３Ａ図は上述実施例の横型ＰＮＰ Ｉ〜ランジス
タの可能な２つのレイアラｉ−を示した平面図である。 ２０・・・・Ｐ−基板、２１・・・・Ｎ＋サブコレクタ
、２２・・・・Ｎ−エピタキシャル層（コレクタ領域）
、２４・・・・Ｎ十貫通体、２５．２６．２７・・・・
絶縁体隔離体、３０・・・・第１のＰ士長結晶ケイ素層
、３２・・・・絶縁体層、３４・・・・Ｎベース領域、
３６・・・・側壁絶縁体層、４０・・・・第２のＰ士長
結晶ケイ素層、４２・・・・絶縁体層、４４・・・・Ｐ
ベース領域、４６・・・・Ｐ＋コレクタ領域、４８・・
・・Ｐ十エミッタ領域、５０・・・・Ｎ士長結晶ケイ素
層、５２・・・・絶縁体、５４・・・・Ｎ十エミッタ領
域。 出願人 インターナショナル・ビジネス・マシーンズ・
コーポレーション
Claims (1)
- 【特許請求の範囲】 （１）第１導電型の主面及び高不純物濃度の第１導電型
埋没領域及び」１記埋没領域を上記主面に接続する高不
純物濃度の第１導電型貫通体を有する単結晶半導体基体
を与える段階と、 コレクタになるべき領域と直接接触する如＜−ｈ記主面
」−に形成する段階と、 （３）」−記第１多結晶ケイ素層の最上部表面上に絶縁
層を形成する段階と、 （４）エミッタ及びベース領域となるべき領域から上記
第１多結晶ケイ素層及び絶縁層を除去して略垂直な端面
を形成する段階と、 （５）第１導電型不純物を上記エミッタ及びベース領域
となるべき領域に拡散する段階と、（６）」−記第１多
結晶ケイ素層の一１二記端面上に絶縁体を形成する段階
と、 （７）上記エミッタ領域になるべき領域に高不純物濃度
の第２導電型の第２多結晶ケイ素層を形成する段階と、 （８）加熱により上記第２多結晶ケイ素層からの外方拡
散によって高不純物濃度の第２導電型のエミッタ領域を
形成し、これによって」１記絶縁体の下に上記ベースを
形成し、これと同時に」１記第１多結晶ケイ素層からの
外方拡散によって上記コレクタ領域を形成する段階と、 （９）上記第１多結晶ケイ素層がコレクタ・コンタクト
をなし、上記第２多結晶ケイ素層がエミッタ・コンタク
トをなし、さらに上記主面からの上記貫通体が上記埋没
領域を通してベース領域に対するコンタクトを成す様に
する段階とより成る横型Ｐ＝ｆｌ＝ＰＩ−ランジスタの
製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/520,365 US4546536A (en) | 1983-08-04 | 1983-08-04 | Fabrication methods for high performance lateral bipolar transistors |
| US520365 | 1983-08-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6045065A true JPS6045065A (ja) | 1985-03-11 |
| JPH07118478B2 JPH07118478B2 (ja) | 1995-12-18 |
Family
ID=24072286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59061303A Expired - Lifetime JPH07118478B2 (ja) | 1983-08-04 | 1984-03-30 | 横方向トランジスタの製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4546536A (ja) |
| EP (1) | EP0137906B1 (ja) |
| JP (1) | JPH07118478B2 (ja) |
| DE (1) | DE3466832D1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6328060A (ja) * | 1986-07-04 | 1988-02-05 | シ−メンス、アクチエンゲゼルシヤフト | 集積回路とその製造方法 |
| JPH01161763A (ja) * | 1987-12-18 | 1989-06-26 | Fujitsu Ltd | 半導体装置とその製造方法 |
| JPH03256332A (ja) * | 1990-03-06 | 1991-11-15 | Sharp Corp | 縦型バイポーラトランジスタ素子及び該素子を備えたｂｉ―ＣＭＯＳインバータ |
| JPH07153777A (ja) * | 1993-11-30 | 1995-06-16 | Nec Corp | 半導体装置およびその製造方法 |
Families Citing this family (44)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4640721A (en) * | 1984-06-06 | 1987-02-03 | Hitachi, Ltd. | Method of forming bipolar transistors with graft base regions |
| DE3650638T2 (de) * | 1985-03-22 | 1998-02-12 | Nippon Electric Co | Integrierte Halbleiterschaltung mit Isolationszone |
| US4717677A (en) * | 1985-08-19 | 1988-01-05 | Motorola Inc. | Fabricating a semiconductor device with buried oxide |
| JPS6252966A (ja) * | 1985-09-02 | 1987-03-07 | Toshiba Corp | 半導体装置の製造方法 |
| US4669177A (en) * | 1985-10-28 | 1987-06-02 | Texas Instruments Incorporated | Process for making a lateral bipolar transistor in a standard CSAG process |
| US4728624A (en) * | 1985-10-31 | 1988-03-01 | International Business Machines Corporation | Selective epitaxial growth structure and isolation |
| US4755476A (en) * | 1985-12-17 | 1988-07-05 | Siemens Aktiengesellschaft | Process for the production of self-adjusted bipolar transistor structures having a reduced extrinsic base resistance |
| US5104816A (en) * | 1986-01-30 | 1992-04-14 | Texas Instruments Incorporated | Polysilicon self-aligned bipolar device including trench isolation and process of manufacturing same |
| DE3680520D1 (de) * | 1986-03-22 | 1991-08-29 | Itt Ind Gmbh Deutsche | Verfahren zum herstellen einer monolithisch integrierten schaltung mit mindestens einem bipolaren planartransistor. |
| US4812417A (en) * | 1986-07-30 | 1989-03-14 | Mitsubishi Denki Kabushiki Kaisha | Method of making self aligned external and active base regions in I.C. processing |
| US4731158A (en) * | 1986-09-12 | 1988-03-15 | International Business Machines Corporation | High rate laser etching technique |
| JPS63107167A (ja) * | 1986-10-24 | 1988-05-12 | Oki Electric Ind Co Ltd | 半導体集積回路装置の製造方法 |
| JP2503460B2 (ja) * | 1986-12-01 | 1996-06-05 | 三菱電機株式会社 | バイポ−ラトランジスタおよびその製造方法 |
| US5067002A (en) * | 1987-01-30 | 1991-11-19 | Motorola, Inc. | Integrated circuit structures having polycrystalline electrode contacts |
| US4962053A (en) * | 1987-01-30 | 1990-10-09 | Texas Instruments Incorporated | Bipolar transistor fabrication utilizing CMOS techniques |
| US4837176A (en) * | 1987-01-30 | 1989-06-06 | Motorola Inc. | Integrated circuit structures having polycrystalline electrode contacts and process |
| JPS63312674A (ja) * | 1987-06-16 | 1988-12-21 | Nissan Motor Co Ltd | 薄膜半導体装置 |
| US5468989A (en) * | 1988-06-02 | 1995-11-21 | Hitachi, Ltd. | Semiconductor integrated circuit device having an improved vertical bipolar transistor structure |
| US5318917A (en) * | 1988-11-04 | 1994-06-07 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating semiconductor device |
| US4996164A (en) * | 1989-03-02 | 1991-02-26 | International Business Machines Corporation | Method for forming lateral PNP transistor |
| US5045911A (en) * | 1989-03-02 | 1991-09-03 | International Business Machines Corporation | Lateral PNP transistor and method for forming same |
| US4902639A (en) * | 1989-08-03 | 1990-02-20 | Motorola, Inc. | Process for making BiCMOS integrated circuit having a shallow trench bipolar transistor with vertical base contacts |
| JPH03201564A (ja) * | 1989-12-28 | 1991-09-03 | Toshiba Corp | ラテラル型半導体装置 |
| DE4000351A1 (de) * | 1990-01-08 | 1991-07-18 | Siemens Ag | Herstellverfahren fuer eine integrierte schaltungsanordnung mit zwei zueinander komplementaeren bipolartransistoren mit selbstjustiertem emitter-basis-komplex |
| US4980304A (en) * | 1990-02-20 | 1990-12-25 | At&T Bell Laboratories | Process for fabricating a bipolar transistor with a self-aligned contact |
| KR100234550B1 (ko) * | 1990-04-02 | 1999-12-15 | 클라크 3세 존 엠 | 증가된 항복 전압을 지닌 트랜지스터 디바이스 및 제조방법 |
| US5061646A (en) * | 1990-06-29 | 1991-10-29 | Motorola, Inc. | Method for forming a self-aligned bipolar transistor |
| US5064774A (en) * | 1991-02-19 | 1991-11-12 | Motorola, Inc. | Self-aligned bipolar transistor process |
| JP2567642Y2 (ja) * | 1991-04-20 | 1998-04-02 | 日本電気アイシーマイコンシステム株式会社 | 横型バイポーラトランジスタ |
| JP3061891B2 (ja) * | 1991-06-21 | 2000-07-10 | キヤノン株式会社 | 半導体装置の製造方法 |
| US5187109A (en) * | 1991-07-19 | 1993-02-16 | International Business Machines Corporation | Lateral bipolar transistor and method of making the same |
| KR930009111A (ko) * | 1991-10-24 | 1993-05-22 | 와가 노리오 | 바이폴라트랜지스터, Bi-CMOS 장치 및 그 제조방법 |
| JPH07142419A (ja) * | 1993-11-15 | 1995-06-02 | Toshiba Corp | 半導体装置の製造方法 |
| US5444004A (en) * | 1994-04-13 | 1995-08-22 | Winbond Electronics Corporation | CMOS process compatible self-alignment lateral bipolar junction transistor |
| US5581112A (en) * | 1995-10-23 | 1996-12-03 | Northern Telecom Limited | Lateral bipolar transistor having buried base contact |
| US5646055A (en) * | 1996-05-01 | 1997-07-08 | Motorola, Inc. | Method for making bipolar transistor |
| US5949114A (en) * | 1996-11-07 | 1999-09-07 | Micron Technology, Inc. | Semiconductor device having increased breakdown voltage and method of fabricating same |
| US6093613A (en) * | 1998-02-09 | 2000-07-25 | Chartered Semiconductor Manufacturing, Ltd | Method for making high gain lateral PNP and NPN bipolar transistor compatible with CMOS for making BICMOS circuits |
| JP2000012553A (ja) * | 1998-06-26 | 2000-01-14 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| EP0976949B1 (en) | 1998-07-30 | 2002-11-27 | Van Doorne's Transmissie B.V. | Drive belt |
| US6404038B1 (en) * | 2000-03-02 | 2002-06-11 | The United States Of America As Represented By The Secretary Of The Navy | Complementary vertical bipolar junction transistors fabricated of silicon-on-sapphire utilizing wide base PNP transistors |
| JP2001274172A (ja) * | 2000-03-27 | 2001-10-05 | Toshiba Corp | 横型バイポーラトランジスタおよびその製造方法 |
| DE10328008B4 (de) | 2003-06-21 | 2008-04-03 | Infineon Technologies Ag | Integrierte Schaltungsanordnung mit pnp- und npn-Bipolartransistoren sowie Herstellungsverfahren |
| KR102369770B1 (ko) | 2014-12-08 | 2022-03-02 | 버클리 라잇츠, 인크. | 측방향/수직 트랜지스터 구조들을 포함하는 미세유체 디바이스 및 그 제조 및 사용 프로세스 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS571256A (en) * | 1980-05-05 | 1982-01-06 | Ibm | Integrated circuit |
| JPS5875870A (ja) * | 1981-10-30 | 1983-05-07 | Hitachi Ltd | 半導体装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4089992A (en) * | 1965-10-11 | 1978-05-16 | International Business Machines Corporation | Method for depositing continuous pinhole free silicon nitride films and products produced thereby |
| US3524113A (en) * | 1967-06-15 | 1970-08-11 | Ibm | Complementary pnp-npn transistors and fabrication method therefor |
| US3615939A (en) * | 1969-01-15 | 1971-10-26 | Sprague Electric Co | Method of making a lateral transistor |
| US3971059A (en) * | 1974-09-23 | 1976-07-20 | National Semiconductor Corporation | Complementary bipolar transistors having collector diffused isolation |
| US3993513A (en) * | 1974-10-29 | 1976-11-23 | Fairchild Camera And Instrument Corporation | Combined method for fabricating oxide-isolated vertical bipolar transistors and complementary oxide-isolated lateral bipolar transistors and the resulting structures |
| US4104086A (en) * | 1977-08-15 | 1978-08-01 | International Business Machines Corporation | Method for forming isolated regions of silicon utilizing reactive ion etching |
| US4196440A (en) * | 1978-05-25 | 1980-04-01 | International Business Machines Corporation | Lateral PNP or NPN with a high gain |
| US4234362A (en) * | 1978-11-03 | 1980-11-18 | International Business Machines Corporation | Method for forming an insulator between layers of conductive material |
| EP0029887B1 (de) * | 1979-12-03 | 1983-07-13 | International Business Machines Corporation | Verfahren zum Herstellen eines vertikalen PNP-Transistors und so hergestellter Transistor |
| US4378630A (en) * | 1980-05-05 | 1983-04-05 | International Business Machines Corporation | Process for fabricating a high performance PNP and NPN structure |
| FR2508704B1 (fr) * | 1981-06-26 | 1985-06-07 | Thomson Csf | Procede de fabrication de transistors bipolaires integres de tres petites dimensions |
-
1983
- 1983-08-04 US US06/520,365 patent/US4546536A/en not_active Expired - Lifetime
-
1984
- 1984-03-30 JP JP59061303A patent/JPH07118478B2/ja not_active Expired - Lifetime
- 1984-06-08 DE DE8484106535T patent/DE3466832D1/de not_active Expired
- 1984-06-08 EP EP84106535A patent/EP0137906B1/en not_active Expired
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS571256A (en) * | 1980-05-05 | 1982-01-06 | Ibm | Integrated circuit |
| JPS5875870A (ja) * | 1981-10-30 | 1983-05-07 | Hitachi Ltd | 半導体装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6328060A (ja) * | 1986-07-04 | 1988-02-05 | シ−メンス、アクチエンゲゼルシヤフト | 集積回路とその製造方法 |
| JPH01161763A (ja) * | 1987-12-18 | 1989-06-26 | Fujitsu Ltd | 半導体装置とその製造方法 |
| JPH03256332A (ja) * | 1990-03-06 | 1991-11-15 | Sharp Corp | 縦型バイポーラトランジスタ素子及び該素子を備えたｂｉ―ＣＭＯＳインバータ |
| JPH07153777A (ja) * | 1993-11-30 | 1995-06-16 | Nec Corp | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3466832D1 (en) | 1987-11-19 |
| US4546536A (en) | 1985-10-15 |
| EP0137906B1 (en) | 1987-10-14 |
| EP0137906A1 (en) | 1985-04-24 |
| JPH07118478B2 (ja) | 1995-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6045065A (ja) | 横型トランジスタの製造方法 | |
| US4583106A (en) | Fabrication methods for high performance lateral bipolar transistors | |
| US4507171A (en) | Method for contacting a narrow width PN junction region | |
| US4318751A (en) | Self-aligned process for providing an improved high performance bipolar transistor | |
| US6657242B1 (en) | Trench-isolated bipolar devices | |
| US4492008A (en) | Methods for making high performance lateral bipolar transistors | |
| US3861968A (en) | Method of fabricating integrated circuit device structure with complementary elements utilizing selective thermal oxidation and selective epitaxial deposition | |
| US4339767A (en) | High performance PNP and NPN transistor structure | |
| US6329698B1 (en) | Forming a self-aligned epitaxial base bipolar transistor | |
| JPS6145382B2 (ja) | ||
| US4303933A (en) | Self-aligned micrometer bipolar transistor device and process | |
| GB2296129A (en) | Bipolar transistor fabrication | |
| US5039624A (en) | Method of manufacturing a bipolar transistor | |
| US4472873A (en) | Method for forming submicron bipolar transistors without epitaxial growth and the resulting structure | |
| US4712125A (en) | Structure for contacting a narrow width PN junction region | |
| EP0051534B1 (en) | A method of fabricating a self-aligned integrated circuit structure using differential oxide growth | |
| JPH0646638B2 (ja) | 縦型バイポーラ・トランジスタ及びその製造方法 | |
| US3972754A (en) | Method for forming dielectric isolation in integrated circuits | |
| JP2501806B2 (ja) | 壁スペ−サを有するバイポ−ラ半導体装置の製造方法 | |
| US4721685A (en) | Single layer poly fabrication method and device with shallow emitter/base junctions and optimized channel stopper | |
| JP2613029B2 (ja) | 超自己整合垂直構造バイポーラトランジスターの製造方法 | |
| JPH01155660A (ja) | 半導体装置の製造方法 | |
| JPH0629304A (ja) | 半導体装置およびその製造方法 | |
| JPH0240921A (ja) | バイポーラトランジスタの製造方法 | |
| JPH0817181B2 (ja) | 半導体装置およびその製造方法 |