DE4000351A1 - Herstellverfahren fuer eine integrierte schaltungsanordnung mit zwei zueinander komplementaeren bipolartransistoren mit selbstjustiertem emitter-basis-komplex - Google Patents
Herstellverfahren fuer eine integrierte schaltungsanordnung mit zwei zueinander komplementaeren bipolartransistoren mit selbstjustiertem emitter-basis-komplexInfo
- Publication number
- DE4000351A1 DE4000351A1 DE19904000351 DE4000351A DE4000351A1 DE 4000351 A1 DE4000351 A1 DE 4000351A1 DE 19904000351 DE19904000351 DE 19904000351 DE 4000351 A DE4000351 A DE 4000351A DE 4000351 A1 DE4000351 A1 DE 4000351A1
- Authority
- DE
- Germany
- Prior art keywords
- bipolar transistor
- connection
- conductive layer
- base
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000000295 complement effect Effects 0.000 title claims abstract description 11
- 230000008878 coupling Effects 0.000 title 1
- 238000010168 coupling process Methods 0.000 title 1
- 238000005859 coupling reaction Methods 0.000 title 1
- 238000009413 insulation Methods 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 15
- 238000004519 manufacturing process Methods 0.000 claims description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 3
- 238000005979 thermal decomposition reaction Methods 0.000 claims description 3
- 229910004298 SiO 2 Inorganic materials 0.000 claims 1
- 230000001419 dependent effect Effects 0.000 claims 1
- 239000011810 insulating material Substances 0.000 claims 1
- 238000000151 deposition Methods 0.000 abstract description 4
- 238000002513 implantation Methods 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000012856 packing Methods 0.000 description 2
- 239000003973 paint Substances 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000004922 lacquer Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8222—Bipolar technology
- H01L21/8228—Complementary devices, e.g. complementary transistors
- H01L21/82285—Complementary vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Description
Die Erfindung betrifft ein Herstellverfahren für eine inte
grierte Schaltungsanordnung mindestens mit einem ersten Bi
polartransistor und einem zweiten Bipolartransistor, die zu
einander komplementär sind und die voneinander isoliert in
einem Substrat enthalten sind.
Hochintegrierte kundenspezifische Analogschaltungen, sehr
breitbandige Operationsverstärker, extrem schnelle Komparatoren
und Transimpendanzverstärker erfordern den Einsatz von
komplementären, vertikalen npn- und pnp-Bipolartransistorpaaren
auf einem Chip. Dabei sollen sowohl npn- als auch
pnp-Transistoren über sehr gute Hochfrequenzeigenschaften ver
fügen.
Bisherige Lösungen für integrierte Schaltungen mit
komplementären Bipolartransistorpaaren verwenden entweder
nicht selbstjustierte Bipolartransistoren, laterale pnp-
Transistoren, die eine sehr geringe Grenzfrequenz aufweisen,
oder Transistoren vom SICOS-Typ, wie z. B. S.K.Wiedmann, IEDM
1987 Tech. Dig., pp. 96-99, V. Hrovat, Elektronik 8/1989, pp.
134-135, belegt. Diese komplementären Bipolartransistorpaare
bleiben jedoch was ihre Schaltgeschwindigkeit, ihre Grenz
frequenz und die erzielbare Packungsdichte anbelangt, weit
hinter Einzel-Bipolartransistoren zurück.
Aus C. Yamaguchi, et al, VLSI Symp. 1987, pp. 39-40, A.W.
Wieder, Siemens Forschungs- und Entwicklungsberichte, Bd. 13,
(1984) S. 246 ff. ist bekannt, daß Einzel-Bipolartransistoren
mit guten Eigenschaften mit Hilfe von Selbstjustierungstechniken
des Basis-Emitter-Komplexes herstellbar sind.
Der Erfindung liegt daher die Aufgabe zugrunde, ein Herstell
verfahren für eine integrierte Schaltungsanordnung mit einem
komplementären Bipolartransistorpaar anzugeben, in dem beide
Bipolartransistoren selbstjustierte Basis-Emitter-Komplexe
aufweisen.
Die Aufgabe wird erfindungsgemäß gelöst durch ein Herstellver
fahren für eine integrierte Schaltungsanordnung mindestens mit
einem ersten Bipolartransistor und einem zweiten Bipolar
transistor, die zueinander komplementär sind, mit folgenden
Schritten:
- a) eine erste leitfähige Schicht, die ganzflächig aufgebracht ist und die von einem ersten Leitfähigkeitstyp dotiert ist, wird so strukturiert, daß daraus mindestens ein Basisan schluß für den ersten Bipolartransistor und ein Emitteran schluß für den zweiten Bipolartransistor entstehen,
- b) Oberfläche und Flanken des Basisanschlusses des ersten Bi polartransistors und des Emitteranschlusses des zweiten Bipolartransistors werden mit einer Isolationsstruktur be deckt,
- c) eine zweite leitfähige Schicht, die ganzflächig aufgebracht ist und die von einem zweiten Leitfähigkeitstyp, der ent gegengesetzt leitfähig zum ersten Leitfähigkeitstyp ist, dotiert ist, wird so strukturiert, daß daraus ein Basisan schluß für den zweiten Bipolartransistor und ein Emitteran schluß für den ersten Bipolartransistor entstehen.
In dem ersten Bipolartransistor wird zunächst der Basisanschluß
und dann der Emitteranschluß erzeugt. In dem zweiten Bipolar
transistor wird zunächst der Emitteranschluß und dann der
Basisanschluß erzeugt. Da der erste Bipolartransistor und der
zweite Bipolartransistor zueinander komplementär sind, sind
der Basisanschluß für den ersten Bipolartransistor und der
Emitteranschluß für den zweiten Bipolartransistor sowie der
Emitteranschluß für den ersten Bipolartransistor und der
Basisanschluß für den zweiten Bipolartransistor jeweils vom
selben Leitfähigkeitstyp. Daher wird der Basisanschluß für den
ersten Bipolartransistor und der Emitteranschluß für den
zweiten Bipolartransistor aus der ersten leitfähigen Schicht
erzeugt und der Basisanschluß für den zweiten Bipolartransistor
und der Emitteranschluß für den ersten Bipolartransistor aus
der zweiten leitfähigen Schicht erzeugt. Sowohl der erste Bi
polartransistor als auch der zweite Bipolartransistor werden
jeweils in einem Herstellverfahren erzeugt mit selbstjustiertem
Basis-Emitter-Komplex. Diese beiden an sich unabhängigen Her
stellverfahren werden nun durch die Mehrfachverwendung der
ersten leitfähigen Schicht sowie der zweiten leitfähigen
Schicht miteinander verknüpft. Dadurch werden gleichzeitig der
erste Bipolartransistor und der zweite Bipolartransistor mit
jeweils selbstjustiertem Basis-Emitter-Komplex hergestellt.
Es liegt im Rahmen der Erfindung aus der ersten leitfähigen
Schicht gleichzeitig einen Kollektoranschluß für den zweiten
Bipolartransistor zu bilden, dessen Oberfläche und Flanken
ebenfalls mit der Isolationsstruktur bedeckt werden. Bei der
Strukturierung der zweiten leitfähigen Schicht wird dann zu
sätzlich ein Kollektoranschluß für den ersten Bipolartransistor
gebildet. In dieser Ausführungsform der Erfindung werden Her
stellschritte für eine separate Herstellung der Kollektoran
schlüsse eingespart.
Bei der selbstjustierten Herstellung des Emitteranschlusses
des ersten Bipolartransistors sowie des Basisanschlusses des
zweiten Bipolartransistors ist bekanntlich der Abstand jeweils
zwischen dem Emitteranschluß und dem Basisanschluß durch die
Dicke der die Flanken des Emitteranschlusses (bei dem ersten
Bipolartransistor) bzw. des Basisanschlusses (bei dem zweiten
Bipolartransistor) bedeckenden Isolationsstruktur gegeben. Es
ist daher vorteilhaft, für die Isolationsstruktur ein Material
zu verwenden, dessen Dicke bei der konformen Abscheidung gut
kontrollierbar ist. In diesem Fall ist nämlich der Abstand
zwischen jeweils Emitter- und Basisanschluß über diese Dicke
der Flankenbedeckung sehr genau einstellbar. Es liegt insbe
sondere im Rahmen der Erfindung die Isolationsstruktur aus
einer Siliziumdioxidschicht herzustellen, die durch thermische
Zersetzung von Si(OC2H5)4, sogenanntes TEOS, abgeschieden
wird.
Für die erste leitfähige Schicht und die zweite leitfähige
Schicht ist jedes Material geeignet, das eine ausreichende
Leitfähigkeit besitzt und das mit einem Dotierstoff belegt
als Diffusionsquelle für den Emitterbereich und den inaktiven
Basisbereich geeignet ist. Insbesondere eignet sich dotiertes
Polysilizium oder dotiertes Polizid. Als Polizid wird eine
Doppelschicht aus Polysilizium und einem Silizid bezeichnet.
Weitere Ausgestaltungen der Erfindung gehen aus den übrigen
Ansprüchen hervor.
Im folgenden wird die Erfindung anhand eines Ausführungs
beispiels und der Figuren näher erläutert.
Fig. 1 bis Fig. 6 zeigen verschiedene Schritte in der Her
stellung einer erfindungsgemäßen Schaltungsanordnung.
Die in Fig. 1 gezeigte Struktur wird durch folgende Schritte
hergestellt:
Auf ein Substrat 1, das z. B. aus p-dotiertem Silizium be steht, wird z. B. eine erste Epitaxieschicht 2 aufgebracht. Die erste Epitaxieschicht 2 ist z. B. 0,3 µm dick. Sie ist z. B. n⁺-dotiert, wobei die Dotierung in der Größenordnung von 1018 cm-3 liegt. Anstelle der ersten Epitaxieschicht 2 kann auch eine hochdotierte Schicht implantiert werden. Auf die erste Epitaxieschicht 2 wird eine zweite Epitaxieschicht 3 aufgewachsen. Die zweite Epitaxieschicht 3 ist z. B. n-dotiert. Die zweite Epitaxieschicht 3 wird in einer Dicke von etwa 1,5 µm aufgebracht mit einer Dotierung in der Größenordnung 1015 bis 1016 cm-3.
Auf ein Substrat 1, das z. B. aus p-dotiertem Silizium be steht, wird z. B. eine erste Epitaxieschicht 2 aufgebracht. Die erste Epitaxieschicht 2 ist z. B. 0,3 µm dick. Sie ist z. B. n⁺-dotiert, wobei die Dotierung in der Größenordnung von 1018 cm-3 liegt. Anstelle der ersten Epitaxieschicht 2 kann auch eine hochdotierte Schicht implantiert werden. Auf die erste Epitaxieschicht 2 wird eine zweite Epitaxieschicht 3 aufgewachsen. Die zweite Epitaxieschicht 3 ist z. B. n-dotiert. Die zweite Epitaxieschicht 3 wird in einer Dicke von etwa 1,5 µm aufgebracht mit einer Dotierung in der Größenordnung 1015 bis 1016 cm-3.
Unter Verwendung einer Lackmaske wird eine erste vergrabene
Schicht 4 durch Implantation erzeugt. Die erste vergrabene
Schicht 4 ist z. B. n⁺-dotiert und stellt einen vergrabenen
Kollektor für einen ersten Bipolartransistor dar.
Unter Verwendung einer weiteren Lackmaske wird eine zweite
vergrabene Schicht 5 durch Implantation erzeugt. Die zweite
vergrabene Schicht 5 ist z. B. p⁺-dotiert und stellt einen
vergrabenen Kollektor für einen zweiten Bipolartransistor dar,
der zu dem ersten Bipolartransistor komplementär ist.
Auf die zweite Epitaxieschicht 3 mit der ersten vergrabenen
Schicht 4 und der zweiten vergrabenen Schicht 5 wird ganz
flächig eine dritte Epitaxieschicht 6 abgeschieden. Die dritte
Epitaxieschicht 6 ist n-dotiert mit einer Dotierung in der
Größenordnung von 1016 cm-3. Die dritte Epitaxieschicht 6 wird
in einer Dicke von etwa 0,8 µm abgeschieden.
Die in Fig. 2 gezeigte Struktur geht aus der in Fig. 1 ge
zeigten Struktur durch folgende Herstellungsschritte hervor:
Unter Verwendung einer Lackmaske wird ein erster Anschlußbe
reich 7 für die erste vergrabene Schicht 4 und ein dritter An
schlußbereich 13 seitlich der zweiten vergrabenen Schicht 5
durch Implantation erzeugt. Der erste Anschlußbereich 7 und
der dritte Anschlußbereich z. B. sind n⁺-dotiert. Unter Ver
wendung einer weiteren Lackmaske wird ein zweiter Anschluß
bereich 8 für die zweite vergrabene Schicht 5 erzeugt. Der
zweite Anschlußbereich 8 wird p⁺-dotiert.
Es wird ganzflächig eine Siliziumnitridschicht (nicht darge
stellt) abgeschieden. Zur Realisierung der Isolation zwischen
dem ersten Bipolartransistor und dem zweiten Bipolartransistor
werden durch Ätzen Gräben 9 mit einer Tiefe größenordnungs
mäßig von 3 µm erzeugt. Die Wände und der Boden der Gräben 9
werden mit einer Grabenisolation 10 versehen. Als Graben
isolation 10 eignet sich beispielsweise eine thermische und/
oder abgeschiedene Oxid-Isolation. In dem Substrat 1 werden
unterhalb der Gräben 9 Channel-stop-Bereiche 11 durch Im
plantation mit p-dotierenden Ionen erzeugt. In den Gräben 9
wird innerhalb der Grabenisolation 10 eine Grabenfüllung 12
hergestellt. Die Grabenfüllung 12 besteht z. B. aus Poly
silizium.
Es folgt das phototechnische Strukturieren der Nitridschicht
für einen anschließenden LOCOS-Prozeß. In dem LOCOS-Prozeß
werden die Isolationsbereiche 14 erzeugt. Die Isolationsbe
reiche 14 bestehen aus Oxid in einer Dicke von etwa 0,3 µm.
Nach dem Entfernen der Nitridschicht ergibt sich die in Fig. 2
dargestellte Struktur.
Nach Abdecken der Struktur mit einer Lackmaske 15 (vergl. Fig.
3) wird durch Implantation mit p-dotierenden Ionen ein
Kollektor 16 für den zweiten Bipolartransistor und durch Im
plantation mit n-dotierenden Ionen eine Basis 17 für den
zweiten Bipolartransistor erzeugt.
Nach dem Entfernen der Lackmaske 15 wird auf die Struktur
ganzflächig eine erste leitfähige Schicht 18 aufgebracht. Die
erste leitfähige Schicht 18 ist zusammengesetzt aus einer p⁺-do
tierten Polysiliziumschicht 18a und einer darauf angeordneten
Silizidschicht 18b (s. Fig. 4).
Nach dem ganzflächigen Abscheiden einer schützenden Oxid
schicht (nicht dargestellt) folgt eine Strukturierung der
ersten leitfähigen Schicht 18 zur Bildung eines Basisan
schlusses 181 für den ersten Bipolartransistor, eines Emitter
anschlusses 182 für den zweiten Bipolartransistor und eines
Kollektoranschlusses 183 für den zweiten Bipolartransistor
(s. Fig. 5). Unter Verwendung einer Lackmaske folgt die
Implantation von n-dotierenden Ionen zur Erzeugung eines in
aktiven Basisbereichs 19 für den zweiten Bipolartransistor.
Unter Verwendung einer weiteren Lackmaske erfolgt eine Im
plantation mit p-dotierenden Ionen zur Erzeugung einer Basis
20 für den ersten Bipolartransistor. Der Basisanschluß 181,
der Emitteranschluß 182 und der Kollektoranschluß 183 werden
mit einer Isolationsstrukur 21 versehen. Die Isolationsstruktur
21 wird dadurch hergestellt, daß ganzflächig eine Oxidschicht
abgeschieden wird z. B. durch thermische Zersetzung von
Si(OC2H5)4 (sogenanntes TEOS) aus der Gasphase, die an
schließend anisotrop rückgeätzt wird. Im Anschluß an eine
übliche Nachbehandlung folgt die ganzflächige Herstellung
einer zweiten leitfähigen Schicht. Die zweite leitfähige
Schicht wird hergestellt durch Abscheiden von Polysilizium und
anschließende Implantation mit n⁺-dotierenden Ionen. Durch
Strukturieren der zweiten leitfähigen Schicht entstehen ein
Emitteranschluß 221 für den ersten Bipolartransistor, ein
Kollektoranschluß 222 für den ersten Bipolartransistor, ein
Basisanschluß 223 für den zweiten Bipolartransistor und ein
Substratanschluß 224 für den zweiten Bipolartransistor. Es
folgt ein Temperaturschritt zum Austreiben der Dotierstoffe.
In bekannter Weise erfolgt eine Weiterführung des Prozesses
mit Erzeugen eines Zwischenoxids, Öffnen von Kontaktlöchern
und der Metallisierung der Kontaktlöcher (nicht dargestellt).
Das Substrat 1 wird entweder über die Rückseite oder durch
einen der Gräben 9 mit einem Anschluß versehen (nicht dar
gestellt). Für den ersten Bipolartransistor stellt die erste
vergrabene Schicht 4 einen vergrabenen Kollektor dar. Die
Substratspannung für den ersten Bipolartransistor muß daher an
das Substrat 1 angeschlossen werden. Für den zweiten Bipolar
transistor stellen die zweite Epitaxieschicht 3 und die dritte
Epitaxieschicht 6 in schaltungstechnischer Hinsicht das
Substrat dar. Die Dotierung der zweiten Epitaxieschicht 3 ist
daher so gewählt, daß die gemeinsam mit der zweiten ver
grabenen Schicht 5 ausgebildete Raumladungszone an der darunter
liegenden ersten Epitaxieschicht 2 anstößt. Die erste
Epitaxieschicht 2 hat die Aufgabe, einen Durchschlag zwischen
der zweiten vergrabenen Schicht 5, die einen vergrabenen
Kollektor für den zweiten Bipolartransistor darstellt, und dem
Substrat 1 (einen sogenannten punchthrough) zu vermeiden. Der
Substratanschluß 224 für den zweiten Bipolartransistor ist
über den dritten Anschlußbereich 13 mit der zweiten Epitaxie
schicht 3 und der dritten Epitaxieschicht 6 verbunden. Über
den Substratanschluß 224 wird daher die Substratspannung für
den zweiten Bipolartransistor angelegt.
In Fig. 6 ist der in Fig. 5 mit VI-VI bezeichnete Schnitt
durch die Schaltungsstruktur dargestellt. Sowohl der erste
Bipolartransistor mit der Basis 20 und dem ersten Anschlußbe
reich 7 als auch der zweite Bipolartransistor mit der Basis
17, dem zweiten Anschlußbereich 8 und dem dritten Anschluß
bereich 13 sind ringförmig von Isolationsbereichen 14 umgeben.
Zur Erhöhung der Packungsdichte ist es möglich, jeweils
mehrere Transistoren vom Typ des zweiten Transistors mit der
Basis 17 und dem zweiten Anschlußbereich 8 innerhalb eines
einzigen ringförmigen Isolationsbereichs anzuordnen. In diesem
Fall genügt für alle in diesem ringförmigen Isolationsbereich
14 angeordneten zweiten Bipolartransistoren ein einziger
dritter Anschlußbereich 13 zur Kontaktierung der zweiten
Epitaxieschicht 3.
Das erfindungsgemäße Herstellverfahren benötigt bei einer Aus
gangskonfiguration, wie sie im Ausführungsbeispiel zugrunde
gelegt ist, bis zur Herstellung der Kontaktlöcher 6 Masken,
nämlich: eine Maske zur Implantation von Kollektor 16 und
Basis 17 des zweiten Bipolartransistors, eine Maske zur
Strukturierung der ersten leitfähigen Schicht 18, eine Lack
maske zur Implantation des inaktiven Basisbereichs 19 für den
zweiten Bipolartransistor, eine Maske zur Implantation der
Basis 20 für den ersten Bipolartransistor, eine Maske zur
Strukturierung der zweiten leitfähigen Schicht und eine Maske
zur Kontaktlochätzung.
In dem hier beschriebenen Beispiel ist der erste Bipolar
transistor ein npn-Transistor und der zweite Bipolar
transistor ein pnp-Transistor, eine umgekehrte Wahl der Leit
fähigkeitstypen ist ebenfalls möglich.
In dem beschriebenen Ausführungsbeispiel wird die Isolation
des ersten Bipolartransistors vom zweiten Bipolartransistor
durch isolierende Gräben realisiert. Andere Realisierungen
der Isolation z. B. durch Box-Isolation, LOCOS-Isolation oder
dielektrische Isolation durch Anordnung der Bipolar
transistoren in entsprechend dotierten Wannen sind ebenfalls
möglich und gehen nicht über die Erfindung hinaus.
Claims (6)
1. Herstellverfahren für eine integrierte Schaltungsanordnung
mindestens mit einem ersten Bipolartransistor und einem
zweiten Bipolartransistor, die zueinander komplementär sind,
mit folgenden Schritten:
- a) eine erste leitfähige Schicht (18), die ganzflächig aufge bracht ist und die von einem ersten Leitfähigkeitstyp dotiert ist, wird so strukturiert, daß daraus mindestens ein Basisanschluß (181) für den ersten Bipolartransistor und ein Emitteranschluß (182) für den zweiten Bipolar transistor entstehen,
- b) Oberfläche und Flanken des Basisanschlusses (181) des ersten Bipolartransistors und des Emitteranschlusses (182) des zweiten Bipolartransistors werden mit einer Isolations struktur (21) bedeckt,
- c) eine zweite leitfähige Schicht, die ganzflächig aufgebracht ist und die von einem zweiten Leitfähigkeitstyp dotiert ist, wird so strukturiert, daß daraus ein Basisanschluß (223) für den zweiten Bipolartransistor und ein Emitteranschluß (221) für den ersten Bipolartransistor entstehen.
2. Herstellverfahren nach Anspruch 1,
dadurch gekennzeichnet, daß bei der
Strukturierung der ersten leitfähigen Schicht (18) zusätzlich
ein Kollektoranschluß (183) für den zweiten Bipolartransistor
gebildet wird, dessen Oberfläche und Flanken ebenfalls mit der
Isolationsstruktur (21) bedeckt werden und daß bei der
Strukturierung der zweiten leitfähigen Schicht zusätzlich ein
Kollektoranschluß (222) für den ersten Bipolartransistor ge
bildet wird.
3. Herstellverfahren nach Anspruch 1 oder 2,
dadurch gekennzeichnet, daß die
Strukturierung der zweiten leitfähigen Schicht so erfolgt,
daß der Emitteranschluß (221) zum Basisanschluß (181) bei dem
ersten Bipolartransistor und der Basisanschluß (223) zum
Emitteranschluß (182) bei dem zweiten Bipolartransistor
selbstjustiert definiert werden so daß damit der Abstand
zwischen dem Emitterbereich und dem inaktiven Basisbereich in
dem ersten Bipolartransistor und in dem zweiten Bipolar
transistor nur von der Dicke der Flanke der den Basisanschluß
(181) des ersten Bipolartransistors und den Emitteranschluß
(182) des zweiten Bipolartransistors bedeckenden Isolations
struktur (21) abhängt.
4. Herstellverfahren nach einem der Ansprüche 1 bis 3,
dadurch gekennzeichnet, daß die
Isolationsstruktur (21) durch Strukturierung einer SiO2-
Schicht gebildet wird, die durch thermische Zersetzung von
Si(OC2H5)4 (TEOS) abgeschieden wird.
5. Herstellverfahren nach einem der Ansprüche 1 bis 4,
dadurch gekennzeichnet, daß die erste
leitfähige Schicht (18) und die zweite leitfähige Schicht
ganzflächig als dotierte Polysiliziumschicht oder als dotierte
Polyzidschicht erzeugt werden.
6. Herstellverfahren nach einem der Ansprüche 1 bis 5,
gekennzeichnet durch folgende Schritte:
- a) es wird ein Substrat (1) vom ersten Leitfähigkeitstyp ver wendet,
- b) auf dem Substrat (1) wird eine hochdotierte Schicht (2) vom zweiten Leitfähigkeitstyp erzeugt,
- c) der erste Bipolartransistor und der zweite Bipolartransistor werden durch tiefe, in das Substrat (1) hineinreichende, mit isolierendem Material gefüllte Gräben (9) voneinander isoliert,
- d) mindestens ein Graben (9) ist ringförmig so ausgebildet, daß er mindestens den zweiten Bipolartransistor enthält,
- e) innerhalb des den zweiten Bipolartransistors umgebenden Grabens (9) wird ein Kontakt (13) von der Oberfläche zu der hochdotierten Schicht (2) hergestellt.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19904000351 DE4000351A1 (de) | 1990-01-08 | 1990-01-08 | Herstellverfahren fuer eine integrierte schaltungsanordnung mit zwei zueinander komplementaeren bipolartransistoren mit selbstjustiertem emitter-basis-komplex |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19904000351 DE4000351A1 (de) | 1990-01-08 | 1990-01-08 | Herstellverfahren fuer eine integrierte schaltungsanordnung mit zwei zueinander komplementaeren bipolartransistoren mit selbstjustiertem emitter-basis-komplex |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE4000351A1 true DE4000351A1 (de) | 1991-07-18 |
Family
ID=6397740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19904000351 Withdrawn DE4000351A1 (de) | 1990-01-08 | 1990-01-08 | Herstellverfahren fuer eine integrierte schaltungsanordnung mit zwei zueinander komplementaeren bipolartransistoren mit selbstjustiertem emitter-basis-komplex |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE4000351A1 (de) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0137906A1 (de) * | 1983-08-04 | 1985-04-24 | International Business Machines Corporation | Verfahren zur Herstellung vertikaler NPN und lateraler PNP Transistoren im selben Halbleiterkörper. |
| EP0301468A2 (de) * | 1987-07-29 | 1989-02-01 | Fairchild Semiconductor Corporation | Verfahren zum Herstellen komplementärer kontaktloser vertikaler Bipolartransistoren |
| US4873204A (en) * | 1984-06-15 | 1989-10-10 | Hewlett-Packard Company | Method for making silicide interconnection structures for integrated circuit devices |
-
1990
- 1990-01-08 DE DE19904000351 patent/DE4000351A1/de not_active Withdrawn
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0137906A1 (de) * | 1983-08-04 | 1985-04-24 | International Business Machines Corporation | Verfahren zur Herstellung vertikaler NPN und lateraler PNP Transistoren im selben Halbleiterkörper. |
| US4873204A (en) * | 1984-06-15 | 1989-10-10 | Hewlett-Packard Company | Method for making silicide interconnection structures for integrated circuit devices |
| EP0301468A2 (de) * | 1987-07-29 | 1989-02-01 | Fairchild Semiconductor Corporation | Verfahren zum Herstellen komplementärer kontaktloser vertikaler Bipolartransistoren |
Non-Patent Citations (5)
| Title |
|---|
| - US-Z: COMPLEMENTARY VERTICAL BIPOLAR TRANSISTORS, In: IBM Technical Disclosure Bulletin, Vol. 31, No.12, May 1989, S. 353-354 * |
| - US-Z: HO, a.P. * |
| et.al.: HIGH PERFORMANCE PNP AND NPN BIPOLAR CHIP. In: IBM Technical Disclosure Bulletin, Vol.23, No.7B, Dec.1980, S.3232-3235 * |
| et.al.: Low Pressure Depo-sition of Doped Si02 by Pyrolysis of Tetraethyl- orthosilicate (TEOS). In: J. Electrochem. Soc., Vol.136, No.10, Oct.1989, S.3033-3043 * |
| US-Z: BECKER, Frank S. * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69026460T2 (de) | Ein Bi-CMOS-Verfahren | |
| DE69328758T2 (de) | Verfahren zur Herstellung von SOI-Bipolar- und MOS-Transistoren | |
| DE68926224T2 (de) | Verfahren zum Herstellen einer BICMOS-Anordnung | |
| DE102010001290B4 (de) | Bipolartransistor mit Basis-Kollektor-Isolation ohne Dielektrikum und Verfahren zum Herstellen eines Solchen | |
| EP0227970B1 (de) | Verfahren zum gleichzeitigen Herstellen von selbstjustierten bipolaren Transistoren und komplementären MOS-Transistoren auf einem gemeinsamen Siliziumsubstrat | |
| DE4139490A1 (de) | Bicmos-vorrichtung und verfahren zur herstellung derselben | |
| DE2612667A1 (de) | Verfahren zur herstellung dielektrisch isolierter halbleiterbereiche | |
| DE69530441T2 (de) | Eine Methode zur Herstellung von BiCMOS-Halbleiterteilen | |
| DE69232348T2 (de) | Integrierte Halbleiterschaltungsanordnung und Verfahren zu ihrer Herstellung | |
| DE19844710C2 (de) | Mit einer Submikrometer-CMOS-Technik kompatible integrierte Halbleiterschaltung mit einem lateralen Bipolartransistor und diesbezügliches Herstellungsverfahren | |
| WO2005055289A2 (de) | Komplementäre bipolar-halbleitervorrichtung | |
| DE3882251T2 (de) | Verfahren zum Herstellen eines bipolaren Transistors unter Verwendung von CMOS-Techniken. | |
| EP1415340B1 (de) | Verfahren zum parallelen herstellen eines mos-transistors und eines bipolartransistors | |
| DE60036177T2 (de) | Flachgraben-Isolationsstruktur für Bipolar-Transistoren | |
| EP1258924A2 (de) | Verfahren zur Herstellung von Bauelementen auf einem SOI-Wafer | |
| DE10250204B4 (de) | Verfahren zur Herstellung von Kollektorbereichen einer Transistorstruktur | |
| DE3486144T2 (de) | Verfahren zur herstellung einer halbleiteranordnung. | |
| EP0239825B1 (de) | Verfahren zur Herstellung einer Bipolartransistorstruktur für Höchstgeschwindigkeitsschaltung | |
| DE3915634C2 (de) | Verfahren zur Herstellung eines Bipolar-Transistors mit einer miniaturisierten Emitterschicht | |
| EP1436842B1 (de) | Bipolar-transistor und verfahren zum herstellen desselben | |
| DE4434108A1 (de) | Verfahren zur Erzeugung eines niederohmigen Kontaktes zwischen einer Metallisierungsschicht und einem Halbleitermaterial | |
| EP0174022A1 (de) | Transistorstruktur | |
| DE3688030T2 (de) | Bipolare integrierte schaltung mit isolationsstruktur und substratkontakt und verfahren zur herstellung. | |
| DE4000351A1 (de) | Herstellverfahren fuer eine integrierte schaltungsanordnung mit zwei zueinander komplementaeren bipolartransistoren mit selbstjustiertem emitter-basis-komplex | |
| EP0418422B1 (de) | CMOS-kompatibler Bipolartransistor mit verringerter Kollektor/Substrat-Kapazität und Verfahren zu dessen Herstellung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
| 8139 | Disposal/non-payment of the annual fee |