JPS6042925A - 出力保護回路付ドライバ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は半導体による出力回路（ドライバ）に係９、特
に感熱記録などに用いられるドライバの電源投入及び切
断時におけるドライバ及び負荷の保護回路方式に関する
。

〔発明の背景〕

感熱記録ヘッドなどのような半導体ドライバを用いた回
路では、いわゆるドライブ信号を処理するための論理−
回路部分と、高出力電圧や高出力電流を得るための出力
部分とが混在するため、これらの回路への電源投入及び
切断には特に注意が必要である。すなわちこれら２つの
部分に印加する電源が異なるために、回路方式や電源投
入又は切断のタイミングによっては出力部分や負荷（感
熱ヘッドの場合は発熱抵抗体）ｆ：破壊する恐れがあっ
た。

第１図〜第５図を用いて従来例につき説明する。

第１図は従来のドライバの構成を示すブロック図である
。第１図において、１はシフトレジスタ、２はラッチレ
ジスタ、３は出力部ドライバであシ、これらのブロック
内には、一般に８〜３２組の回路網が内蔵されている。

シフトレジスタ１のデータ端子りにはデータ信号端子４
、シフトクロックの端子ＣＰにはクロック端子５が接続
され、このシフトレジスタ１の出力はシリアル・出力端
子Ｑから端子８へ、またｎ本（この場合は、３２本）の
パラレル出力端子１１からラッチレジスタ２へ出力され
る。またラッチレジスタ２はシフトレジスタ１のパラレ
ル出力を入力としラッチ信号端子６からラッチ端子りに
入力されるラッチ信号によって一時記憶して出力端子１
ｚにデータを出力する。

出力部３は、ラッチレジスタ２の出力を入力とレスト四
−プ信号端子７からストローブ端子ＳＴＢにストローブ
信号の入力があった場合にのみ出力回路を動作させる。

なお、９は論理回路用電源端子、１０は接地端子、１３
は出力端子である。

第２図は、第１図のシフトレジスタ１及びラッチレジス
タ２、出力ドライバ３０回路網の１組ずつを抜き出した
ものでアシ、シフトレジスタ１にはマスタスレーブ付の
７リツプフロツプ２１が、ラッチレジスタ２には通常の
７リツプフロツプ２２が、出力ドライバ３にはアンドゲ
ート２３とオープンコレクタのインバータ（トランジス
タ）２４が用いられている。各組は図の左右方向に３２
組接続される。なお、第２図における各信号線４′〜８
′は第１図の各端子４〜８に対応する各組閣の接続部の
信号線、信号線１１′〜１３′は各紙白の接続部の信号
線であシ、各組のほぼ同様の働きを行う。

これらの回路の動作を第３図を用いて説明する。

クロック端子５からシフトレジスタ１のクロック端子Ｃ
Ｐに与えられるクロック信号に同期してデータ信号端子
４からデータ端子りに記録データを入力すると、記録デ
ータはシフトレジスタ１内の各組の７リツプフーロツプ
２１中を転送される。第１図の場合には、３２個の記録
データが３２個のクロックパルスで３２個のフリップフ
ロップ２１に入力される。記録データの入力を終えた後
にラッチ信号端子６からラッチレジスタ２のラッチ端子
りにラッチパルスを入力すると、ラッチレジスタ２にシ
フトレジスタ１中の記録データが並列に移される。ラッ
チ動作後にストローブ信号端子７から出力部３のストロ
ーブ端子１９ＴＢ４Ｃストローブパルスを入力すると、
記録周期Ｔｏに対してストローブパルスの幅Ｔ１の間の
み出力部３がオン動作する。

これらの回路は、一般にＩ”　Ｌ　Ｌ　Ｉｎｔｅｇｒａ
ｔｅｄＩｎｊｅｃｔｉｏｎ　Ｌｏｇｉｃ）やＢＩＣＭＯ
８（Ｐｉｐｏｌａｒ２ｎｄ　ＣＱｍｐｒｅｍｅｎｔａｒ
ｙＭｅｔａｌ　０Ｘ１ｄ６　−ｆ３　ｅｍｉ　ｃｇｎｄ
ｕｃ　ｔ　ｏｒ）によシ作られ、前記のよ・うに８〜３
２組の回路網を１つの回路として集積したドライバチッ
プ１４として作成するため回路を小屋にできる利点がお
る。

第４図は、このドライバチップ１４を複数用いて、多数
の発熱抵抗体１５を駆動しようとする場合の回路構成図
でおる。ドライバチップ１４ａ。

１４ｂ、１４ｃ・・・１４には図のように従属接続され
、その出力端子１３は発熱抵抗体１５の一方の側に接続
される。各チップ１４ａ、１４にへの信号入力は、信号
端子４及び出力端子８以外は全て並列接続される。こ孔
゛らのチップ１４ａ〜１４には、通常２発熱抵抗体１５
を設けたセラミックス基板上に直接に実装されるが、こ
の場合、各チップ１４の接地端子１０ａ−１０には、共
通線１０ｔを経由して端子１０ｍに接続される。また、
発熱抵抗体１５の他方の側も、共通線１５を経由して駆
動電源端子１７に接続される。なお、各チップ１４ａ〜
１４にの論理回路用電源端子９ａ〜９にも共通の電源端
子９ｔに接続される。このようにして端子９ｔ、１０ｍ
間には論理回路用電源よシミ圧Ｖ＆を、端子ｘＯｍ、１
７間には記録用電源よ）電圧Ｖｍを印加しておき、端子
４〜７には先のような信号を印加して記録を行なう。こ
のようにすると、記録ヘッドが大変小型になる利点があ
る。

しかじな、がら一方では、２つの電源を有するために本
質的に次のような問題がある。すなわち、論理回路の電
源電圧が確立する前に記録用電源が確立したυ、論理回
路の電源が先に切断されてから記録用電源が切断される
ような場合である。この場合は、論理回路の動作及び出
力は保証されず、したがって出力部３や負荷１５には過
大な電流が流れて誤動作したシ、破壊したシする問題が
ある。

このため従来は２つの電源電圧の立上シ立下ｐ特性調整
してこれらを防止している。これを第５図によって説明
す谷゛。第５図は、２つの電源電圧の投入及び切断時の
立上シ及び立下がシ特性を示している。すなわち、従来
は、論理部の電源電圧ＶＬの立上シ遅れ時間Ｔｂｎを過
ぎて電圧ＶＪ、が安定してから記録用の電源電圧ＶＲを
徐々に立上げる遅れ時間ＴＲＩＬをもたせたいわゆるデ
ィレィシーケンスを電源回路に持たせておシ、電源を切
断するときも記録用の電源を切断してから時間Ｔｄを置
いて論理部の電源を切断して遅れ時間Ｔｕｔ。

Ｔ　Ｌ　ｔを整合させている。このようにして、論理部
の電圧が安定している間に記録動作を禁止しつつ記録用
電源を投入切断する必要があった。このような回路の設
定は、現象が不安定なうえこの部分の故障が記録部に波
及するため確実で信頼性を高く製作する必要があｐ１記
録電源の構成を複雑にしまた高価にする欠点があった。

〔発明の目的〕

本発明は、上記した従来技術の欠点をなくし、電源の切
断投入時にドライバ自体が保護作用を有するドライバを
提供するにある。

〔発明の概要〕

この目的を達成するため、本発明は、電源の切断及び投
入を検出する手段及び検出信号に基づいて出力の動作を
禁止する手段をドライバに内蔵させたことを特徴とする
。

〔発明の実施例〕

第６図は、本発明の１実施例の回路構成を示す回路図で
ある。第６図において、参照符号５〜１７は第１図及び
第２図と同一名称の同一機能部品であム１組のみ図示し
である。参照符号３１〜３８は出力部構成部品で、３１
及び３２はＰＭＯ８）ランジスタ、３３はＮＭＯ８）ラ
ンジスタ、３４及び３５は抵抗体、１５は感熱記録用の
発熱抵抗体、３７及び３Ｂはトランジスタである。また
電源投入及び切断の検出回路４３は、抵抗３９〜４１及
びトランジスタ４２から成る。

出力部は、発熱抵抗体１５を駆動する出力トランジスタ
３８及びこれを前段で駆動するプリドライブ用トランジ
スタ３７とから成る本来の駆動部及び、ＭＯＳトランジ
スタ３１〜３３から成る駆動制御回路から成っている。

電源投入の検出は、トランジスタ４２０ペースエミツタ
間のしきい値電圧を利用し、抵抗３９及び４１により分
圧しだ電圧をペースエミッタ間に入力してこのしきい値
電圧と比較することによシ論理回路用電源電圧が十分に
立上がったかどうかを検出している。この検出電圧は、
トランジスタ４２のしきい値電圧をＶｔｚ抵抗３９及び
４１の分圧比をＮとすれば、ＶｉＸＮで与えられる。電
源電圧がこの検出電圧を越えるまでは、トランジスタ４
２は導通せず、したがって出力信号線３６に得られる検
出信号ＶｄＯ値もほぼ電源電圧に等しい。検出電圧はこ
のドラ。イノくの温度や分圧抵抗３９．４１の分圧比に
よってバラツキが生じるが、感熱ヘッドドライバのよう
に単純な論理動作をする機能に対しては全く問題がない
。この検出信号Ｖａは、各組の駆動制御回路のＰＭＯ８
）ランジスタ３２に並列に入力される。

一方、電源電圧が検出電圧を越えるまでは、トランジス
タ３２はトランジスタ３１に対して直列に接続されてい
るので、トランジスタ３１及び３３の動作にかかわらず
トランジスタ３２が非導通となり、プリドライブトラン
ジスタ３７のベース電流が供給されず、エミッタフォロ
ワ動作のブリドライバ ３８も導通せず、記録用電源が先に投入されたり論理部
の電源が先に切断されても誤って出力トランジスタ３８
がオン動作することはない。なお、この検出信号Ｖａを
ラッチレジスタ２２のリセット入力として与えておくと
、ラッチレジスタ２２の内容がリセットされるので、そ
の後にたとえストローブ信号が誤って入力されても、誤
って記録したシ、出力部や発熱抵抗体１５を破壊したシ
することが無い利点がある。

第７図は以上の動作と電源の立上がシ特性との関係を示
したもので、第５図の従来例と対応させると明白である
が、論理回路用電源電圧が検出電圧に達するまでの遅れ
時間ＴｔＲおよび検出電圧以下に低下した後の遅れ時間
Ｔ　ｔ　ｔの不安定期間は電源投入検出回路４３から得
られる検出信号Ｖａによってトランジスタ３２を非導通
としておくことによシ、第５図と全く反対のシーケンス
°特性となっても出力部を保険することができる。

なお、以上は単なる実施例であり、変形は自由である。

例えば、電源の投入検出回路は特別なチップとして作成
しドライバチップには駆動制御回路を搭載するようにし
ても良い、また電源の投入検出回路及び出力部の電源を
、いわゆるアンドゲートマでの論理回路部の電源と切離
しても良い。

この場合、論理回路部の電源電圧を変えずに出力部の電
源電圧を別個に設定可能となるために出力部の適用範囲
を拡張できる利点がある。

また、駆動制御回路は通常用いられるクロットゲート形
式にしても良い。また同一基板上にチップセレクト用の
シフトレジスタやラッチレジスタを搭載した場合、先の
ラッチレジスタ３ではなく、このチップセレクト用ラッ
チレジスタに検出信号Ｖａを供給して初期リセットを行
なわせても良い。

この場合検出信号端子の負荷が減少する利点がある。ま
た、本発明は感熱記録用途以外への応用も可能である。

〔発明の効果〕

以上のように本発明によれば、容易にドライバへの電源
投入時のドライバ部自体による保護作用を与えることが
可能である。

【図面の簡単な説明】

第１図は従来のドライバのブロック図、第２図は従来の
ドライバの内部の１組の論理ブロック図、第３図は従来
のドライバの動作を示すタイミングチャート、第４図は
従来のドライバの感熱記録ヘッドへの実装状態を示す回
路図、第５図は従来のドライバを用いる場合の電源電圧
タイミングチャート、第６図は本発明によるドライバの
回路図、第７図は本発明によるドライバの効果を示す電
源電圧及び検出信号のタイミングチャートである。 １・・・シフトレジスタ、２・・・ラッチレジスタ、３
・・・出力部、１４・・・ドライバチップ、３１〜３３
・・・駆動制御用のトランジスタ、４３・・・電源投入
検出回ｔＪ図 Ｍ

Claims (1)

1. 【特許請求の範囲】 １、論理回路用電源に接続されたシフトレジスタ、ラッ
   チ回路、ゲート回路及び駆動用電源に接続された出力ト
   ランジスタを含み、シフトレジスタの出力をラッチ回路
   でラッチしてゲート回路を介して出力トランジスタに与
   えるドライバにおいて、電源の投入及び切断を検出する
   電源検出手段と、この電源検出手段の検出信号によシ前
   記出力トランジスタの出力動作を禁止する狭止手段を設
   け、この禁止手段を前記シフトレジスタ、ラッチ回路。 ゲート回路及び出力トランジスタと一体的に設けたこと
   を特徴とする出力保護回路付ドライバ。 ２、特許請求の範囲第１項において、前記禁止手段は前
   記ゲート回路と出力トランジスタの間に接続されたベー
   ス電流制御用ＭＯ８トランジスタを備え、前記電源検出
   手段は、前記論理回路用電源電圧な分圧する分圧抵抗と
   、この分圧抵抗の分圧電圧に応動して前記ＭＯ８）ラン
   ジスタを制御する検出信号を出力するトランジスタを備
   えたことを特徴とする出力保獲回路付ドライバ。 ３、特許請求の範囲第１項ｔたは第２項において、前記
   検出電圧はさらに前記ラッチ回路をリセットするように
   したことを特徴とする出力保饅回路付ドライバ。