JPS6042872A - 砒化ガリウム電界効果型トランジスタ - Google Patents

砒化ガリウム電界効果型トランジスタ

Info

Publication number
JPS6042872A
JPS6042872A JP15028383A JP15028383A JPS6042872A JP S6042872 A JPS6042872 A JP S6042872A JP 15028383 A JP15028383 A JP 15028383A JP 15028383 A JP15028383 A JP 15028383A JP S6042872 A JPS6042872 A JP S6042872A
Authority
JP
Japan
Prior art keywords
fet
thin film
mes
gaas
osmium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15028383A
Other languages
English (en)
Inventor
Hiroshi Yamazoe
山添 博司
Atsushi Nakagawa
敦 中川
Takashi Hirose
広瀬 貴司
Ichiro Yamashita
一郎 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP15028383A priority Critical patent/JPS6042872A/ja
Publication of JPS6042872A publication Critical patent/JPS6042872A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/80Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、砒化ガリウム(GaAs )半導体表面に、
金属薄膜が直接、接して′なるケ8−トを有する、砒化
ガリウム(GaAs )電界効果型トランジスタ(以下
、電界効果型トランジスタをMES −FETといい、
砒化ガリウム電界効果型トランジスタをGaAs・MF
、s・FETという)に関するものである。
(従来例の構成とその問題点) 近年、数GHz以上の高周波帯での通信において、Ga
As−MES−FETは鍵となる素子とみなされるに至
っており、産業界においては、その素子の開発・製造が
盛んである。
ここで、MES−FETについて説明する。図はMES
・FETの構成を示す斜視図で1は、絶縁性ないし、手
絶縁性基板、2は半導体からなる活性層、3゜4はソー
スとドレイン、5がダートである。なお、前記中絶縁性
の意味は、体積抵抗率がほぼ107Ω・α以上であるこ
とである。MES −FETの動作原理は、ケ゛−ト金
属と、活性層中導体の接触による半導体の内部への空乏
層の広がりを、ダート金属の電位で制御し得ることに由
来する。
この半導体としては、本発明では砒化ガリウム(GaA
s )をさしている。
図に示されるようなGaAs −MES−FETにおい
て、ケゞ−15は、従来、アルミニウム(At ) ’
、チタン(T1)、クロム(Cr )、白金(Pt)、
タングステン(W)が用いられて来た。
これら従来のGaAs −MES ・FETにおいては
、まだ、相互コンダクタンス(1m )が十分でない。
現在、ケ8−ト付近に堀り込み(リセス)を入れない通
常の南進でゲート長(図L)1μmとして、ケ9−ト巾
(W)1間(ミリ・メートル)当り、150〜200 
ms (ミリ・シーメンス)程度でめろうOケ”−ト5
’fktとした場合400℃近傍で、ALが#−纏体2
の中へ拡散し、また、GaAs牛導体2の各原子がこの
AAの内部へ拡散し、MES−FETの特性を大きく劣
化させる。
ケ” −) 5 f ’[’iとした場合、450℃付
近で空気中の水分のためば化されてしまう。また、50
0℃付近でGaAs −MES−FET特性は急激に劣
化する。
ケ8−ト5をCrとした場合、400℃でCrがGaA
s手導体2の中へ拡散し、またヰ導体2の構成原子のガ
リウム(Ga)がケ8−トのCrの内部へ拡散する。
ケ・−15をptとした場答、250〜300℃で牛導
体2の表層と反応し、新たな化合物を作る。グー15を
W(タングステン)とした場合、本発明者らの経験によ
れば、400℃付近で、ゲート5が半尋体2から剥離す
る。
このように、MES’−PFJTが500℃の温度を経
験しても、Fg’t′特性が不変のダート材料はない。
以上、従来のMES −FETはflmが未だ不満足で
わること、高温で特6性等が変化し、これが信頼性にも
影響すると想定されることの2つの不満な点が残る。
(発明の目的) 本発明の目的は、従来より大きなimを有し、かつ、約
500℃の温度を経験しても、はとんどFIT特性が劣
イピしないGaAs・MES−’FETを娠供すること
である。
(発明の構成) 本発明のMES−FETは、オスミウム(03)薄膜、
又はオスミウム(O8)薄膜を含む多層膜からなり、し
かも前記オスミウム(O8)薄膜が牛4体表面に接1て
なるケ゛−トを有するものでおり、これにより、−従来
より大きなgmを有し、かつ、約500℃の温度を経験
しても、はとんどFET特性が劣化しない−MES−F
ETが得られる。
(実施例の説明) 以下本発明の実施例について、図を参照しながら説明す
る。
半絶縁性砒化ガリウム(GaAs )上に、濃度約2 
x lQ”/cn+3の硫黄(S)不純物を含むGaA
s活性層(厚み約2oooK)を気オB成長で形成した
ものを基板lとする。
つぎに、前記基板lについて、苛性ソーダ(Na’OH
)水溶液、と、過酸化水素(H2O2)水混液でもって
、GaAs活性層2を図のようにメサエッチする。同図
において、GaAs活性層の厚みAは約2000えであ
る。
つキニ、ソースとドレイン3,4のオーミック電極を以
、下の如く形成した。金(Au )−ヶ9ルマニウム(
Ge、)合金(Geが12W10含まれる)を約130
0ス、ニッケル(Ni)を約300にさらに金(Au)
を約3oooK、順次、電子ビーム蒸着し、リフト・オ
フ法で電極/ぐターンを形成し、その後、アルゴン(A
r)気流中で、4ル0℃3分熱処理する・ つぎにゲート5の形成を行う。電極・母ターンの形成は
リフト・オフ法によった。ケゞ−ト金属膜のかるく、エ
ツチングされる。本実施例で使用された金属材料は、ア
ルミニウム(At)、チタy(TI)、クロム(Cr)
、白金(pt )、タングステン(W)、金(Au)及
びオスミウム(08)であった。オスミウム(03)の
ケ゛−ト用膜形成法トシテハ、ステンレス皿に、オスミ
ウム(Oa)粉を均一に並べてターゲットとして、DC
・マグネトロン・スノぐツタ−法を用いた。オスミウム
(03)は酸化しやすく、長時間のノリ・スArツタ−
が必要であった。
タングステン(W)の場合も同じく、DC・マグネトロ
ン・スノソソター法で、他のものは、I X ] ]0
−6Torr以の真空中で電子ビーム蒸着法で形成した
。図において、ゲート長しは1μm1チヤン′ネル巾W
は250μmとしだ。
MES −FETの相互コンダクタンス< gm >の
測定は、カーブ・トレニサーを使用して行った。相互コ
ンダクタンス< gm >は、ドレイン電圧を3vとし
、ドレイン電流25 mA付近の測定値でおる。9mは
ミ′す・シーメンス(4S)で表わされる。
おいて、金属多層膜の場合、GaAs活性層の上に、順
次左端の金属層から形成されてゆく。括弧内は、この時
の膜厚モニターから得られたおおよその膜厚値である。
各ロットには、複数個0GaAs基板が使われ、まへ、
各基板には敬100個の測定MES’−FETがある。
表のE1m値は、これら測定MES・FETに亘る平均
値である。
温度による影響を知るための、500℃の温度ストレス
をMES−FETに印加する実験の場合には、MES 
−FETの製作の手順に関して1、前述のものから変更
した。すなわち、最初にケ゛−トの形成を行い、つきに
500℃10分間の温度ストレスをアルコ8ン(Ar)
雰囲気で印加し、さらに、ソースとドレインのオーミッ
ク電極を形成して、MES−FETを得た。その結果は
゛′500℃経験ののちの結果″の個に示されている。
表61〜5は従来法による比較例である。ケ゛−ト金属
をAtやTi−AAの多層膜とした場合、500℃の温
度を経験すると、−9−ト・リークが増加する。
甚しい場合は、それ以後、FET特性を示さなくなる。
た場合、500℃の温度ストレスを印加すると、その後
は、ドレイン電流が極端に小さくなり、ドレイン電流2
5 mAが流せず、測定不能となる。
本発明によるオスミウム(O8)・ケ9−トをもつ場合
の実施例をaノl[’号6に示す、 l1mも従来のも
のより高い。また、500℃の熱処理では、9mはやや
下がるが実用に支障のない程度である。
本発明に対応して、オスミウム(O8)薄膜を含む多層
膜として、0s−Pt−Au 6るいは0s−Ti−A
tの場合の結果を、ロット番号6〜8に示されている。
gmは従来法による比較例に比べて高く、また、500
℃の温度ストレスにも、gmは、若干向上するかゲート
が0s−PL−Auの場合)、若干減少する(ダートが
0s−Ti−Atの場合)。いずれにしても、比較例に
比べて格段に優れている。
500℃の温度ストレス印加におけるgmの前記向上は
、・オスミウム(O8)と砒化ガリウム(GaAs )
表面がわずかに反応し、ダート直下のショット・キ、−
接合の質が若干向上していると推定している。
500℃の温度ストレス印加における9mの前記減少は
、多層膜0s−Ti−Ajのうち、アルミニウム(At
)が酸化したことに由来すると推定している。また、オ
スミウム(O8)の単層膜が500℃の温度ストレスを
受けるとl7mが下がるのは、O8の酸化による影響の
方が大きいからでめると判断される。
(発明の効果) 以上の説明から明らかなように、本発明のGaAsME
S−FETは、オスミウム(O8)薄膜またはオスミウ
ム(08)薄膜を含む多層膜からなり、しかも前記オス
ミウム(O8)薄膜が、砒化ガリウム(GaAs)・#
−導体表面に接してなるダートを有するものであり、従
って本発明によれば高い相互コンダクタンス(、ii’
m )を有し、温度ストレスにも従来のものよりも、安
定なMES−FETが得・られる。
【図面の簡単な説明】
図はMES−FETの斜視図である。 l・・・絶縁性又は中絶縁性基板、2・・・牛4体活性
層、3,4・・・ソースまたはドレイン、5・・・ダー
ト。

Claims (1)

    【特許請求の範囲】
  1. オスミウム薄膜、又はオスミウム薄膜を含む多層膜から
    なり、しかも前記オスミウム薄膜が砒化′ガリウム半導
    体表面に接してなるケ゛−トを有することを特徴とする
    砒化ガリウム電界効果型トランジスタ。
JP15028383A 1983-08-19 1983-08-19 砒化ガリウム電界効果型トランジスタ Pending JPS6042872A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15028383A JPS6042872A (ja) 1983-08-19 1983-08-19 砒化ガリウム電界効果型トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15028383A JPS6042872A (ja) 1983-08-19 1983-08-19 砒化ガリウム電界効果型トランジスタ

Publications (1)

Publication Number Publication Date
JPS6042872A true JPS6042872A (ja) 1985-03-07

Family

ID=15493586

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15028383A Pending JPS6042872A (ja) 1983-08-19 1983-08-19 砒化ガリウム電界効果型トランジスタ

Country Status (1)

Country Link
JP (1) JPS6042872A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0239329A2 (en) * 1986-03-28 1987-09-30 AT&T Corp. Preservation of surface features on semiconductor surfaces
JPH03257858A (ja) * 1990-03-07 1991-11-18 Nec Corp 薄膜コンデンサ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0239329A2 (en) * 1986-03-28 1987-09-30 AT&T Corp. Preservation of surface features on semiconductor surfaces
JPH03257858A (ja) * 1990-03-07 1991-11-18 Nec Corp 薄膜コンデンサ

Similar Documents

Publication Publication Date Title
US4186410A (en) Nonalloyed ohmic contacts to n-type Group III(a)-V(a) semiconductors
US5371383A (en) Highly oriented diamond film field-effect transistor
KR0142088B1 (ko) 반도체 장치 제조 방법
US20180130912A1 (en) Field effect transistor including graphene layer
JPS6042872A (ja) 砒化ガリウム電界効果型トランジスタ
JPS6242564A (ja) 薄膜トランジスタおよびその製造方法
US5536967A (en) Semiconductor device including Schottky gate of silicide and method for the manufacture of the same
JPS6042871A (ja) 砒化ガリウム電界効果型トランジスタ
JPS59222965A (ja) シヨツトキ−障壁ゲ−ト型電界効果トランジスタの製造方法
JPH02192119A (ja) 電極形成方法
JPS6024069A (ja) 電界効果型トランジスタ−
JPS62143461A (ja) n型GaAsオ−ム性電極
JPS6024067A (ja) 電界効果型トランジスタ−
JPS6024068A (ja) 電界効果型トランジスタ−
JPS6154263B2 (ja)
JPS59189676A (ja) 半導体装置
JPS6024072A (ja) 電界効果型トランジスタ−
JPS626675B2 (ja)
JPS6024066A (ja) 電界効果型トランジスタ−
US5235210A (en) Field effect transistor
JPS61187364A (ja) オ−ム性電極
JPS6218071A (ja) 半導体素子の製造方法
JPH02260433A (ja) 化合物半導体装置製造方法
JP2002261044A (ja) 半導体装置の製造方法および半導体装置
JPS6024073A (ja) 双ゲ−ト・シヨツトキ障壁ゲ−ト型電界効果トランジスタ