JPS6024069A - 電界効果型トランジスタ− - Google Patents

電界効果型トランジスタ−

Info

Publication number
JPS6024069A
JPS6024069A JP13240983A JP13240983A JPS6024069A JP S6024069 A JPS6024069 A JP S6024069A JP 13240983 A JP13240983 A JP 13240983A JP 13240983 A JP13240983 A JP 13240983A JP S6024069 A JPS6024069 A JP S6024069A
Authority
JP
Japan
Prior art keywords
gate
active layer
electrode
layer
gaas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13240983A
Other languages
English (en)
Inventor
Hiroshi Yamazoe
山添 博司
Atsushi Nakagawa
敦 中川
Takashi Hirose
広瀬 貴司
Ichiro Yamashita
一郎 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP13240983A priority Critical patent/JPS6024069A/ja
Publication of JPS6024069A publication Critical patent/JPS6024069A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/80Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、金属薄膜が半導体表面に直接、接してなるゲ
ートを有する電界効果型トランジスタ(以下、MES−
FICTと言う)に関するもので2 /−: あシ、特に、砒化ガリウム(GaAs) MES −F
ETのゲートの改良に関するものである。
従来例の構成とその問題点 近年、数G Hz以上の高周波帯での通信において、M
ES−FET、特に砒化ガリウム(GaAs)MES−
FETは重要な素子となっておシ、産業界においては、
開発製造が盛んである。
ここで、MES、FETについて説明する。MES−F
ETの構成を示す斜視図を図に示す。同図において1は
絶縁性ないし半絶縁性基板、2は半導体からなる活性層
、3,4はソース電極とドレイン電極、5が金属ゲート
電極である。前記半絶縁性の意味は、体積抵抗率がほぼ
1o Ω・cm以上であることである。MIC8−FE
Tの動作原理は、ゲート金属6と、活性層半導体2の接
触による半導体2の内部への空乏層の広がりを、ゲート
金属5の電位で制御し得ることに由来する。
この半導体としては、I−V族化合物半導体、特に砒化
ガリウム(GaAs)をさしている。
図に示されるようなMES、FETにおいて、3ベージ ゲート電極5は、従来、アルミニラA(Al)、チタン
(Ti)、りoム(Or)、白金(Pt)、タングステ
ン(イ)が用いられて来た。
これら従来のMES−FETにおいては、まだ相互コン
ダクタンス(jm )が十分でない。現在ゲート刊近に
堀り込み(リセス)を入れない通常の構造で、ゲート長
(図においてL) 1μmとして、ゲート巾(W)1m
m(ミリーメ−1−#)当り、150〜200 ms 
(ミリ嗜シーメンス)程度であろう。
ゲート5をAlとした場合、400℃近傍で、A1が半
導体2の中へ拡散し、甘だ、半導体2の各原子がこの人
1の内部へ拡散し、MES−FETの特性を大きく劣化
させる。
ゲート6をTiとした場合、460″C付近で、空気中
の水分のため酸化されてしまう。
ゲート6をOrとした場合、4oo℃でcrが半導体2
の中へ拡散し、また半導体2の構成原子のうち、ガリウ
ム(Ga)、インジウム(In)ないしアルミニウム(
A1)等がゲートのOrの特開昭GO−24069(2
) 内部へ拡散する。
ゲート5をptとした場合、250〜300’(:。
で半導体2の表層と反応し、新たな化合物を作る。
ゲート5をW(タングステン)とした場合、発明者等の
経験によれば、400℃付近で、ゲート5が半導体2か
ら剥離する。
前述のように、MES −IETが500°cの温度を
経験しても、特性が全ど不変のゲート材料はない。
以上、従来のMES−FETはgmが未だ不満足である
こと、高温で特性等が変化、これが信頼性にも影響する
と想定されることの2つの不満な点が残る。
発明の目的 本発明の目的は、従来より大きなgmを有し、かつ、約
500℃の温度を経験しても、全ど特性が劣化しないよ
うなMES 、FRTのだめのゲート1料、および構成
を提供するものである。
発明の構成 本発明のMES−FETは、半導体からなる活6ページ 性層と、前記活性層上に設けられたソース電極と、前記
活性層上に設けられたドレイン電極と、前記活性層上に
設けられた少なくともロジウム(Rh)薄膜を有するゲ
ート電極とからなるMli:S −FETである。前記
ゲート電極が、ロジウム(Rh )薄膜の上に更に金属
薄膜を積層すること、すなわち、多層膜の構造を有する
場合も本発明は包含するものである。
これにより、前記M E S、 −F E Tは、従来
より大きなgmを有し、かつ、約500℃の温度を経験
しても、全どMBS−FET特性が劣化しないものであ
る。
本発明は、その半導体が特に砒化ガリウムであるとき、
効果が著るしいものである。
実施例の説明 以下本発明の実’/1lti例について、1図を参照し
ながら説明する。
半絶縁性砒化ガリウム(GaAs ) 1上に、濃度 
−約2X10 /−の硫黄(S)不純物を含むGaAs
活性層(厚み約2000人)を気相成長で形成した l
− 基板を用意した。
つぎに、前記基板について、苛性ソーダ(NaOH)水
溶液と、過酸化水素(H2O2)水混液でもって、Ga
As活性層を図のようにメサエッチする。同図において
、GaAs活性層の厚みAは2o○0人である。
つぎに、ソースとドレインのオーミック電極を以下の如
く形成した。金(Au)−ゲルマニウム(Ce )合金
(Geが1210含まれる)を約1300、A、ニッケ
ル(N1)を約3oo人、さらに金(Au、)を約30
00八、順次、電子ビーム蒸着し、リフト・オフ法で電
極パターンを形成し、その後、アルゴン(Ar)気流中
で、45℃3分間熱処理した。
つぎにゲート詔石成を行う。電極パター〜の形成は、リ
フト・オフ法によった。ゲート金属膜の形成の直前に、
活性層は酒石酸系のエッチ液でがる〈エツチングされる
。本実施例で使用された金属材料は、アルミニウム(A
l ) 、チタン(Ti)、クロム(Or)、白金(p
t)、タングステン(W人71、−” 金(Au)、及びロジウム(Rh)であった。Rhは、
フルウチ化学から入手した。これらの金属のゲート用膜
形成法としては、タングステン(W)はDC・マグネト
ロンスパッター法で、他はロジ+7ム(Rh)を含めて
、1X10Torr以下の真空中で電子ビーム蒸着法で
形成した。図において、ゲート長りば1μm1チヤンネ
ル巾Wは250μmとした。
MES−FETの相互コンダクタンス(gIn)ノ測定
は、カーブ・トレーサーを使用して行った。
相互コンダクタンス(gm)は、ドレイン電圧を3vと
し、ドレイン電流25mA付近の測定値である。gmは
ミリ・シーメンス(m S)で表わされる。
実施例の結果を第1表に示す。第1表のゲートの構成に
おいて、金属多層膜の場合、半導体活性層の上に、順次
左端の金属層から形成されてゆく。
括弧内はこの時の膜厚モニターから得られた膜厚値であ
る。
各ロア)には、複数個のGaAS基板が使われ、また2
、各基板には、数100個の測定MES−FETがある
。第1表のgm値は、これら測定MES、lRTに亘る
平均値である。
温度による影響を知るための、500℃の温度ストレス
をMES−FETに印加する実験の場合には、MES−
FETの製作の手順に関して、前述のものから変更した
。すなわち、最初にゲートの形成を行い、つぎに500
℃1o分間の温度ストレスをアルゴン(Ar)雰囲気で
印加し、さらに、ソースとドレインのオーミック電極を
形成して、MES−FETを得た。その結果は500°
C経験ののちの結果の欄に示されている。
第1表1〜5は従来法による比較例である。ゲート金槁
をA1やTi−Alの多層膜とした場合、500℃の温
度を経験すると、ゲート・リークが増加する。甚しい場
合は、それ以後、MES、FET特性を示さなくなる。
97−−・  o 一 つぎに、ゲート金属を、Cr −Pt −Au+W’ 
−Ti −Auの多層膜とした場合、5oo℃の温度ス
トレスを印加すると、その後は、ドレイン電流が極端に
小さくなり、ドレイン電流25mAが流せず、測定不能
となる。
本発明によるロジウム(Rh) ・ゲートヲモつ場合の
実施例をロット番号6に示す。gmも従来のものより高
い。また、50o℃の熱処理では、gmは更に向上する
傾向にある。
つぎに、本発明に対応して、ロジウム(Rh)薄膜を含
む多層膜として、Rh−Pt−AuあるいはRh −T
i −Alの場合の結果を、ロット番号6・〜8に示さ
れている。gmは従来法による比較例に比べて高く、ま
た、500℃の温度ストレスにも、gmは若干向上する
か(ゲートがRh−Pt−Auの場合)、若干減少する
(ゲートがRh −Ti−Alの場合)。いずれにして
も、比較例に比べて格段に優れている。
5oo℃の温度ストレス印加における、gmの前記向上
は、ロジウム(Rh)と砒化カリウム111:−:ノ (GaAs )表面がわずかに反応し、ゲート直下のシ
ョットキー・接合の質が若干向上していると推定してい
る。500℃の温度ストレス印加におけるgmの前記減
少は、多層膜Rh −Ti −Alのうち、アルミニウ
ム(A1)が酸化したことに由来すると推定している。
本実施例においては、基板として砒化ガリウム((1,
aAs)に限って述べたが、本発明はこれに限定される
ものでなく、燐化インジウム(InP)を半導体として
使用した、MES−FETにおいても、本発明は同様の
優れた効果を発揮した。
発明の効果 以」二の説明から明らかなように、本発明は、ロジウム
(Rh)N膜、捷だはロジウム(Rh)薄膜を含む多層
膜からなり、しかも前記ロジウム(Rh)薄膜が、半導
体表面に接してなる、ゲートを有するMES−FITを
供給するものであって、高い相互コンダクタンス(gm
)を有し、温度ストレスにも、従来のものよりも安定な
MES・FITが得られる。
特開昭GO−24069(4) また、前記半導体としては、砒化ガリウム(GaAs)
を使用したときが最も本発明が発揮された。
【図面の簡単な説明】
図は本発明の実施例の電界効果型トランジスタ鳥視図で
ある・ 1・・・・・・絶縁性又は半絶縁性基板、2・・・・・
半導体活性層、3.4・・・・・・ソースまたはドレイ
ン、6・・・・・・ゲート。

Claims (1)

  1. 【特許請求の範囲】 (1)半導体からなる活性層と、前記活性層上に設けら
    れたソース電極と、前記活性層上に設けられたドレイン
    電極と、前記活性層上に設けられた少なくともロジウム
    薄膜を設けて々るゲート電極とからなる電界効果型トラ
    ンジスター〇(2)半導体が砒化ガリウムであることを
    特徴とする特許請求の範囲第1項記載の電界効果型トラ
    ンジスター。 (3)ゲート電極が、ロジウム薄膜を含む多層膜である
    ことを特徴とする特許請求の範囲第1項記載の電界効果
    型トランジスター〇
JP13240983A 1983-07-19 1983-07-19 電界効果型トランジスタ− Pending JPS6024069A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13240983A JPS6024069A (ja) 1983-07-19 1983-07-19 電界効果型トランジスタ−

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13240983A JPS6024069A (ja) 1983-07-19 1983-07-19 電界効果型トランジスタ−

Publications (1)

Publication Number Publication Date
JPS6024069A true JPS6024069A (ja) 1985-02-06

Family

ID=15080708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13240983A Pending JPS6024069A (ja) 1983-07-19 1983-07-19 電界効果型トランジスタ−

Country Status (1)

Country Link
JP (1) JPS6024069A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0239329A2 (en) * 1986-03-28 1987-09-30 AT&T Corp. Preservation of surface features on semiconductor surfaces

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0239329A2 (en) * 1986-03-28 1987-09-30 AT&T Corp. Preservation of surface features on semiconductor surfaces

Similar Documents

Publication Publication Date Title
US4746628A (en) Method for making a thin film transistor
US4186410A (en) Nonalloyed ohmic contacts to n-type Group III(a)-V(a) semiconductors
JPS58100461A (ja) 薄膜トランジスタの製造方法
JPS6164171A (ja) 半導体素子の製造方法
JPS6024069A (ja) 電界効果型トランジスタ−
JPS6024067A (ja) 電界効果型トランジスタ−
JPS6042871A (ja) 砒化ガリウム電界効果型トランジスタ
JPH02192119A (ja) 電極形成方法
JPS6024072A (ja) 電界効果型トランジスタ−
JPS6042872A (ja) 砒化ガリウム電界効果型トランジスタ
JPS6024068A (ja) 電界効果型トランジスタ−
JPS6024066A (ja) 電界効果型トランジスタ−
JP2977378B2 (ja) オーミック電極
JPS5838945B2 (ja) シヨット障壁型電界効果トランジスタの製造方法
JPS62143461A (ja) n型GaAsオ−ム性電極
JPS626675B2 (ja)
KR0137555B1 (ko) 갈륨비소 화합물 반도체소자의 오옴익 전극 형성방법
JPS5833714B2 (ja) 砒化ガリウムショットキ障壁ゲ−ト型電界効果トランジスタの製造方法
JPS61116877A (ja) 電界効果トランジスタの製造方法
JPS6025275A (ja) 電界効果型トランジスタ−のゲ−トの形成法
JPS6218071A (ja) 半導体素子の製造方法
JPS5950092B2 (ja) 半絶縁性半導体物質表面に電気めつきを行う方法
JPH1056175A (ja) 半導体装置及びその製造方法
JPH0878666A (ja) 高電子移動度トランジスタとその製造方法
JPS58135668A (ja) 半導体装置