JPS6041732Y2 - 半導体素子 - Google Patents

Description

【考案の詳細な説明】 本考案は複数層の多結晶シリコンを電極配線として用い
た半導体素子に関する。

近年の集積回路の進歩は著しくメモリ分野においてはす
でに１６に、 ６４Ｋ ＰＡＭが発売され、さらに高密
度の素子開発が精力的になされている。

このような大容量、高密度の集積回路は近年進歩の著し
い微細加工技術の開発によるところが大きく、すでに最
小線幅として１〜２μ汎のものは実用段階であり、これ
からはサブミクロン領域へと進んでゆくとおもわれる。

これら大規模集積回路の開発に際しては、加工精度の微
細化、チップサイズの増大にともない素子製作上の歩留
りの向上を含めた素子全体としての信頼性の向上が不可
欠である。

例えばアナログ分野の集積回路素子として代表的な素子
であるＣＣＤに関していえば、ＣＣＤの電極配線の一ケ
所でも欠陥があればＣＣＤ全体として素子の機能が発揮
されず不良となる。

したがつて素子設計に際しては規模が増大するにつれて
より細心の注意を払う必要がある。

本考案はかかる背景に基づきなされたもので、複数層の
多結晶シリコンを電極配線として用いた半導体素子に関
するもので任意の多層多結晶シリコンを共通に接続する
コンタクト部分での金属配線の断線不良による素子歩留
り低下を防止するも・ｄぜある。

例えば第１図は従来の多結晶シリコン電極を互いに共通
接続するためのコンタクト部分の構造を示すものでａは
その平面図、ｂはａ図におけるＡ−Ａ’に沿った断面図
を示す。

図におけて１，２は多結晶シリコン電極で１が下層、２
が上層である。

３は電極１，２を共通に接続させるためのコンタクトホ
ール、４はコンタクトホール３を介して電極１，２を電
気的に接続するための金属配線、５は酸化膜、６は半導
体基板である。

また７は上層の電極２の左側のエツジラインを示し、そ
の一部８はコンタクトホール３を横切っている。

さらにエツジライン７は金属配線の配線の長手方向（Ａ
−Ａ’力方向と直角である。

因みにこの金属配線は通常アルミニウム電極で配線され
る。

このような構造のコンタクト形成法においてはエツジラ
イン７のコンタクトホール部３のライン８での多結晶シ
リコン２と酸化膜５とによる断差が極めて大きく、コン
タクトホール形成後のアルミニウム蒸着時におけるかか
る部分８での断線およびその後のプロセス工程における
レジスト不良、さらにこのレジスト不良にともなうアル
ミニラムの侵融等の不良が生じる。

これら断線不良はコンタクトホール３内部にとどまらず
エツジライン８に沿って図面上下方向へひろがりやすく
ひいては金属配線４がエツジライン７を境目として図面
上で左右に分離してしまい、例えば左方からのパルス電
圧が右方へ伝わらないなどの欠陥を発生する。

またエツジライン８に沿っての断線不良は通常の光学顕
微鏡による肉眼観際では発見しにくい場合が多く素子の
不良解析において不確実な要因となりやすい。

本考案の目的は前記従来の欠点を除去せしめた半導体素
子を提供することにある。

本考案によれば複数層の多結晶シリコン電極配線の任意
の二つ以上の多結晶シリコン配線を互いに共通接続する
ためのコンタクトホールおよび該コンタクトホールを覆
うべく配線された金属配線を有する半導体素子において
、前記任意の二つ以上の多結晶シリコン配線のより上層
に位置する多結晶シリコン配線のコンタクトホール内で
のエツジラインが前記金属配線の配線の長手方向と概む
ね平行であることを特徴とする半導体素子が得られる。

以下本考案について図面を用いて詳細に説明する。

第２図は本考案による素子の一実施例を示し、その主要
部の平面図を示す。

第２図において第１図と同一番号は同一物に対応する。

第２図において１０は上層の多結晶シリコン電極２のコ
ンタクトホール３内でのエツジラインを示す。

つぎに第２図の素子の構成について説明する。

第２図において下層の多結晶シリコン電極１と上層の多
結晶シリコン電極２はコンタクトホール３を介して金属
配線４により互いに共通に電気的な接続がなされている
。

第２図に示される本考案による素子の第１図に示される
従来の素子との構造上の相違点は、本考案による素子で
はコンタクトホール３内でのエツジライン１０が前記金
属配線４の配線の長手方向と平行となっている点にある
。

第２図に示す本考案による素子において最も段差の大き
い場所は第１図に示す従来例の場合と同様コンタクトホ
ール３内における上層の多結晶シリコン電極の一エツジ
ライン（第２図の場合１０）に沿ってである。

したがって本考案による素子に関してもエツジライン１
０に沿って断線が発生しやすいことは従来と変わりはな
い。

しかしながら、たとえ断線が発生してもエツジライン１
０に沿った方向の断線は、金属配線４の配線の長手方向
と平行であること、断線がコンタクト内にとどまらず左
右に広がったとしても通常は有限の比較的短い長さに抑
えることができること等のため素子にとっては致命的な
欠陥とはなり得ない。

以上述べたように本考案を用いれば、大容量、高密度の
集積回路における電極配線によるトラブルを未然に防止
でき、少なくとも断線不良によるトラブルを軽減できる
ため素子の信頼性の向上、歩留りの向上に寄与する。

【図面の簡単な説明】

第１図は従来の半導体素子を示しａはその主要部の平面
図、ｂはａ図におけるＡ−Ａ’に沿った断面図を示す。 第２図は本考案による素子の主要部の平面図を示す。 図において１は下層の多結晶シリコン電極、２は上層の
多結晶シリコン電極、３はコンタクトホール、４は金属
配線、７は上層の多結晶シリコン電極の一エツジライン
、８．１０はコンタクトホール内でのエツジライン、５
は酸化膜、６は半導体基板を示す。

Claims (1)

【実用新案登録請求の範囲】
1. 複数層の多結晶シリコン電極配線の任意の二つ以上の多
   結晶シリコン配線を互いに共通接続するためのコンタク
   トホールおよび該コンタクトホールを覆うべく配線され
   た金属配線を有する半導体素子において、前記任意の二
   つ以上の多結晶シリコン配線のより上層に位置する多結
   晶シリコン配線のコンタクトホール内でのエツジライン
   が前記金属配線の配線の長手方向と概むね平行であるこ
   とを特徴とする半導体素子。