JPS6037593A - ラスタ走査型表示装置用診断装置 - Google Patents
ラスタ走査型表示装置用診断装置Info
- Publication number
- JPS6037593A JPS6037593A JP59135038A JP13503884A JPS6037593A JP S6037593 A JPS6037593 A JP S6037593A JP 59135038 A JP59135038 A JP 59135038A JP 13503884 A JP13503884 A JP 13503884A JP S6037593 A JPS6037593 A JP S6037593A
- Authority
- JP
- Japan
- Prior art keywords
- output
- display
- data
- character
- video
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
- G01R35/002—Testing or calibrating of apparatus covered by the other groups of this subclass of cathode ray oscilloscopes
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は複合基準タイミング信号と時間的に関連して、
映像出力信号の所定部分をサンプリングすることによシ
、ラック走査型表示装置の映像出力を診断する装置に関
する。
映像出力信号の所定部分をサンプリングすることによシ
、ラック走査型表示装置の映像出力を診断する装置に関
する。
背景技術とその問題点
ラスタ走査型陰極線管（ＣＲＴ）表示装置は、種々の文
字及び画像から成る多量の情報の表示をちらつきなく行
なう。またこの装置には、通常映像モード（暗い背景上
で、明るく文字を表示する）、反転映像モード（明るい
背景上で、暗く文字を表示する）及びハイライト・モー
ド（文字を半分の輝度でくまどる）等の種々の映像モー
ドがある。
字及び画像から成る多量の情報の表示をちらつきなく行
なう。またこの装置には、通常映像モード（暗い背景上
で、明るく文字を表示する）、反転映像モード（明るい
背景上で、暗く文字を表示する）及びハイライト・モー
ド（文字を半分の輝度でくまどる）等の種々の映像モー
ドがある。
ロジック・タイミング波形の一部やカーソル等の種々の
・母ターン及び文字数字情報を表示するのに用いるラス
ク走査型ＣＲＴ表示は、一般にＭ行Ｎ列のマトリクスに
分割される。ＭＸＮ表示マトリクスの各座標は表示の文
字位置を決定し、更に表示のビクセル（画素）位置を定
めるＩ）ＸＱ文字マトリクスに分割する。文字リード・
オンリ・メモリ（ＲＯＭ）は、大きさがＭＸＮ表示マト
リクスの内の１）Ｘ（ｌマトリクスに対応したｐ′×ｑ
′マトリクスにおいて、文字情報を表わす複数の電気的
パターン（デジタル信号）を記憶している。表示ランダ
ム・アクセス・メモリ（ＲＡＭ）は、ＭｘＮ表示マトリ
クスの各座標における文字ＲＯＭのアドレス及び文字ア
トリビュート（属性）情報を異なるメモリ・ロケーショ
ン（記憶場所）に記憶している。上述の型式の表示にお
いて、文字ア） ＩＪビュート情報は種種の映像モード
を決定する。
・母ターン及び文字数字情報を表示するのに用いるラス
ク走査型ＣＲＴ表示は、一般にＭ行Ｎ列のマトリクスに
分割される。ＭＸＮ表示マトリクスの各座標は表示の文
字位置を決定し、更に表示のビクセル（画素）位置を定
めるＩ）ＸＱ文字マトリクスに分割する。文字リード・
オンリ・メモリ（ＲＯＭ）は、大きさがＭＸＮ表示マト
リクスの内の１）Ｘ（ｌマトリクスに対応したｐ′×ｑ
′マトリクスにおいて、文字情報を表わす複数の電気的
パターン（デジタル信号）を記憶している。表示ランダ
ム・アクセス・メモリ（ＲＡＭ）は、ＭｘＮ表示マトリ
クスの各座標における文字ＲＯＭのアドレス及び文字ア
トリビュート（属性）情報を異なるメモリ・ロケーショ
ン（記憶場所）に記憶している。上述の型式の表示にお
いて、文字ア） ＩＪビュート情報は種種の映像モード
を決定する。
ＣＲＴ （表示器）に表示を行なうには、表示ＲＡＭが
表示装置のラスタ走査動作に同期して文字アドレス及び
映像モード情報を出力する。表示ＲＡＭが文字ＲＯＭの
アドレス指定を行なうと、この文字ＲＯＭは文字情報を
表わす対応電気パターンを映像表示回路に出力する。同
時に、映像モード情報を映像表示回路に供給し、適当な
映像モード回路をイネーブル（付勢）する。映像表示回
路の出力をＣＲＴの２軸制御グリツドに供給して、出力
表示を行なう。
表示装置のラスタ走査動作に同期して文字アドレス及び
映像モード情報を出力する。表示ＲＡＭが文字ＲＯＭの
アドレス指定を行なうと、この文字ＲＯＭは文字情報を
表わす対応電気パターンを映像表示回路に出力する。同
時に、映像モード情報を映像表示回路に供給し、適当な
映像モード回路をイネーブル（付勢）する。映像表示回
路の出力をＣＲＴの２軸制御グリツドに供給して、出力
表示を行なう。
診断自己試験装置をラスク走査型ＣＲＴ表示装置内に設
け、表示装置を利用する前に、この表示装置内の回路の
動作が適当かを確認する。診断自己試験装置は一般に、
ＲＯＭに記憶された診断プログラムと、マイクロプロセ
ッサと、回路の重要な部分に配置された読戻しラッチと
を備えている。各読戻しラッチは、被試験回路の重要な
部分からの出力データを監視し、データ・パスを介して
この出力データをマイクロプロセッサに供給する。
け、表示装置を利用する前に、この表示装置内の回路の
動作が適当かを確認する。診断自己試験装置は一般に、
ＲＯＭに記憶された診断プログラムと、マイクロプロセ
ッサと、回路の重要な部分に配置された読戻しラッチと
を備えている。各読戻しラッチは、被試験回路の重要な
部分からの出力データを監視し、データ・パスを介して
この出力データをマイクロプロセッサに供給する。
表示回路の診断試験期間、例えば表示ＲＡＭのチェック
期間において、診断プログラムの制御にょシ、マイクロ
プロセッサは既知のデータ値をＲＡＭに書込む。データ
がＲＡＭから出力されると、データ・ラッチはその出力
を監視し、情報をマイクロプロセッサに供給する。マイ
クロプロセッサはこのラッチからのデータを所定のデー
タと比較し、ＲＡＭ並びに関連した入力及び出力回路の
動作を確認する。文字ＲＯＭを診断するには、プログラ
ムの制御によ、９ ＲＯＭの内容を出力し、他のデータ
・ラッチによシ監視する。ラッチしたデータをマイクロ
プロセッサに供給し、ＲＯＭの全記憶内容に対してチェ
ック・サムを計算して、所定の値と比較する。すべての
場合において、被試験回路の出方を監視するデータ・ラ
ッチはマイクロプロセッサのパスに接続しなければなら
ない。
期間において、診断プログラムの制御にょシ、マイクロ
プロセッサは既知のデータ値をＲＡＭに書込む。データ
がＲＡＭから出力されると、データ・ラッチはその出力
を監視し、情報をマイクロプロセッサに供給する。マイ
クロプロセッサはこのラッチからのデータを所定のデー
タと比較し、ＲＡＭ並びに関連した入力及び出力回路の
動作を確認する。文字ＲＯＭを診断するには、プログラ
ムの制御によ、９ ＲＯＭの内容を出力し、他のデータ
・ラッチによシ監視する。ラッチしたデータをマイクロ
プロセッサに供給し、ＲＯＭの全記憶内容に対してチェ
ック・サムを計算して、所定の値と比較する。すべての
場合において、被試験回路の出方を監視するデータ・ラ
ッチはマイクロプロセッサのパスに接続しなければなら
ない。
ラスク走査型ＣＲＴ表示装置は、水平及び垂直スムーズ
・スクローリング、カーソル、位置決め、パラメータ読
出し等の便利な機能を付加して設計することが多くなっ
た。多くの機能を備え喪表示装置用の従来の診断自己試
験装置には、種々の回路を監視するために多くの付加回
路が必要であった。このような診断装置は非常に高価で
あった。
・スクローリング、カーソル、位置決め、パラメータ読
出し等の便利な機能を付加して設計することが多くなっ
た。多くの機能を備え喪表示装置用の従来の診断自己試
験装置には、種々の回路を監視するために多くの付加回
路が必要であった。このような診断装置は非常に高価で
あった。
監視したデータをマイクロプロセッサのデータ・パスに
供給するために多数の読戻しラッチ及び関連回路を用い
ることなく、多くの機能を備えたラスク走査型ＣＲＴ表
示装置の表示回路が正常に動作していることを確認でき
る診断装置がめられている。
供給するために多数の読戻しラッチ及び関連回路を用い
ることなく、多くの機能を備えたラスク走査型ＣＲＴ表
示装置の表示回路が正常に動作していることを確認でき
る診断装置がめられている。
発明の目的
したがって本発明の目的は、簡単かつ安価な構成によシ
、ラスタ走査型表示装置の動作を確実に診断できる診断
装置の提供にある。
、ラスタ走査型表示装置の動作を確実に診断できる診断
装置の提供にある。
発明の概要
本発明は、ラスク走査型ＣＲＴ表示装置に用いる診断装
置であｐ１複合基準タイミング信号と時間的に関連して
、映像出力信号の所定部分をサンプルする。マイクロプ
ロセッサは診断プログラムの制御によシ、既知の文字ア
ドレス及び文字アトリ（５） ビュート情報を確認窓に対応するＲＡＭのロケーション
に記憶させる。好適な実施例において、この確認窓は、
表示の第２００番目の走査線（ラスタ・ライン）におけ
る最後の８ビクセル・ビットに対応する。ＣＲＴ表示の
走査線の発生及び文字周波数基準信号と時間的に関連さ
せて、ＲＡＭに記憶された文字アドレス情報を文字ＲＯ
Ｍに出力する。文字ＲＯＭは、走査線を基本とした文字
情報を表わす対応電気ノ譬ターンを映像表示回路に出力
する。同時に、文字アトリビュート情報をアトリビュー
ト回路に供給する。このアトリビュート回路は、通常映
像モード又は反転映像モード又はハイライト映像モード
の如き映像表示回路内の適当な文字アトリビュート・モ
ードをイネーブルする。表示回路からの映像出力をサン
プリング手段であるデータ・ラッチに供給する。このデ
ータ・ラッチは確認窓に対応する映像信号部分をサンプ
リングし、データ・パスを介してサンプリングしたデー
タを比較手段であるマイクロプロセッサに戻し、既知の
値と比較する。
置であｐ１複合基準タイミング信号と時間的に関連して
、映像出力信号の所定部分をサンプルする。マイクロプ
ロセッサは診断プログラムの制御によシ、既知の文字ア
ドレス及び文字アトリ（５） ビュート情報を確認窓に対応するＲＡＭのロケーション
に記憶させる。好適な実施例において、この確認窓は、
表示の第２００番目の走査線（ラスタ・ライン）におけ
る最後の８ビクセル・ビットに対応する。ＣＲＴ表示の
走査線の発生及び文字周波数基準信号と時間的に関連さ
せて、ＲＡＭに記憶された文字アドレス情報を文字ＲＯ
Ｍに出力する。文字ＲＯＭは、走査線を基本とした文字
情報を表わす対応電気ノ譬ターンを映像表示回路に出力
する。同時に、文字アトリビュート情報をアトリビュー
ト回路に供給する。このアトリビュート回路は、通常映
像モード又は反転映像モード又はハイライト映像モード
の如き映像表示回路内の適当な文字アトリビュート・モ
ードをイネーブルする。表示回路からの映像出力をサン
プリング手段であるデータ・ラッチに供給する。このデ
ータ・ラッチは確認窓に対応する映像信号部分をサンプ
リングし、データ・パスを介してサンプリングしたデー
タを比較手段であるマイクロプロセッサに戻し、既知の
値と比較する。
（６）
表示装置に水平及び垂直スムーズ・スクローリング機能
を与えることにより、データ・ラッチは文字情報を表わ
す電気パターンの各ビクセル行をサンプルできる。映像
出力信号をチェックするので、本発明は表示装置の表示
回路の全データ路の正常動作を確認できる。本発明はハ
ードウェアとして単一のサンプリング回路（データ・ラ
ッチ）のみを必要とする。
を与えることにより、データ・ラッチは文字情報を表わ
す電気パターンの各ビクセル行をサンプルできる。映像
出力信号をチェックするので、本発明は表示装置の表示
回路の全データ路の正常動作を確認できる。本発明はハ
ードウェアとして単一のサンプリング回路（データ・ラ
ッチ）のみを必要とする。
実施例
以下、添付図を参照して本発明の好適な実施例を説明す
る。第１図は、ラスク走査型ＣＲＴ表示装置内に用いる
本発明の好適な一実施例のブロック図である。タイミン
グ回路αＱは夫々ビクセル周波数及び文字周波数である
タイミング信号Ｇ及びＳを発生する。この実施例では、
ピクセル周波数は９．６ＭＨｚであシ、文字周波数は１
．２ＦｖＴＨｚである。タイミング回路０１は更にタイ
ミング信号Ｇ及びＳに時間的に関連した垂直タイミング
・パルス■及び水平タイミング・ノ４ルスＨを発生する
。タイミング・パルスＶ及びＨを夫々垂直駆動回路（１
′４及び水平駆動回路（１４１に供給すると共に、これ
らパルスＶ及びＨをカウンタ（ハ）にも供給する。駆動
回路α埠及び０４ハ夫々タイミング・パルスＶ及びＨに
応答して、垂直ラスク走査信号及び水平ラスク走査信号
を発生する。これら垂直及び水平ラスク走査信号を表示
器であるＣＲＴ ｌ）の偏向ヨーク０Ｑ及びＯ樟に夫々
供給して、ＣＲＴのスクリーン上に走査線を発生する。
る。第１図は、ラスク走査型ＣＲＴ表示装置内に用いる
本発明の好適な一実施例のブロック図である。タイミン
グ回路αＱは夫々ビクセル周波数及び文字周波数である
タイミング信号Ｇ及びＳを発生する。この実施例では、
ピクセル周波数は９．６ＭＨｚであシ、文字周波数は１
．２ＦｖＴＨｚである。タイミング回路０１は更にタイ
ミング信号Ｇ及びＳに時間的に関連した垂直タイミング
・パルス■及び水平タイミング・ノ４ルスＨを発生する
。タイミング・パルスＶ及びＨを夫々垂直駆動回路（１
′４及び水平駆動回路（１４１に供給すると共に、これ
らパルスＶ及びＨをカウンタ（ハ）にも供給する。駆動
回路α埠及び０４ハ夫々タイミング・パルスＶ及びＨに
応答して、垂直ラスク走査信号及び水平ラスク走査信号
を発生する。これら垂直及び水平ラスク走査信号を表示
器であるＣＲＴ ｌ）の偏向ヨーク０Ｑ及びＯ樟に夫々
供給して、ＣＲＴのスクリーン上に走査線を発生する。
カウンタ（ハ）をアンド・グー） （５２）及びアドレ
ス発生器？！９に結合する。アドレス発生器（ハ）は、
１．２ＭＨｚの文字周波数タイミング信号Ｓ及びデータ
・パス（ハ）からのデータ入力も受ける。アドレス発生
器（ハ）の出力を表示ＲＡＭ（ハ）及び文字ＲＯＭ（ロ
）に供給する。
ス発生器？！９に結合する。アドレス発生器（ハ）は、
１．２ＭＨｚの文字周波数タイミング信号Ｓ及びデータ
・パス（ハ）からのデータ入力も受ける。アドレス発生
器（ハ）の出力を表示ＲＡＭ（ハ）及び文字ＲＯＭ（ロ
）に供給する。
データ・ノ々ス（ハ）は表示ＲＡＭ（ハ）、８０８０型
又はＺ−８ＯＡ壓マイクロプロセツサの如き中央処理装
置（ｃｐｕ）り）、診断自己試験プログラムを記憶した
プログラムＲＯＭ ＱＪ 、文字ＲｏＭＯゆ、アトリビ
ュート回路０→、及び排他的オア・ゲート０慢と結合す
る。
又はＺ−８ＯＡ壓マイクロプロセツサの如き中央処理装
置（ｃｐｕ）り）、診断自己試験プログラムを記憶した
プログラムＲＯＭ ＱＪ 、文字ＲｏＭＯゆ、アトリビ
ュート回路０→、及び排他的オア・ゲート０慢と結合す
る。
文字ＲＯＭ（ハ）のデジタル信号出力を並列・直列変換
用シフト・レジスタ０→に供給する。このシフト・レジ
スタ（至）のクロック入力端は９．６ＭＨｚのタイミン
グ信号Ｇを受ける。シフト・レジスタ（ロ）の出力を排
他的オア・ゲートθ１の一方の入力端に供給する。
用シフト・レジスタ０→に供給する。このシフト・レジ
スタ（至）のクロック入力端は９．６ＭＨｚのタイミン
グ信号Ｇを受ける。シフト・レジスタ（ロ）の出力を排
他的オア・ゲートθ１の一方の入力端に供給する。
排他的オア・ゲートθ１の第２入力端を文字アトリビュ
ート回路０Ｑに結合する。排他的オア・ダート０１の出
力をオア・グー） （４２）の一方の入力端に結合し、
オア・ダート（４２）の第２入力端をアンド・ゲートＣ
４ｆＤの出力端に結合する。アンド・ダートθ・の一方
の入力端を文字アトリビュート回路（ト）に結合し、他
方の入力端を排他的オア・ゲート−の出力端に結合する
。上述の如く、排他的オア・ｒ−トθ→の一方の入力端
をデータ・パス（ハ）に結合し、他方の入力端は９．６
ＭＨｚのタイミング信号Ｇを受ける。シフト・レジスタ
０′４並びにダート０１及び（ロ）等は映像表示回路で
ある。
ート回路０Ｑに結合する。排他的オア・ダート０１の出
力をオア・グー） （４２）の一方の入力端に結合し、
オア・ダート（４２）の第２入力端をアンド・ゲートＣ
４ｆＤの出力端に結合する。アンド・ダートθ・の一方
の入力端を文字アトリビュート回路（ト）に結合し、他
方の入力端を排他的オア・ゲート−の出力端に結合する
。上述の如く、排他的オア・ｒ−トθ→の一方の入力端
をデータ・パス（ハ）に結合し、他方の入力端は９．６
ＭＨｚのタイミング信号Ｇを受ける。シフト・レジスタ
０′４並びにダート０１及び（ロ）等は映像表示回路で
ある。
オア・ダート（６）の出力はパックァ増巾器（５４）を
介してＣＲＴｆｉの２軸グリツドに供給して走査線を輝
度変調すると共に、直列・並列変換用シフト・レジスタ
０→にも結合する。このシフト・レジスタθ→のりｐツ
ク入力端は９．６ＭＨｚのタイミング信号Ｇを受ける。
介してＣＲＴｆｉの２軸グリツドに供給して走査線を輝
度変調すると共に、直列・並列変換用シフト・レジスタ
０→にも結合する。このシフト・レジスタθ→のりｐツ
ク入力端は９．６ＭＨｚのタイミング信号Ｇを受ける。
シフト・レジスタＯ→の出力をサンブリｒ０ ）
ング手段であるデータ・ラッチ（７）に供給し、このラ
ッチ（イ）のクロック入力端をアンド・ダート（５２）
に結合する。データ・ラッチ−〇出力をデータ・パス（
ハ）に結合する。
ッチ（イ）のクロック入力端をアンド・ダート（５２）
に結合する。データ・ラッチ−〇出力をデータ・パス（
ハ）に結合する。
通常表示モード動作において、データ・パスに）及び表
示データ線（５６）を介して、文字情報及び種種の映像
モードを決定する文字アトリビュート情報を表示ＲＡＭ
（ハ）に入力する。ｃＲＴｂのスクリーン上の文字位置
に対応する表示ＲＡＭ（ハ）のロケーションに文字及び
映像モーＰ情報を記憶させる。ＲＡＭ翰に記憶したデー
タは、アドレス発生器（ハ）からのアドレス信号に応答
して出力する。アドレス発生器（ハ）のＬｏ−Ｌ、出力
及びＸ、−Ｘｌ。出力はカウンタ（イ）からの走査線数
に対応し、Ｘｏ−Ｘ、出力は文字境界を決める１、２Ｍ
Ｈｚの文字周波数信号Ｓに対応する。
示データ線（５６）を介して、文字情報及び種種の映像
モードを決定する文字アトリビュート情報を表示ＲＡＭ
（ハ）に入力する。ｃＲＴｂのスクリーン上の文字位置
に対応する表示ＲＡＭ（ハ）のロケーションに文字及び
映像モーＰ情報を記憶させる。ＲＡＭ翰に記憶したデー
タは、アドレス発生器（ハ）からのアドレス信号に応答
して出力する。アドレス発生器（ハ）のＬｏ−Ｌ、出力
及びＸ、−Ｘｌ。出力はカウンタ（イ）からの走査線数
に対応し、Ｘｏ−Ｘ、出力は文字境界を決める１、２Ｍ
Ｈｚの文字周波数信号Ｓに対応する。
文字及び映像モード情報を同時に文字ＲＯＭ （３４１
及びアトリビュート回路０→に夫々出力する。ＲＯＭ
（（→は文字、数字に対応する複数の電気パターンを記
憶しており、これら電気パターンを表示ＲＡＭ（ハ）及
び走査線情報Ｌ０−Ｌ、によシアドレス指定する。ＲＯ
Ｍ（１０） （ロ）の並列出力をシフト・レジスタ（至）に供給して
、信号Ｇの９．６ ＭＨｚピクセル・レートで並列デー
タを直列データに変換する。この直列データを排他的オ
ア・グー） ６０の一方の入力端に供給する。ダート■
の他方の入力端はアトリビュート回路（ロ）に結合して
いる。
及びアトリビュート回路０→に夫々出力する。ＲＯＭ
（（→は文字、数字に対応する複数の電気パターンを記
憶しており、これら電気パターンを表示ＲＡＭ（ハ）及
び走査線情報Ｌ０−Ｌ、によシアドレス指定する。ＲＯ
Ｍ（１０） （ロ）の並列出力をシフト・レジスタ（至）に供給して
、信号Ｇの９．６ ＭＨｚピクセル・レートで並列デー
タを直列データに変換する。この直列データを排他的オ
ア・グー） ６０の一方の入力端に供給する。ダート■
の他方の入力端はアトリビュート回路（ロ）に結合して
いる。
ア） ＩＪビュート回路（ハ）は、通常映像、反転映像
及びハイライトの如き映像効果を発生するように、排他
的オア・ゲートθ１及びアンド・ダート■の出力を制御
する。ア） ＩＪビュート回路（ロ）から排他的オア・
ゲート０１への信号出力が論理「低」ならば、グー）
６１の出力は反転されず、通常映像モードとなる。また
、アトリビュート回路（ロ）からゲート００への信号出
力が論理「高」ならば、ゲート０１の出力はシフト・レ
ジスタ（２）の出力に対して反転しておシ、映像が反転
される。アトリビュート回路（ロ）からアンド・ダート
（ト）への出力信号が論理「低」ならば、排他的オア・
ｆ−）−からの９．６ＭＨｚ信号Ｇはオア・ダートに）
に達しない。また、回路（ロ）からゲートα・への出力
信号が論理「高」ならば、９８６ＭＨｚの信号Ｇがオア
・ダート（６）に供給され、ハイライト・モードになる
。
及びハイライトの如き映像効果を発生するように、排他
的オア・ゲートθ１及びアンド・ダート■の出力を制御
する。ア） ＩＪビュート回路（ロ）から排他的オア・
ゲート０１への信号出力が論理「低」ならば、グー）
６１の出力は反転されず、通常映像モードとなる。また
、アトリビュート回路（ロ）からゲート００への信号出
力が論理「高」ならば、ゲート０１の出力はシフト・レ
ジスタ（２）の出力に対して反転しておシ、映像が反転
される。アトリビュート回路（ロ）からアンド・ダート
（ト）への出力信号が論理「低」ならば、排他的オア・
ｆ−）−からの９．６ＭＨｚ信号Ｇはオア・ダートに）
に達しない。また、回路（ロ）からゲートα・への出力
信号が論理「高」ならば、９８６ＭＨｚの信号Ｇがオア
・ダート（６）に供給され、ハイライト・モードになる
。
文字数に対応するビクセル・パターンで構成され、映像
モード情報が重畳されたオア・ｅ−）（６）からの映像
出力をバッファ増巾器（５４）に供給する。
モード情報が重畳されたオア・ｅ−）（６）からの映像
出力をバッファ増巾器（５４）に供給する。
この増巾器（５４）は映像出力信号を増巾し、ＣＲＴ（
１）の２軸グリツドに供給する。この映像出力信号を更
に９．６！ｖｉＨｚ信号Ｇでクロックされる直列・並列
変換用シフト・レジスタ＠峠に供給する。この並列変換
された出力をフ″−タ・ラッチ図に結合する。データ・
ラッチ図のクロック入力端はアンド・ダート（５２）の
出力端に結合している。この実施例においては、ラスタ
・ライン・カウンタに）が２００番目のラインに達した
とき、アンド・グー） （５２）がクロック・パルスを
発生する。ラッチ図からのデータをデータ・パス（ハ）
に供給する。
１）の２軸グリツドに供給する。この映像出力信号を更
に９．６！ｖｉＨｚ信号Ｇでクロックされる直列・並列
変換用シフト・レジスタ＠峠に供給する。この並列変換
された出力をフ″−タ・ラッチ図に結合する。データ・
ラッチ図のクロック入力端はアンド・ダート（５２）の
出力端に結合している。この実施例においては、ラスタ
・ライン・カウンタに）が２００番目のラインに達した
とき、アンド・グー） （５２）がクロック・パルスを
発生する。ラッチ図からのデータをデータ・パス（ハ）
に供給する。
本発明の診断装置の理解を一層容易にするため、ＣＲＴ
（ホ）の映像表示を参照して更に説明する。第２図はＣ
ＲＴｆｉの表示スクリーンを示す図であシ、点線は２０
０番目の走査線を示す。ブロック（５８）で示す確認窓
はＣＲＴ表示上の最終文字列の位置に対応し、２００番
目の走査線の最後の８ピクセル・ビットを含む。
（ホ）の映像表示を参照して更に説明する。第２図はＣ
ＲＴｆｉの表示スクリーンを示す図であシ、点線は２０
０番目の走査線を示す。ブロック（５８）で示す確認窓
はＣＲＴ表示上の最終文字列の位置に対応し、２００番
目の走査線の最後の８ピクセル・ビットを含む。
診断自己チェックにおいて、プログラムの制御下にある
マイクロプロセッサ（１）は、確認窓（５８）に対応す
るＲＡＭ（ハ）のロケーションに既知の文字及び映像モ
ード情報を記憶させる。上述の如く、アドレス発生器（
ハ）からのアドレス信号に応答して、ＲＡＭ（ハ）の記
憶内容を出力する。ＲＡＭ（ハ）の出力はＲＯＭ（ロ）
及びアトリビュート回路（ロ）をアドレス指定し、オア
・ｆ−）に）の出力端に結合した映像信号を発生する。
マイクロプロセッサ（１）は、確認窓（５８）に対応す
るＲＡＭ（ハ）のロケーションに既知の文字及び映像モ
ード情報を記憶させる。上述の如く、アドレス発生器（
ハ）からのアドレス信号に応答して、ＲＡＭ（ハ）の記
憶内容を出力する。ＲＡＭ（ハ）の出力はＲＯＭ（ロ）
及びアトリビュート回路（ロ）をアドレス指定し、オア
・ｆ−）に）の出力端に結合した映像信号を発生する。
シフト・レジスタに）がこの直列映像出力を連続的に並
列データに変換し、データ・ラッチに）に供給する。ア
ンド・グー） （５２）の入力のすべてが２００番目の
走査線の終了を示す論理「高」のとき、アンド・グー）
（５２）の出力は論理「高」となシ、データ・ラッチ
図がそのとき入力端に加わったデータをサンプリングす
る。このサンプリングされたデータは、確認窓に対応す
る２００番目の走査線の最後の８ピクセル・ピットであ
る。デ（１３） 一層・パス（ハ）を介してこのデータをマイクロプロセ
ッサ（ト）に供給し、このマイクロプロセッサが比較手
段としてこのデータを既知の値と比較して回路動作の確
認を行なう。
列データに変換し、データ・ラッチに）に供給する。ア
ンド・グー） （５２）の入力のすべてが２００番目の
走査線の終了を示す論理「高」のとき、アンド・グー）
（５２）の出力は論理「高」となシ、データ・ラッチ
図がそのとき入力端に加わったデータをサンプリングす
る。このサンプリングされたデータは、確認窓に対応す
る２００番目の走査線の最後の８ピクセル・ピットであ
る。デ（１３） 一層・パス（ハ）を介してこのデータをマイクロプロセ
ッサ（ト）に供給し、このマイクロプロセッサが比較手
段としてこのデータを既知の値と比較して回路動作の確
認を行なう。
表示装置に垂直及び水平スムーズ・スクローリング機能
を組込むことによシ、診断装置は走査線及びビクセルを
基本として映像出力を一層詳細にチェックできる。例と
して、第３Ａ及び第３Ｂ図では、ＲＯＭ（ロ）からの電
気ノ９ターンが文字ｒＴＪを示す。上述の如く、ＲＯＭ
６４は走査線に応じて文字データを出力する。初めに
、文字ｒＴＪの第１走査線は第３Ａ図に示す如く確認窓
（５８）内に配置される。データ・ラッチ図は第１走査
線のデータｒ０１１１１１００Ｊ （１６進法でｒ７ｃ
Ｊ ）をサンプリングし、データ・パス個）を介してこ
のデータをマイクロプロセッサＫ）に供給すると、この
データはスタック・メモリに記憶される。次にマイクロ
プロセッサに）は、データ・パスＱ４を介してアドレス
発生器（ハ）の走査線計数を１だけ増分する。この動作
はデータを走査線１本分だけ垂直方向にスクロールする
。
を組込むことによシ、診断装置は走査線及びビクセルを
基本として映像出力を一層詳細にチェックできる。例と
して、第３Ａ及び第３Ｂ図では、ＲＯＭ（ロ）からの電
気ノ９ターンが文字ｒＴＪを示す。上述の如く、ＲＯＭ
６４は走査線に応じて文字データを出力する。初めに
、文字ｒＴＪの第１走査線は第３Ａ図に示す如く確認窓
（５８）内に配置される。データ・ラッチ図は第１走査
線のデータｒ０１１１１１００Ｊ （１６進法でｒ７ｃ
Ｊ ）をサンプリングし、データ・パス個）を介してこ
のデータをマイクロプロセッサＫ）に供給すると、この
データはスタック・メモリに記憶される。次にマイクロ
プロセッサに）は、データ・パスＱ４を介してアドレス
発生器（ハ）の走査線計数を１だけ増分する。この動作
はデータを走査線１本分だけ垂直方向にスクロールする
。
（１４）
文字ｒＴＪの第２走査線が窓（５８）内に配置され、第
２走査線のデータｒｏｏ０１００００Ｊ （１６進法で
ｒｌＯＪ）がサンプリングされて、マイクロプロセッサ
員に供給される。マイクロプロセッサ（ト）は第１及び
第２走査線のデータの合計を計算し、その結果をスタッ
ク・メモリに記憶する。８本の走査線のすべてのデータ
がサンプリングされて、チェックサム（検査合計）を計
算するまで、上述の動作を繰返す。この計算した値をそ
の文字用の所定チェックサム値と比較する。これらチェ
ックサムが等しければ、文字ＩＴＪに対応するＲＯＭ
０４の記憶内容は正確であり、映像表示回路の動作は正
常である。
２走査線のデータｒｏｏ０１００００Ｊ （１６進法で
ｒｌＯＪ）がサンプリングされて、マイクロプロセッサ
員に供給される。マイクロプロセッサ（ト）は第１及び
第２走査線のデータの合計を計算し、その結果をスタッ
ク・メモリに記憶する。８本の走査線のすべてのデータ
がサンプリングされて、チェックサム（検査合計）を計
算するまで、上述の動作を繰返す。この計算した値をそ
の文字用の所定チェックサム値と比較する。これらチェ
ックサムが等しければ、文字ＩＴＪに対応するＲＯＭ
０４の記憶内容は正確であり、映像表示回路の動作は正
常である。
このようにして、ＲＯＭ（３４１内の各電気パターンを
チェックでき、チェックサムを各文字用に計算できる。
チェックでき、チェックサムを各文字用に計算できる。
また、ＲＯＭ（ロ）内の全文字の総合チェックサムを計
算し、その結果を文字の総合チェックサムに対応する所
定値と比較することも可能である。
算し、その結果を文字の総合チェックサムに対応する所
定値と比較することも可能である。
反転映像モードの診断チェックを行なうには、確認窓に
対応するＲＡＭ（ハ）のロケーションにマイクロプロセ
ッサ（社）は、ＲＯＭ０４からブランク文字が発生する
ような値を記憶させる。ＲＡＭ（ハ）に記憶された対応
映像モード情報により、アトリビュート回路（ロ）から
論理「高」が排他的オア・ｒ−）ＱＯに出力する。排他
的オア・ｙ−トｏｃｏはＲＯＭ ％からの論理「低」出
力を論理「高」出力に反転する。上述の如く、データ・
ラッチ（ト）は映像出力をサンプルし、マイクロプロセ
ッサ（１）に供給する。ここで、サンプルした値と、反
転したブランク文字に対応する既知の値と比較する。比
較結果が等しければ、反転映像モードは正常に動作して
いる。
対応するＲＡＭ（ハ）のロケーションにマイクロプロセ
ッサ（社）は、ＲＯＭ０４からブランク文字が発生する
ような値を記憶させる。ＲＡＭ（ハ）に記憶された対応
映像モード情報により、アトリビュート回路（ロ）から
論理「高」が排他的オア・ｒ−）ＱＯに出力する。排他
的オア・ｙ−トｏｃｏはＲＯＭ ％からの論理「低」出
力を論理「高」出力に反転する。上述の如く、データ・
ラッチ（ト）は映像出力をサンプルし、マイクロプロセ
ッサ（１）に供給する。ここで、サンプルした値と、反
転したブランク文字に対応する既知の値と比較する。比
較結果が等しければ、反転映像モードは正常に動作して
いる。
第４図は、ハイライト・モードの診断チェックを説明す
るためのタイミング図である。信号Ａはビクセル周波数
に対応する９、６ＭＨｚの信号Ｇである。
るためのタイミング図である。信号Ａはビクセル周波数
に対応する９、６ＭＨｚの信号Ｇである。
信号Ｂ及びＤは、データ・パス（ハ）から排他的オア・
ゲート０◆への信号入力である。信号Ｃ及びＥは、夫々
データ・パス（ハ）からの信号入力が「低」及び「高」
のときの排他的オア・ｆ−）Ｈからの出力である。
ゲート０◆への信号入力である。信号Ｃ及びＥは、夫々
データ・パス（ハ）からの信号入力が「低」及び「高」
のときの排他的オア・ｆ−）Ｈからの出力である。
ハイライト・モードの診断チェックを行なうには、マイ
クロプロセッサ（ト）が確認窓に対応するＲＡＭ（ハ）
のロケーションに、ＲＯＭ（ロ）からブランク文字が発
生するような値を記憶させる。ＲＡＭ（ハ）に記憶され
た対応映像モード情報によシ、ア） ＩＪビュート回路
（ト）からアンド・ゲート０ユに論理「高」が出力する
。アンド・ダート（ト）への論理「高」にょシ、排他的
オア・ゲート０◆からの９．６ＭＨｚの出力がオア・タ
ート（６）に供給される。オア・ダート０擾ノ出力をシ
フト・レジスタθｅに供給する。
クロプロセッサ（ト）が確認窓に対応するＲＡＭ（ハ）
のロケーションに、ＲＯＭ（ロ）からブランク文字が発
生するような値を記憶させる。ＲＡＭ（ハ）に記憶され
た対応映像モード情報によシ、ア） ＩＪビュート回路
（ト）からアンド・ゲート０ユに論理「高」が出力する
。アンド・ダート（ト）への論理「高」にょシ、排他的
オア・ゲート０◆からの９．６ＭＨｚの出力がオア・タ
ート（６）に供給される。オア・ダート０擾ノ出力をシ
フト・レジスタθｅに供給する。
データ・パス（ハ）から排他的オア・？−トθゆへの入
力が「低」のとき、９．６Ｍ［（ｚ信号Ｇは反転されず
、シフト・レジスタ００への９．６ＭＨｚクロック信号
と同相である。これら信号が同相なので、シフト・レジ
スタ０Ｉの出力は一連の論理「高」でおる。データ・ラ
ッチ輪がこの出力をサンプリングして、マイクロプロセ
ッサ員に供給する。そして、論理「高」の映像信号に対
応する所定の既知の値と比較する。
力が「低」のとき、９．６Ｍ［（ｚ信号Ｇは反転されず
、シフト・レジスタ００への９．６ＭＨｚクロック信号
と同相である。これら信号が同相なので、シフト・レジ
スタ０Ｉの出力は一連の論理「高」でおる。データ・ラ
ッチ輪がこの出力をサンプリングして、マイクロプロセ
ッサ員に供給する。そして、論理「高」の映像信号に対
応する所定の既知の値と比較する。
データ・パスに）から排他的オア・ダート０４７＼の入
力が「高」のとき、９．６ＭＨｚ信号Ｇは反転され、シ
フト・レジスターの９．６ＭＨｚクロック信号と１８０
度の位相差がある。これによって、シフト・レジ（１７
） スタ０→は一連の「低」を出力する。データ・ラッチ←
１がこの出力をサンプリングして、マイクロプロセッサ
Ｃｌ）に供給する。そして、論理「低」の映像信号に対
応する所定値と比較する。これら論理「高」及び「低」
による比較が一致すれば、ハイライト映像モードは正常
に動作している。
力が「高」のとき、９．６ＭＨｚ信号Ｇは反転され、シ
フト・レジスターの９．６ＭＨｚクロック信号と１８０
度の位相差がある。これによって、シフト・レジ（１７
） スタ０→は一連の「低」を出力する。データ・ラッチ←
１がこの出力をサンプリングして、マイクロプロセッサ
Ｃｌ）に供給する。そして、論理「低」の映像信号に対
応する所定値と比較する。これら論理「高」及び「低」
による比較が一致すれば、ハイライト映像モードは正常
に動作している。
上述は本発明の好適な実施例について説明したが、当業
者には種々の変形が可能なことが明らかであろう。例え
ば、確認窓は第１走査線の最初の８ビクセル・ピットの
如く表示スクリーンの任意所望の部分に配置してもよい
。更に、データ・ラッチ輪がサンプルするビクセル・ビ
ットの数は、文字セグメントｌｉＪに含まれるピクセル
の数で決まる。また、水平スクローリングによる診断を
行なってもよいし、確認窓は走査線と直交してもよい。
者には種々の変形が可能なことが明らかであろう。例え
ば、確認窓は第１走査線の最初の８ビクセル・ピットの
如く表示スクリーンの任意所望の部分に配置してもよい
。更に、データ・ラッチ輪がサンプルするビクセル・ビ
ットの数は、文字セグメントｌｉＪに含まれるピクセル
の数で決まる。また、水平スクローリングによる診断を
行なってもよいし、確認窓は走査線と直交してもよい。
発明の効果
上述の如く本発明の診断装置によれば、映像出力信号の
所望部分をサンプリングし、サンプリングした値を所定
値と比較するのみでよいので、簡単かつ安価な構成によ
クラスタ走査型表示装置を（１８） 確実に診断できる。
所望部分をサンプリングし、サンプリングした値を所定
値と比較するのみでよいので、簡単かつ安価な構成によ
クラスタ走査型表示装置を（１８） 確実に診断できる。
第１図は本発明の好適な実施例のブロック図、第２図は
本発明の詳細な説明するために表示スクリーンを示す図
、第３Ａ図は本発明の詳細な説明するために表示スクリ
ーンの一部を拡大した図、第３Ｂ図は第３Ａ図の表示を
行なうメモリの記憶内容を示す図、第４図は本発明の動
作の一部を説明するための波形図である。 図において、（ト）は比較手段、輪はサンプリング手段
である。 （１９） ＦＩＧ、 ２ ＦＩＧ、 ３Ａ １ヒ・７ｔｌｌＬ内時間 ５−−−一一−−倒 ＦＩＧ、４
本発明の詳細な説明するために表示スクリーンを示す図
、第３Ａ図は本発明の詳細な説明するために表示スクリ
ーンの一部を拡大した図、第３Ｂ図は第３Ａ図の表示を
行なうメモリの記憶内容を示す図、第４図は本発明の動
作の一部を説明するための波形図である。 図において、（ト）は比較手段、輪はサンプリング手段
である。 （１９） ＦＩＧ、 ２ ＦＩＧ、 ３Ａ １ヒ・７ｔｌｌＬ内時間 ５−−−一一−−倒 ＦＩＧ、４
Claims (1)
- 映像表示回路からの映像出力信号により表示器の走査線
を輝度変調するラック走査型表示装置において、所定走
査線の所定位置に対応する上記映像出力信号の部分をサ
ンプリングするサンプリング手段と、該サンプリング手
段でサンプリングされた上記映像出力信号の部分の値を
所定値と比較する比較手段とを具えたことを特徴とする
ラスク走査屋表示装置用診断装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US50956083A | 1983-06-30 | 1983-06-30 | |
| US509560 | 1990-04-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6037593A true JPS6037593A (ja) | 1985-02-26 |
| JPH0251515B2 JPH0251515B2 (ja) | 1990-11-07 |
Family
ID=24027150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59135038A Granted JPS6037593A (ja) | 1983-06-30 | 1984-06-29 | ラスタ走査型表示装置用診断装置 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0132925B1 (ja) |
| JP (1) | JPS6037593A (ja) |
| DE (1) | DE3468535D1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1254683A (en) * | 1985-05-17 | 1989-05-23 | Kevin P. Staggs | On-line verification of video display generator |
| WO2007104531A1 (en) * | 2006-03-13 | 2007-09-20 | Novo Nordisk A/S | A method and a medical device for calculating a checksum value so as to determine whether a displayed dose corresponds to a set dose |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57201932A (en) * | 1981-06-05 | 1982-12-10 | Hitachi Ltd | Cathode-ray tube display device |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3034278A1 (de) * | 1980-09-11 | 1982-04-22 | Siemens AG, 1000 Berlin und 8000 München | Verfahren und anordnung zum testen von sichtgeraeten |
| US4495642A (en) * | 1982-02-26 | 1985-01-22 | Hewlett-Packard Company | Timing analyzer with combination transition and duration trigger |
-
1984
- 1984-05-29 EP EP19840303597 patent/EP0132925B1/en not_active Expired
- 1984-05-29 DE DE8484303597T patent/DE3468535D1/de not_active Expired
- 1984-06-29 JP JP59135038A patent/JPS6037593A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57201932A (en) * | 1981-06-05 | 1982-12-10 | Hitachi Ltd | Cathode-ray tube display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0251515B2 (ja) | 1990-11-07 |
| EP0132925A1 (en) | 1985-02-13 |
| EP0132925B1 (en) | 1988-01-07 |
| DE3468535D1 (en) | 1988-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3798842B2 (ja) | ビデオ・データにシグニチャ解析を実施する装置および方法 | |
| US4929889A (en) | Data path chip test architecture | |
| US4780755A (en) | Frame buffer self-test | |
| US4591842A (en) | Apparatus for controlling the background and foreground colors displayed by raster graphic system | |
| JP2007101691A (ja) | 判定装置及び判定方法 | |
| US4775857A (en) | On-line verification of video display generator | |
| EP0123381B1 (en) | Logic waveform display apparatus | |
| US6778170B1 (en) | Generating high quality images in a display unit without being affected by error conditions in synchronization signals contained in display signals | |
| JPS6037593A (ja) | ラスタ走査型表示装置用診断装置 | |
| JPS6155119B2 (ja) | ||
| EP0202865B1 (en) | Testable video display generator | |
| US3559181A (en) | Crt parameter error indicator panel | |
| EP0642085B1 (en) | Sampling circuit | |
| JPH07281646A (ja) | 表示モジュール駆動装置 | |
| SU1647568A1 (ru) | Устройство дл отладки и контрол микропроцессорных систем | |
| JPS61241672A (ja) | Ｉｃ試験装置 | |
| JPH0333273B2 (ja) | ||
| JPH04248589A (ja) | 表示データ試験装置および試験方法 | |
| JPS62263471A (ja) | ロジツク信号表示方法 | |
| JPH02186444A (ja) | ディジタル信号処理装置の障害検出方式 | |
| SU896662A1 (ru) | Тренажер оператора диалоговых систем | |
| JPH0133784B2 (ja) | ||
| JPH03289699A (ja) | 表示制御装置用動作試験装置 | |
| Horelick | Versatile, modular readout system for CAMAC scalers | |
| JPS61170826A (ja) | ライトペン入力装置 |