SU1647568A1 - Устройство дл отладки и контрол микропроцессорных систем - Google Patents

Abstract

Изобретение позвол ет повысить эффективность и полноту отладки и контрол  микропроцессорных систем (МПС) различного назначени , использу  гибкую организацию отображени  контролируемых данных, мультиплексировани  шин и выбора источника информации . Цель изобретени  - повышение эффективности и полноты отладки конт- рол  - достигаетс  за счет введени  режима нрраэрушающего контрол  состо ни  внутренних элементов МПС и произвольного манипулировани  участками отлаживаемой программы. Устройство дл  отладки и контвол  МПС включает шины данных, адреса и управлени , параллельный интерфейс, блок пам ти тестов, дешифратор, регистр тестовой микрокоманды, блок захвата шин, шинный формирователь, регистр отладочной микрокоманды, блок сравнени , регистры начального и конечного адресов, блок индикации и формировани  адресов тестовой последовательности , блок управлени  и загруз- i ки, репрограммируемый блок посто нной пам ти. 10 ил. (Л

Description

Изобретение относитс  к цифровой и вычислительной технике, в частности к средствам контрол  работы и поиска неисправностей в цифровых системах , и может использоватьс  при проектировании , отладки программ и проверке качества функционировани  микропроцессорных систем (МПС).

Целью изобретени   вл етс  повышение эффективности и полноты отладки и контрол ,,

На фиг.1 представлена структурна  схема стыковки устройства дл  отладки и контрол  с обобщенной МПС; на фиг„2 - структурна  схема устройства

дл  отладки и контрол  МПС; на фиг.З- схема блока управлени  и загрузки; на фиг.4 - схема блока индикации и формировани  адреса тестовой последов вательности; на фиг,5 - схема шифра- тора кода загоузки; на фиг.6 - вариант формата телетаблицы; на фиг. 7 - структура организации ПЗУ заголовков; на фиг.8 - структура организации ПЗУ тестовой микропрограммы (МП); на фиг.9 - поле тестовой МП; на фиг,10 - пример программировани  ПЗУ тестокой МП,

Структурна  схема стыковки пред- лагаемого устройства с отлаживаемой

9

Јь СД

О5 00

МПС (фиг.1) служит иллюстрацией места устройства отладки и контрол  МПС в комплексе с отлаживаемой системой, ее взаимосв зей с МПС обобщенной структуры и состава МПС, котора  может быть реализована на различных микропроцессорных сери х (например 589, 1802, 1804), организации систем- ных шин. Структурна  схема комплекса содержит шины данных 1, адреса 2 и управлени  3, блоки обработки данных 4 и формировани  адреса 5, ПЗУ микрокоманд 6, регистр 7 микрокоманд, блок 8 выработки условий, тактовый генератор 9, ОЗУ 10, источник 11 операн- дов, блок I2 управлени  и загрузки, блок 13 отладки программ, блок 14 контрол  словососто ни , шины операндов 15 и результатов 16.

Устройство отладки и контрол  МПС (фиг02) содержит параллельный интерфейс 175 блок 18 пам ти тестов и блок 19 захвата шин, блок 20 индикации и формировани  адреса тестовой последо- вательности, регистр 21 отладочной микрокоманды, шинный формирователь 22, репрограммируемый блок 23 ; посто нной пам ти, регистр 24 начального адоеса, регистр 25 конечного ад- реса и блок 26 сравнени , дешифратор 27 к регистр 28 тестовой микрокоманды .

Блок 12 управлени  и загрузки (фиг«3) содержит пульт 29 управлени  с тридцатью одной кнопками ЗО- бО, п тнадцать элементов И 61-75, восемь элементов ИЛИ 76-83, четыре инвертора 84-87, шифратор 88 кода загрузки, четыре триггера 89-92, два мультивиб- ратора 93 и 94, счетчик 95 символов, элемент 96 задержки, два дршифратора 97 и 98, счетчик 99, коммутатор 100.

Шифратор 88 кода загрузки (фиг.5) содержит два шифратора 101 и 102, три элемента И 103-405 и регистр 106 хранени , конденсатор 107 и резистор 108.

Блок 20 индикации и формировани  адреса тестовой последовательности (фиг.4) содержит ПЗУ 109 знаков, первый мультиплексор 110, формирователь 111 видеосигнала и видеоконтрольный блок 112, задающий генератор 113, строчный счетчик 114, кадровый счет- чик 115 и формирователь 116 синхросме си, ПЗУ 117 заголовков, второй мультиплексор 118 и шинный формирователь 119

0

д

5

Q

5

Принцип работы устройства отладки и контрол  МПС заключаетс  в универсальности и гибкости его взаимодействи  с отлаживаемой МПС. Поэтому об- щие идеи этого взаимодействи  рассмотрим с привлечением структуры всего отладочного комплекса (фиго.1), включающей устройство отладки и контрол  МПС (блоки управлени  12, отладки программ 13, контрол  словососто ни  14),микропроцессор и переферийные блоки,, Источниками ошибок и неисправностей МПС могут быть как периферийные блоки, так и микропроцессор. Наиболее веро тной причиной отказов  вл етс  нарушение работы микропроцессора, св занное с ошибками или неисправност ми в электрических сз зах, с неисправност ми отдельных элементов микропроцессора , которые нос т статический характер . Нарушение работы микропроцессора может быть св зано с ошибками динамического характера, которые про вл ютс  при выполнении последовательностей микрокоманд на рабочих частотах. Причинами их могут быть задержки сигналов на элементах схемы относительно тактовых импульсов (рас- фронтовка), импульсные помехи малой длительности0 Другой причиной отказов МПС могут быть сбои в аппаратуре. Третьей причиной неправильной работы МПС могут быть ошибки в программе работы микропроцессора, допущенные на стадии ее разработки или записи в ПЗУ 6. Учитыва  многообразие причин и источников отказов и ошибок в работе МПС, можно выделить три основных вида контрол  МПС, проводимых с помощью предлагаемого устройства - функциональный-контроль,, отладка программ и тестовый контроль. Функциональный контроль предназначен дл  вы влени  неисправностей микропроцессора и отыскани  ошибок в программе. При функциональном контроле МПС блок 12 управлени  и блок 43 отладки программ позвол ет прогнать основную программу , начина  с любого места, останавливать микропроцессор на любом шаге выполнени  программы, а также зацикливать любые участки программы с целью обеспечени  возможности ос- циллографировани  сигналов в МПС Блок 14 контрол  словососто ни  в этом случае обеспечивает считывание сигналов состо ни  всех шин МПС в

режиме останова и преобразование их в телевизионный формат отображени дл  идентификации и анализа. Отладка программы осуществл етс  на этапе ее разработки и разработки архитектуры МНС о Отладка осуществл етс  с помощью аппаратуры ввода программы и имитации ПЗУ микрокоманд микропроцессора , расположенных в блоке J3 отладки программ. Тестовый контроль заключаетс  в обнаружении ошибок и сбоев во внутренних регистрах БИС микропроцессора и ОЗУ Аппаратура тестового контрол , наход ща с  в блоке 14 контрол  словососто ни , осуществл ет в потенциальном режиме перемещение контролируемых данных на внешние шины без искажени  содержимого внутренних элементов.

Устройство дл  отладки и контрол  микропроцессорных систем работает следующим образом

Устройство имеет три основных режима работы - загрузки, отладки, контрол  В режиме Загрузка осуществл етс  запись кодов адресов и микрокоманд , поступающих из блока 1 2 управлени , в выбранные блоки-абоненты , регистры начального 24 и конечного 25 адресов, регистр 21, ПЗУ 6 и блок 23. Подключение требуемого абонента к выходу загрузки блока 2 управлени  производитс .сигналами с его выходов. Запись считывани  и программировани  блока 23 управл етс  сигналами с выходов блока J 2 упра лени  Запись в ПЗУ 6 МПС осуществл етс  через шинный формирователь 22, который открываетс  по сигналу с четвертого управл ющего выхода блока 12 управлени  Режим Отладка предполагает в основном три подрежима - отрезок, шаг и цикл С помощью подрежима Отрезок производитс  поиск и обнаружение ошибок программы и электрических св зей аппаратных средств МПС о В этом подрежиме микропроцессор выполн ет программу с адреса микрокоманды , записанного в регистр 24 начального адреса, до адрес  микрокоманды , установленного в регистре 2 конечного адреса. После выполнени  команды конечного адреса процессор останавливаетс , а результирующие, коды на шинах МПС индицируютс  в блоке 14 контрол  словососто ни . Таким образом, задав с помощью блока 12 управлени  начал в конец

|

10

6475686

куска программы, можно проверить правильность выполнени  данного участка программы. При наличии ошибки в программе либо неисправности каких-либо электрических св зей в МПС, манипулиру  начальным и конечным адресами программы, можно локализовать ошибку вплоть до одной микрокоманды . Подрежим Шаг позвол ет провести статический контроль выполнени  каждой микрокоманды В этом подрежиме выполнение очередной микрокоманды происходит только после нажа-

.с ти  оператором кнопки Шаг. Данный подрежим целесообразно примен ть после подрежима Отрезок, дл  пошагового просмотра результатов выполнени  микрокоманд на локализованном20 участке программы,, Подрежим Цикл предназначен дл  вы влени  ошибок в динамическом режиме„ Дл  анализа временных зависимостей, обнаружени  импульсных помех (в том числе и от рас25 фронтовок) МПС принудительно перево-.i дитс  в динамический режим МПС, начав выполнение программы с адреса начальной микрокоманды, выполн ет программу до адреса конечной микрокоман-

30 ды, осуществив которую принудительно возвращаетс  на адрес начальной микрокоманды МПС находитс  в циклическом подрежиме до тех пор, пока оператор не прерывает его нажатием кнопки Останов. Использование возможности произвольного {с пульта блока 12 управлени ) выбора адресов начальной и конечной микрокоманд позвол ет найти удобный период цикла дл  воз-

4Q можности осциллографировани  быстрых процессов в точках схемы МПС Третий режим Контроль служит дл  нераз- рушающего контрол  состо ни  внутренних элементов, состо ни  перифе45 рийных устройств (источников операндов ), в том числе ОЗУ Перемещение данных дл  контрол  и индикации осуществл етс  в потенциальном режиме путем выполнени  тестовой микропрограммы при отключении тактировани 

35

50

МПС.

С целью наиболее лучшего понимани  работы устройства отладки и конт- рол  МПС рассмотрим его функционнро- вание, привлека  структуру блока 12 управлени  (фиг.З). Дл  включени  необходимых режимов и подрежимов работы устройства к дл  задани  тре

буемых кодов микрокоманд и адресов служит пульт 29 управлени , имеющий тридцать одну кнопку 30-60. Группа кнопок 30-32 - выбора режима Загруз ка - отладка - контроль представл ет собой переключатель - три кнопки с зависимой фиксацией типа П2К„ В результате нажатого состо ни  они устанавливают на своем выходном кон- такте единичный уровень вместо предшествующего нулевого. Таким образом, устройство отладки и контрол  может находитьс  только в одном из трех режимов. В режиме Загрузка деблоки руютс  кнопки 33-37 Выбор абонента представл ющий собой тоже набор кнопок П2К с зависимой фиксацией. Кнопки 40-44 Подрежим отладки в этом режиме заблокированы. При наж той кнопке 33 Нач.а блок 12 управлени  формирует сигналы дл  занесени  адреса начальной микрокоманды в регистр 24 начального адреса с пульта 29 управлени 0 Дл  зад нч  адреса попользуютс  кнопки 45-60 Код загрузки на пульте шестнадцатиричного кода от 0 до Г При нажатии на выходе кнопки устанавливаетс  нулевой уровень, который подаетс  на соответ ствующий вход шифратора 88 кода за- гручки, выполненного на основе двух последовательно соединенных микросхем 155ИВ1 (фиг.5)о Трехразр дный код с выхода шифраторов 401 и 402 коммутируетс  на элементах И 103105 (155ЛАЗ), преобразу сь в четырехразр дный , и запоминаетс  на регистре

106хранени  (155ТМ8). Подключенные к входу обнулени  регистра I06 хранени  конденсатор 107 н резистор 108 образуют цепь, осуществл ющую обнуление регистра 406 хранени  в момент включени  аппаратуры. Четыре выходных разр да рргистра 06 хранени  объедин ютс  в выходную шину шифратора 88 кода загрузки. Таким об раззом, при нажатии кнопки на выходе шифратора 88 кода загрузки по вл етс  4-разр дный двоичный код, соответствующий символу данной кнопки. Счетный выход шифратора 104  вл етс  счетным выходом шифратора 88 кода загрузки, сигнал на котором указывает на факт нажати  кнопки. Сформированный 4-разр дный двоичный код символа загружаетс  в регистр 24 начального адреса, который, как и регистр 25 конечного адреса, может быть вы

20

25

с ю 5 30

35

40

45

50

55

полней на регистрах 455ИР1. В нашей реалччагуш прин т 12-разр дный адрес, поэтому регистры начального 24 и ко- v нечного 25 адреса состо т из трех микросхем 155ИР1, а схема управлени  записью в них представлена на фиг03. Счетный импульс с выхода шифратора 88 кода загрузки проходит через разрешенный элемент И 63 на счетный вход счетчика 99, представл ющего двухразр дный счетчик импульсов до трех (155ИЕ5)о Выходные сигналы с разр дов счетчика подаютс  на вход дешифратора 97 (К155ИД4), который преобразует входной код в напр жение единичного уровн  на одном из разр дов 3-разр. дной выходной шины . Коммутатор 400, представл ющий : комбинационную схему элементов И (155ЛАЗ), перераспредел ет импульсы управлени  записью в регистры начального 24 и конечного 25 адресов в зависимости от сигналов с кнопок 33, 34, Нач.а и Кон„а. Эти сигналы, кроме того, через элемент ИЛИ 76 (155ЛА.4) и мультивибратор 93 (155АГЗ), служащий дл  формировани  импульса, используютс  дл  обнулени  счетчика 99. Сигнал управлени  дешифратором 97 поступает с выхода элемента И 62 при единичном потенциале на его втором входе. Первый и второй выходы коммутатора 100 соединены соответственно с управл ющими входами регистров начального 24 и конечного 25 адресов (т0е,, подключены к входам разрешени  параллельной загрузки микросхем (155ИР4)), представл ющих каждый три 4-разр дные секции, с целью выбора корпуса микросхемы таким образом, чтобы при первом нажатии одной из клавиш 45-60 Код загрузки происходит запись четырех старших разр дов адреса начальной микрокоманды , при втором - четырех средних разр дов , при третьем четырех младших разр дов, При дальнейшем нажатии кнопок 45-60 цикл записи повтор етс . Аналогично происходит формирование адреса конечной микрокоманды в регистре 25 конечного адреса, с той лишь разницей, что при нажатии кнопки 34 Кон.а импульсы разрешени  параллельной записи подаютс  с коммутатора 100 на управл ющий вход регистра 25 конечного адреса. Кроме того, сигнал с.кнопки 33 Начса поступает через элемент И 65 н элемент ИЛИ 79 на

5

тпиггер 90, устанавлива  на его инверсном выходе единичный уровень, который подключает к шине 2 выход регистра 24 начального адреса через шинный формироватрль и отключает (п входе ОЕ) выход БФА 5 от шины 2. Ко с регистра 25 конечного адреса по 12 разр дной шине поступает на блок 26 сравнени , вторым входом которог  вл етс  12-разр дна  шина 2, При совпадении адреса конечной микрокоманды с текущим адресом на шине 2 на выходе блока 26 сравнени  (две схемы J55JIA2) по вл етс  сигнал, ко торый в зависимости от состо ни  триггера 91 поступает либо через элемент И 66 и элемент ИЛИ 78 на вход сброса триггера 89, либо через элемент И 67 и элемент ИЛИ 79 на вход сброса триггера 90. Триггер 89 формирует сигнал останова тактового генератора 9 МПС, подава  его через элемент ИЛИ 830 В устройстве предусмотрена и чагрузка микрокоманды отлаживаемой программы в блок 23 с последующей перезаписью отлаженой программы в ПЗУ 6 микрокоманд МПС. Дл  этого на пульте 29 управле

ни  нажимаетс  кнопка 35 Р.омк, что 30 входы CS (второй управл ющий вход блозначит выбор регистра.21 в качестве приемника кода загрузки с выхода блока 12 управлени . В реализуемом варианте устройства микрокоманда имеет 64 двоичных разр да, т.е. 16 шестнадцатиричных символов о При нажатии кнопки 35 Р.омк .1 запираютс  элементы И 62 и 63 и открываетс  элемент И 61 дл  прохождени  импульса с шифратора 88 кода з грузки на счетный вход счетчика 95 символов и через элемент 96 задержки на управл ющий вход дешифратора 98. 4-разр дный счетчик 95 символов (155ИЕ5) подсчитывает число нажатий кнопок 45-60 загрузки (от 1 до 16), дешифратор 98 4-разр дный код счетчика символов преобразует в напр жение на одном из разр дов 16-разр дной выходной шины дл  управлени  (по входам „ ВР2) секци м регистра 21, выполненного на микросхемах К589ИР12/4/. Обнуление счетчика 95 символов осуществл етс  принудительно от кнопки 39 О перед нач лом набора очередной микрокоманды,, Выдача на шину 3 выполн емой микрокоманды, записанной в регистре отладочной микрокоманды, может осуществл тьс  либо из самого

ка 23).

Дл  перехода в режим отладки необходимо нажать кнопку 31 Отладка на пульте 29 управлени . В этом слу- ог чае деблокируютс  кнопки 40-44 Подрежим отладки, частично блокируемый

на наборе элементов И 71-75 сигналом с выхода элемента И 82, и блоки-, руютс  кнопки 33-37 Выбор абонента. 4Q При нажатии кнопки 40 Р.мк сигнал единичного уровн  с ее выхода через элементы И 70 и 74 разрешает поступт ление тактового импульса на регистр 7 микрокоманд МПС. В пошаговом подрежиме нажимаетс  кнопка 41 Шаг, и сигнал кнопки 41 через элемент И 72 подаетс  на вход cosC-cosD тактового генератора 9 (КМ1804ГГ1), стимулиру  генерацию одного тактового импульса . Таким образом, после режима з грузки по первому нажатию кнопки 41 Шаг в режиме отладки МПС возъ- мет адрес не из блока 5, а из регистра 24 начального адреса Затем под воздействием тактового импульса триггер 90 переходит в состо ние, которое подключает к шине 4 оп ть блок 5 вместо регистра 24 начального адрег са, и следующие шаги пойдут по про;

55

10

0

$

0

5

регистра, либо из блока 23 пам ти, В первом случае нажимаетс  кнопка 36 ПЗУ МК, и сигнал г. нее через элемент ИЛИ 81 подсоедин ет выход шинного формировател  22 (155ЛПН) к шине 3 и отключает (по входу ОЕ) выход ПЗУ 6 от шины 3. Во втором случае нажимаетс  кнопка 37 РПЗУ, сигнал которой через элемент И 68 отключает регистр 21 от шинного формировател  22, а подключает к нему выход блока 23. Блок 23 может быть выполнен на БИС К573РФ5, сигналы управлени  записью и считыванием которых (входы CS и СЕО) формируютс  на элементе И 64, инверторе 85, элементе ИЛИ 77„ При нажатии кнопки 35 Р.омк можно осуществить программирование блока 23, т.е. выполнить запись в него отлаженной микрокоманды из регистра 21. Дл  этого нужно нажать КНОПКУ 38 ПР с двум  парами контактов (П2К) При этом на опин выход кнопки выдаетс  напр жение программировани  +25 В вместо +5 В, а по другому выходу с помощью мультивибратора 94 (155АГЗ) сформируетс  импульс программировани  50 мс на

ка 23).

Дл  перехода в режим отладки необходимо нажать кнопку 31 Отладка на пульте 29 управлени . В этом слу- г чае деблокируютс  кнопки 40-44 Подрежим отладки, частично блокируемый

на наборе элементов И 71-75 сигналом с выхода элемента И 82, и блоки-, руютс  кнопки 33-37 Выбор абонента. Q При нажатии кнопки 40 Р.мк сигнал единичного уровн  с ее выхода через элементы И 70 и 74 разрешает поступт ление тактового импульса на регистр 7 микрокоманд МПС. В пошаговом подрежиме нажимаетс  кнопка 41 Шаг, и сигнал кнопки 41 через элемент И 72 подаетс  на вход cosC-cosD тактового генератора 9 (КМ1804ГГ1), стимулиру  генерацию одного тактового импульса . Таким образом, после режима з грузки по первому нажатию кнопки 41 Шаг в режиме отладки МПС возъ- мет адрес не из блока 5, а из регистра 24 начального адреса Затем под воздействием тактового импульса триггер 90 переходит в состо ние, которое подключает к шине 4 оп ть блок 5 вместо регистра 24 начального адрег са, и следующие шаги пойдут по про;

5

11164

грамме, В подрежиме Отрезок сигнал от кнопки 42 через элементы И 73 и ИЛИ 79 устанавливает триггер 90 в состо ние, подсоедин ющее регистр 24 начального адреса к шине 2. Кроме того, сигнал от кнопки 42 через элемент ИЛИ 80 переводит триггер 89 в состо ние, запускающее тактовый генератор 9 МПС по входу HLT-S1T. В первом такте МПС выполн ет., микрокоманду начального адреса а татем триггер 90 по следующему тактовому импульсу возвращаетс  в состо ние , которое отключает от шины 2 регистр 24 начального адреса, а подключает блок 5. Далее МПС будет выполн ть программу до адреса конечной микрокоманды, т.е„ до по влени  сигнала на выходе блока 26 сравнени , который переводит триггер 89 в состо ние , запрещающее работу тактового генератора 9. В подрежиме Цикл работа устройства отличаетс  от работы в подрежиме Отрезок только тем, что при нажатии кнопки 43 Цикл перебрасываетс  триггер 94 в состо ние, при котором сигнал с блока 26 сравнени  проходит не на триггер 89 а на триггер 90, подключа  к шине 2 ре- г стр 24 начального адреса. Дл  того, чтобы вывести МПС из циклического режима, необходимо нажать кнопку 44 Останов, сигнал которой через элементы И 75 и ИЛИ 78 сбрасывает тр г- геры 89 и 91 в исходное состо ние подрежима Отрезок. В режиме отладки программы устройство позвол ет вместо (штатного ПЗУ 6 (например,KP556PT5J ис

8

12

товой МК (К589ИР12), управл емый выходным сигналом элемента И 69 в блоке I2 управлени , отключен от шины 3„ Информаци  по шинам 1-3 поступает в параллельный интерфейс 17, который представл ет собой набор из мультиплексоров входных шин, осуществл ющих выбор требуемой шины и полубайтовую передачу шинной информации на блок 20 индикации. Если шина 1  вл етс  16-разр дной, шина 2-12- разр дной, шина 3 - 128-разр дной, то параллельный интерфейс 17 будет содержать четыре мультиплексора: 16 на 4,12 на 4 и два 64 на 4, которые могут быть реализованы на двадцати К531КП41. Выбор соответствующего мультиплексора в параллельном интерфейсе 17 производитс  по сигналу блока 19 захвата шин. Управление работой отдельных мультиплексоров осуществл етс  4-7 разр дами строчного счетчика 114 йюка 20 индикации по адресным входам мультиплексоров. Блок 19 захвата шин, представл ющий собой демультиплексор (например, К531ИД7), управл етс  восьмым разр дом строчного счетчика 114 -блока 20 индикации с адресацией от трех младших разр дов с выхода датчика 18 тестовой МП. Выходы всех мультиплексоров параллельного интерфейса 17 объединены в одну выходную четыре разп дную шину, информаци  по которо поступает на ПЗУ J09 знаков блока 20 индикации Рассмотрим более подробно работу блока 20 индикации, вариант реализации которого представлен на

пользовать блок 23 либо внешний эмул тор/до фиг.4. Зад ча блока 20 индикации

(ОЗУ микроэвм) через сокеты блока 23, а после отладки программы осущест-, вить перезапись программы в ПЗУ 6, микрокоманд МПС. В режимах Загруэ- ка и Отладка контроль шин МПС осуществл етс  на ВКУ 112 блока 20 индикации, работа которого будет объ снена при описании функционировани  устройства в режиме Контроль.

Наличие в блоке 12 управлени  различ- JQ присвоенных элементам матрицы ных сочетаний элементов И, ИЛИ, инверторов с сигналами кнопок пульта 29 управлени   вл етс  мерой исключени  взаимного вли ни  режимов и подрежимов работы устройства друг на « друга Прежде, чем перейти к режиму Контроль, рассмотрим работу блока 20 индикации при отжатой кнопке 32 Контроль. При этом регистр 28 тестезированным в ней символом. Э ды - образы хран тс  в ПЗУ 409 ( 556РТ5), Выбор того или кного осуществл етс  путем подачи на J09 знаков адреса, по которому сан код требуемого символа. С ПЗУ 109 знаков на вход первого типлексора JIO поступают 8-раз коды символов на знакостроках

преобразовать поступающий на него двоичный код в сигнал подсвета луча электронно-лучевой трубки блока 412. Все возможные знаки и символы сфор- мировайы из элементов знакогенер рую- щей матрицы 8x8 (6). Образ символа, таким образом, представл ет собой 64-разр дный код, полученный при последовательном считывани  значений,

присвоенных элементам матрицы

с синтезированным в ней символом. Эти коды - образы хран тс  в ПЗУ 409 знако ( 556РТ5), Выбор того или кного знака осуществл етс  путем подачи на ПЯУ J09 знаков адреса, по которому записан код требуемого символа. С выхода ПЗУ 109 знаков на вход первого мультиплексора JIO поступают 8-разр дные коды символов на знакостроках. Первый мультиплексор 116 (К555КП7) преобразует их в последовательность импульсов разр дов кода образов, ко- торые чередуютс  синхронно с разверткой ВКУ 112, В формирователе 111 видеосигнала, представл ющем собой стандартный смеситель, эти импульсы смешиваютс  с синхросмесью, поступающей с формировател  1J6 синхросмеси, дл  получени  полного телевизионного видеосигнала. Полный видеосигнал заводитс  на дисплей 112 дл  отображени  выбранных символов (путем подсвета тпчек экрана), зафиксированных в знакосинтезирующей матрице. Отображение знаковой информации н  экране блока I I 2 осуществл етс  в виде телетаблнцы, примерный1 формат которой представпен на фиг„6. Телетаблица 20 ствл етс  тоже восьмым разр дом

моткет иметь различные заголовки, различные форматы представлени  цифрового пол  в каждой строке в зависимости от конкретных требований. Дл  заголовков могут быть использованы буквы ла- 25 за синхронизацию и управпение его ра

тинского и русского алфавитов, цифры и знаки. Телетаблица может иметь 16 знакострок. Максимальный формат каждой строки составл ет 32 знакоместа . Первые 16 отвод тс  под номер энакостроки и 12 символов заголовка. Остальные I6 знакомест используютс  дл  отображени  данных, которые представл ютс  в шестнадцатиричной системе счета. Подача адресов символов дл  опроса ПЗУ 109 знаков производитс  с параллельного интерфейса . 17 или С ПЗУ П7 заголовков о Дл  кодировани  всех требуемых символов достаточно шестиразр дного кода адреса ПЗУ 109 знаков. Четыре младших разр да формируютс  либо мультиплексорами параллелного интерфейса 17, либо ПЗУ 117 заголовков Седьмой разр д ПЗУ 317 заголовков используетс  в качестве сигнала подс ета знакоместа телетаблицы. Кодирование этого разр да позвол ет получать необходимый формат представлени  данных в двоичном и шестнадцатиричном кодах, а формировать пробелы в заголовках.- Коды адресов символов поступают из ПЗУ 117 заголовков во врем  первых 16 знакомест телетаблицы (фиг.7). На первом знакоместе записан номер знакостроки в виде шестизначного кода, в седьмом разр де записана -1, что обеспечивает подсвет данного знакоместа. На втором знакоместе формируетс 

пробел путем записи О в седьмой разр д Следующие J2 знакомест используютс  дл  записи заголовка, дл  чего примен етс  6-разр дный код, а в седьмой записываетс  1, если на данном знакоместе необходимо наличие символа и О, если надо сформировать пробел о При формировани  пробела заполнение шести младших разр дов осуществл етс  произвольно Дл  разделени  выходных кодов ПЗУ 111 заголовков на четыре младших и два старших разр да перед подачей их на

ПЗУ 109 знаков используютс  шинный формирователь И 9 (155ЛП1 - 4 младших разр да) и второй мультиплексор (555КП11 - 2 старших разр да) 118. Управление указанными блоками осуще-

строчного счетчика 114 в противофазном режиме, что означает их коммутацию после половины знакостроки. Р д блоков в блоке 20 индикации отвечает

ботойо К ним относ тс  задающий генератор ИЗ, строчный Л4 н кадровый 115 счетчики, формирователь 416 синхросмеси. Зад ющий генератор ИЗ

представл ет собой кварцевый генератор 8 частоты МГц„ Его выходной сигнал поступает на 9-разр дный строчный счетчик 114 (три корпуса 155ИН5), импульс переноса последнего разр да

которого служит счетным импульсом кадрового счетчика 315 и подаетс  на формирователь 116 синхросмеси в качестве строчного синхроимпульса. Кадровый счетчик 315 аналогичен строчному И 4, а его выходной импульс подаетс  на формирователь 116 синхросмеси в качестве кадрового синхроимпульса, Формирователь 116 синхросмеси с помощью мультивибраторов формирует сннхроимпульсы необходимой длительности дл  запуска развертки-блока 112, смешивает их на элементе ИЛИ, формирует из них импульсы обнулени  строчного П4 и кадрового И5 счетчиког отрицательной пол рности. В выходную шину блока 20 индикации вход т выходы 4-7 разр дов строчного счетчика И4, 5-8 разр дов кадрового счетчика 115, сигналы по которым поступают на адресный вход датчика 18 тестовой МП. Причем выходы 4-7 разр дов строчного счетчика 114 из адресной шины подаютс  на входную шину дешифратора 27„ Таким образом, возвраща сь к ранее

написанному, отметим, что при отжатой кнопке 32 контроль (в режимах загрузки или отладки) на блоке 112 отоб- раж етс  статическа  информаци , наход ща с  на шинах МПС, При нажатой кнопке 32 Контроль устройство переводитс  в режим контрол , который предполагает проверку не только внешних шин МПС, но и содержимого внутренних регистров и счетчиков процессора, и ОЗУ 10, Дл  по снени  работы устройства в режиме Контроль рассмотрим структуру блока 18 (фигов), которое может быть выполне но на БИС 556РТ5. Перебор адресов ПЗУ тестовой МП происходит с частотой равной половине частоты формировани  знакомест. За врем  знакостроки, отведенной дл  заголовка, с выхода ПЗУ считываетс  8 байт информации, представл ющей тестовую микрокоманду. Тестова  микрокоманда заноситс  в регистр 28 (восемь БИС К589ИР42) последовательно, начина  с младшего байта, при помощи дешифратора 27 Таким образом9 к началу второй половины знакостроки в регистре 28 находитс  63-разр дна  тестова  микрокоманда . 64-и старший разр д исполь- зуетс  дл  управлени  режимом тестового контрол . Этот сигнал 64-го разр да с выхода блока J8 подаетс  в блок 12 управлени , где запоминаетс  в триггере 92. При нажатой кнопке 32 Контроль выходной сигнал триггера 92 поступает через элемент И 69 на вход выбора кристалла регистра 28 Если 64-й разр д тестовой микрокоманды имеет единичный уровень, то ре- гистр 28 исключаетс  в шину 3, а регистр 7 МПС отключаетс  от нее. Обратное переключение происходит в момент обнулени  триггера 92 сигналом иосьмого разр да строчного счет- чика 314 блока 20 индикации. Итак, когда 64-й разр д тестовой микрокоманды имеет уровень 1, устройство находитс  в режиме тестового контрол „ Тестовые микрокоманды с выхода р гист ра 28 поступают в МПС по шине 3 дл  опроса внутренних элементов, дл  оценки состо ни  периферийных устройств . Тестовые микрокоманды перемещени  контролируемой информации на внешние шины выполн ютс  в потенциальном режиме, так как при нажатой кнопке 32 Контроль отключаетс  тактовый генератор 9 МПС. При этом не происхо

Q Q 5 д

5

дит изменени  содержимого внутренних регистров и периферийной пам ти ОЗУ 10. Пример организации блока 18 изображен на фиг.8, поле тестовой программы и пример программировани  блока 18 показаны на фиг„9 и 10,

Claims (1)

1. Формула изобретени 

   Устройство дл  отладки и контрол  микропроцессорных систем, содержащее параллельный интерфейс, три информационных входа которого  вл ютс  входами устройства дн  подключени  соответственно к шинам  дреса, данных и управлени  отлаживаемой микропроцессорной системы, блок управлени  и загрузки, блок индикации и формировани  адреса тестовой последовательности , блок пам ти тестов и блок захвата шин, выход которого соединен с управл ющим входом параллельного интерфейса , отличающеес  тем, что, с целью повышени  эффективности и полноты отладки и контрол , устройство содержит регистр отладочной микрокоманды, шинный формирователь , ррпрограммируемый блок посто нной пам ти, адресный вход которого соединен с входом устройства дл  подключени  к шине адреса отлаживаемой микропроцессорной системы, а информационный вход-выход соединен с выходом регистра отладочной микрокоманды и с информационным входом шинного формировател , регистр начального адреса выход которого соединен с выходом устройства дл  подключени  к шине адреса отлаживаемой микропроцессорной системы, регистр конечного адреса и блок сравнени , первый и второй информационные входы которого соединены соответственно с входом устройства дл  подключений к шине адреса отлаживаемой микропроцессорной системы и выходом регистра конечного адреса, дешифратор адреса к регистр тестовой микрокоманды, вход записи которого соединен с выходом дешифратора адреса , выход регистра тестовой микрокоманды -и выход шинного формировател  соединены с выходом устройства дл  подключени  к шине управлени  отлаживаемой микропроцессорной системы, выход параллельного интерфейса соединен с входом блока индикации и формировани  адреса тестовой последовательности , информационный выход которого соединен с входаг-  параллельного интерфейса , дешифратора адреса и входом адреса блока пам ти тестов, группа выходов которого соединена с информационными входами регистра тестовой микрокоманды и блока захвата шин, управл ющий выход блока индикации и формировани  адреса тестовой последов ат льности соединен с входами синхронизации блока пам ти тестов, блока захвата шин и первым входом синхронизации блока управлени  и загрузки, установочный вход которого соединен с отдельным выходом блока пам ти тестов , выход загрузки информации. блока управлени  и загрузки соединен с информационными входами регистров отладочной микрокоманды, конечного адреса и начального адреса, перва , втора  и треть  группы выходов блока управлени  и загрузки соединены с входами записи соответственно регистра конечного адреса, регистра начальЖ

   I У Р ПТ/5 f°

   L.

   таш

   9 -э

   13

   ного адреса и регистра отладочной микрокоманды, с первого по седьмой выходы блока управлени  и загрузки соединены соответственно с входами синхронизации регистра начального адреса, регистра отладочной микрокоманды , входами записи, чтени  и программировани  репрограммируемого блока посто нной пам ти и управл ющими входами шинного формировател  н регистра тестовой микрокоманды, первый н шестой выходы и четверта  группа выходов блока управлени  и загрузки образуют группу выходов устройства дл  подключени  к группе управл ю- .щих входов отлаживаемой микропроцессорной системы, второй вход синхронизации блока управлени  и загрузки  вл етс  тактовым входом устройства, выход блока сравнени  соединен с раз- решающим входом блока управлени  и загрузки.

   мпс

   5ФА

   Регистр А (Си Счетчик т

   С/лех

   цдру

   Ј

   Ј

   1Г

   в

   J-J

   -N

   $

   о

   14

   I

   «s

   оЖ1

   39 I 38 I

   - | |

   I Код загрузки

   W

   Подрежим отладки

   WW Ы№ 50 5ПЩК 5ЩВЯ5б 57 5В 59 ер

   .. f г(

   4rs6/x.:

   Вш.1 .ЭУ

   0Вх.З °3ьгх.2

   оВшх.Зу

   Вб/х. Ту

   W

   Подрежим отладки

   У

   Sc

   Вь/хЛ Вых.5

   109

   1

   0

   110 Т

   ш

   JjF

   /f7

   E

   т

   el f

   Awr. awr./

   §

   1

   111

   т

   т

   т

   з;

   i l

   //5

   Ј

   /f5

   $tn.b

   Д

   1

   Подсвею

   yo/ /////////// W / /4

   ////) ///У

   н

   ш

   и

   л

   н

   Фиг. 6

   /tf / /////////Jtfxrt/

   ////// W / /

   ////) ///У

   л

   ю

   ML

   м

   к

   W

   ФигЛ

   «к

   / /// /// g // /// /// / /

   У 7/ /// /// 0 // /// ///

   / //У /// /// /// /// / /

   / //А/// /// //У /// /// //У А/ / / U QV /// /// ////// / /

   -v

   g.XQg.

   /(од номера

   ОЗУ

   t

   If од номера Тест РЗУрежим

   УУ

   ОЗУ/РЗУ лодсвы

   ,// / / / ° f/ О /У Г// f// Т / У / 7 / Л / ИГУ

   // /// g // /// /// / /

   / /// 0 // /// ///

   /// /// / /

   //У /// /// //У А/ // ////// / /

   g.XQg.

   / ./ / / / / //

   / / / / / //

   / / / / / 7/

   и

   Номер признано

   //опер шины

   01

   J г з

   Знако строки

   UT

   О С

   0U8.8

   Фиг. Ю

   Редактор В.Бугреккова

   Составитель Д.Ванюхин

   Техред М. Дидык Корректор Ji,Эрдейн

   Закаэ 140J

   Тираж 423

   ВШИЛИ Государственного комитета по изобретени м и открыти м при ГКНТ СССР 113035, Москва, , Раушска  наб., д. 4/5

   Подписное