JPS6037504B2 - バス監視方式 - Google Patents
バス監視方式Info
- Publication number
- JPS6037504B2 JPS6037504B2 JP55188237A JP18823780A JPS6037504B2 JP S6037504 B2 JPS6037504 B2 JP S6037504B2 JP 55188237 A JP55188237 A JP 55188237A JP 18823780 A JP18823780 A JP 18823780A JP S6037504 B2 JPS6037504 B2 JP S6037504B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- input
- processor
- output
- disconnection signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Dc Digital Transmission (AREA)
- Small-Scale Networks (AREA)
- Debugging And Monitoring (AREA)
- Bus Control (AREA)
Description
【発明の詳細な説明】
本発明は、プロセッサとメモリおよび入出力装置を共通
のＤＣバスで接続したシステムにおける該バスの監視方
式に関する。
のＤＣバスで接続したシステムにおける該バスの監視方
式に関する。
マイクロプロセッサＭＰＲとメモリＭＭおよび１／０を
第１図に示すように共通のＤＣ（直流）バスＢで結び、
対話形式でつまり送信側ＭＰＲがセンド（Ｓｅｎｄ）×
×を送ると受信側１／０がレシーブ（Ｒｅｃｅｉｖｅ）
××を返し・・・・・・という形式でデータ伝送するシ
ステムがある。
第１図に示すように共通のＤＣ（直流）バスＢで結び、
対話形式でつまり送信側ＭＰＲがセンド（Ｓｅｎｄ）×
×を送ると受信側１／０がレシーブ（Ｒｅｃｅｉｖｅ）
××を返し・・・・・・という形式でデータ伝送するシ
ステムがある。
ュニバスＢは例えば８本又は１６本のデータ線と、ＭＰ
Ｒから１／○への３本のコントロ−ル線および１／０か
らＭＰＲへの同じく３本のコントロール線などからなる
。これらのコントロール線はその３本が例えば０，０，
１の状態ならセソドを示すというように並列データ伝送
を行ない、そしてこれらのコントロール線の“１”“０
”状態で表わされる信号に従ってデータ線上のデータを
取込む等の処理を１／０，ＭＰＲなどが行なう。かかる
システムでは各々がＤＣ的に結合しているので、１入出
力装置の障害がバスを閉塞（スタツク）し、システム全
体が通信不能になるという欠点がある。
Ｒから１／○への３本のコントロ−ル線および１／０か
らＭＰＲへの同じく３本のコントロール線などからなる
。これらのコントロール線はその３本が例えば０，０，
１の状態ならセソドを示すというように並列データ伝送
を行ない、そしてこれらのコントロール線の“１”“０
”状態で表わされる信号に従ってデータ線上のデータを
取込む等の処理を１／０，ＭＰＲなどが行なう。かかる
システムでは各々がＤＣ的に結合しているので、１入出
力装置の障害がバスを閉塞（スタツク）し、システム全
体が通信不能になるという欠点がある。
トランスを介して各々が接続されるＡＣバスではかかる
問題はないが、トランス従って藁張るコイルを必要とす
るからＡＣバス方式は最近では殆んど採用されない。本
発明はＤＣバスでの障害発生を検知し、直ちに回復措置
をとり得るバス監視方式を得ようとするものであり、特
徴とする所はプロセッサと各種入出力装置とを単一ＤＣ
バスで接続して会話形式の情報送受を行ない、該バスの
プロセッサの近傍に該情報伝送の異常を検出する監視回
路を設け、前記の各入出力装置に、個別切離し信号によ
りセットされるフリップフロッブおよび、該フリップフ
ロップの出力と一斉・功離し信号を受けて入出力装置を
バスへ接続するドライバを高インピーダンス状態にする
出力を生じるオアゲートを設けた通信システムにおける
バス監視方式において、前記監視回路が異常を検知する
とき、該回路が発生する一斉切離し信号により各入出力
装置を一斉に前記バスより切離し、次いで前記プロセッ
サから送出される個別切離し信号により障害最渡力候補
の１つの入出力装置を該切離状態に維持したのち、前記
一斉切離し信号の送出を停止して情報伝送の正常、異常
を該監視回路によりチェックすることにある。次にこれ
を詳細に説明する。再び第１図を参照するに、Ｍ円Ｒ，
ＭＭ，１／０およびＢは前述のようにマイクロプロセッ
サ、メモリ、入出力装置、およびＤＣバスであり、添字
ａを付したものも同様である。
問題はないが、トランス従って藁張るコイルを必要とす
るからＡＣバス方式は最近では殆んど採用されない。本
発明はＤＣバスでの障害発生を検知し、直ちに回復措置
をとり得るバス監視方式を得ようとするものであり、特
徴とする所はプロセッサと各種入出力装置とを単一ＤＣ
バスで接続して会話形式の情報送受を行ない、該バスの
プロセッサの近傍に該情報伝送の異常を検出する監視回
路を設け、前記の各入出力装置に、個別切離し信号によ
りセットされるフリップフロッブおよび、該フリップフ
ロップの出力と一斉・功離し信号を受けて入出力装置を
バスへ接続するドライバを高インピーダンス状態にする
出力を生じるオアゲートを設けた通信システムにおける
バス監視方式において、前記監視回路が異常を検知する
とき、該回路が発生する一斉切離し信号により各入出力
装置を一斉に前記バスより切離し、次いで前記プロセッ
サから送出される個別切離し信号により障害最渡力候補
の１つの入出力装置を該切離状態に維持したのち、前記
一斉切離し信号の送出を停止して情報伝送の正常、異常
を該監視回路によりチェックすることにある。次にこれ
を詳細に説明する。再び第１図を参照するに、Ｍ円Ｒ，
ＭＭ，１／０およびＢは前述のようにマイクロプロセッ
サ、メモリ、入出力装置、およびＤＣバスであり、添字
ａを付したものも同様である。
つまりこのシステムはデュアル方式になっており、添字
ａはその他方を示す。本例は交換機の一部であった鎖線
枠ＳＨ．，ＳＨ２はシェルフを示す。各１／０は第２図
に示すようにドライバＤおよびレシーバＲを介してバス
Ｂと接続する。なおこの第２図は１信号線分を示すから
、データ線が１６本、コントロール線が上り、下り各３
本なら、それに対応した個数だけドライバおよびレシー
バなどが設けられる。かかる１／０ドライバ、レシーバ
に連なる内部回路に障害が発生し、１信号線分だけでも
定常的に“０”または“１”の状態になってしまうと、
それがコントコール線ならコントロール信号がまたデー
タ線ならデータが全て異常となり、バスＢ全体が死んで
しまう。最近では分散化志向の傾向が強くプロセッサの
機能の一部は各１／０に持たせるので、かかる障害発生
の確立は低くない。バスＢが死んでしまうとと、プロセ
ッサＭＰＲはバスＢを通してメモリＭＭのリフレツシュ
を行なっているのでそのリフレッシュが不可能になり、
メモリ記憶内容の喪失が生じてしまい、その他バスＢに
接地されている全ての機器が動作不能になってしまう。
そこで本発明では障害発生時に各１／０のドライバ、レ
シーバ、特にドライバをオフ（高インピーダンス状態）
にする手段を設けた。
ａはその他方を示す。本例は交換機の一部であった鎖線
枠ＳＨ．，ＳＨ２はシェルフを示す。各１／０は第２図
に示すようにドライバＤおよびレシーバＲを介してバス
Ｂと接続する。なおこの第２図は１信号線分を示すから
、データ線が１６本、コントロール線が上り、下り各３
本なら、それに対応した個数だけドライバおよびレシー
バなどが設けられる。かかる１／０ドライバ、レシーバ
に連なる内部回路に障害が発生し、１信号線分だけでも
定常的に“０”または“１”の状態になってしまうと、
それがコントコール線ならコントロール信号がまたデー
タ線ならデータが全て異常となり、バスＢ全体が死んで
しまう。最近では分散化志向の傾向が強くプロセッサの
機能の一部は各１／０に持たせるので、かかる障害発生
の確立は低くない。バスＢが死んでしまうとと、プロセ
ッサＭＰＲはバスＢを通してメモリＭＭのリフレツシュ
を行なっているのでそのリフレッシュが不可能になり、
メモリ記憶内容の喪失が生じてしまい、その他バスＢに
接地されている全ての機器が動作不能になってしまう。
そこで本発明では障害発生時に各１／０のドライバ、レ
シーバ、特にドライバをオフ（高インピーダンス状態）
にする手段を設けた。
ＳＶＣはバスＢを伝送される信号特に制御信号をチェッ
クして障害発生を検知する等の機能を持つ監視回路で、
センド信号が送られたのにレシーブ信号が返ってこない
等をタイマ等により検出して自己フリツプフロツプをセ
ットし、そのＱ出力をドライバ一斉断信号Ｓ，として送
出する。この信号Ｓ，は各１／０のオアゲートＯＲを通
ってそのドライバＤに入り、それをハィＺ状態にする。
この結果バスＢは正常状態に戻り、このバスを利用して
監視回路ＳＶＣは１／０が返すべきレシーブ信号をプロ
セッサＭ円Ｒへ送り、かつ前記フリップフロップ出力等
で異常発生を該プロセッサへ知らせる。フ。ｏセッサＭ
ＰＲではセンド信号に続くレシーブ信号があったことで
一応当該信号送受シーケンスは完結し、そして異常発生
が通知されたので障害処理プログラムをスタートさせる
。障害発生の最有力候補は当該時点で交信していた１／
０であり、その１／０はプロセッサにおいて分るのでプ
ロセッサＭＰＲはバスＢを通してその１／０のドライバ
をオフにする個別切離し信号ＳＥＰを送出する。この信
号ＳＥＰは保守信号分配器ＭＳＤが受信し、個別配線（
図示しない）を通して当該１／０へ入力し、その１ノ○
のフリツプフロツプＦＦ２をセットする。該ＦＦ２のＱ
出力はオアゲートＯＲを通ってドライバＤに入力し、こ
れをオフにする。尤も、信号Ｓ，によりドライバＤはす
でにオフになっているので、ＦＦ２のＱ出力が入力して
も特に変化はない。また監視回路ＳＶＣはこの信号ＳＥ
Ｐを検知し、ドライバ一斉断信号Ｓ，の送出を停止する
。従って信号ＳＥＰを受けた１／０以外の１／０ではド
ライバＤは再びアクティブになる。この状態でプロセッ
サＭＰＲはドライバがアクティブである他の１／０と交
信し、監視回路ＳＶＣはそれを監視する。異常が発見さ
れなければ、障害を起したのは前記信号ＳＥＰを送った
１／０であり、それを警報、表示して修復を促す。１／
０も二重化されている場合は、スタンバイであった１／
０をアクトにすることで修復は可能であることが多い。
クして障害発生を検知する等の機能を持つ監視回路で、
センド信号が送られたのにレシーブ信号が返ってこない
等をタイマ等により検出して自己フリツプフロツプをセ
ットし、そのＱ出力をドライバ一斉断信号Ｓ，として送
出する。この信号Ｓ，は各１／０のオアゲートＯＲを通
ってそのドライバＤに入り、それをハィＺ状態にする。
この結果バスＢは正常状態に戻り、このバスを利用して
監視回路ＳＶＣは１／０が返すべきレシーブ信号をプロ
セッサＭ円Ｒへ送り、かつ前記フリップフロップ出力等
で異常発生を該プロセッサへ知らせる。フ。ｏセッサＭ
ＰＲではセンド信号に続くレシーブ信号があったことで
一応当該信号送受シーケンスは完結し、そして異常発生
が通知されたので障害処理プログラムをスタートさせる
。障害発生の最有力候補は当該時点で交信していた１／
０であり、その１／０はプロセッサにおいて分るのでプ
ロセッサＭＰＲはバスＢを通してその１／０のドライバ
をオフにする個別切離し信号ＳＥＰを送出する。この信
号ＳＥＰは保守信号分配器ＭＳＤが受信し、個別配線（
図示しない）を通して当該１／０へ入力し、その１ノ○
のフリツプフロツプＦＦ２をセットする。該ＦＦ２のＱ
出力はオアゲートＯＲを通ってドライバＤに入力し、こ
れをオフにする。尤も、信号Ｓ，によりドライバＤはす
でにオフになっているので、ＦＦ２のＱ出力が入力して
も特に変化はない。また監視回路ＳＶＣはこの信号ＳＥ
Ｐを検知し、ドライバ一斉断信号Ｓ，の送出を停止する
。従って信号ＳＥＰを受けた１／０以外の１／０ではド
ライバＤは再びアクティブになる。この状態でプロセッ
サＭＰＲはドライバがアクティブである他の１／０と交
信し、監視回路ＳＶＣはそれを監視する。異常が発見さ
れなければ、障害を起したのは前記信号ＳＥＰを送った
１／０であり、それを警報、表示して修復を促す。１／
０も二重化されている場合は、スタンバイであった１／
０をアクトにすることで修復は可能であることが多い。
これに反して異常が再び検知されるなら、障害を起した
のは他の１／０であり、監視回路は再び信号Ｓ，を発生
し、プロセッサは他の１／０の１つに信号ＳＥＰを送り
、監視回路は信号Ｓ，の送出を停止し、といった上記操
作を異常がなくなる迄繰り返し、異常１／０を発見する
。なおおプロセッサＭＰＲは系（バス）切換信号Ｒｏｕ
ｔを送出し、分配器ＭＳＤはこれを受けて各１／０のフ
リツプフロツプＦＦ，をセットまたはリセットし、各１
／０のドライバ、レシーバＤ，ＲまたはＤａ，Ｒａの一
方をアクトにしと選択されたバスＢまたＢａへ該１／０
を接続させる。
のは他の１／０であり、監視回路は再び信号Ｓ，を発生
し、プロセッサは他の１／０の１つに信号ＳＥＰを送り
、監視回路は信号Ｓ，の送出を停止し、といった上記操
作を異常がなくなる迄繰り返し、異常１／０を発見する
。なおおプロセッサＭＰＲは系（バス）切換信号Ｒｏｕ
ｔを送出し、分配器ＭＳＤはこれを受けて各１／０のフ
リツプフロツプＦＦ，をセットまたはリセットし、各１
／０のドライバ、レシーバＤ，ＲまたはＤａ，Ｒａの一
方をアクトにしと選択されたバスＢまたＢａへ該１／０
を接続させる。
プロセッサＭＰＲより各１／０へ直接ＳＥＰ，Ｒｏｕｔ
を送って上述の制御を行なってもよいが、これではプロ
セッサ部の配線が複雑になるので、バスに俊競される分
配器ＭＳＤを設けて各１／０への信号ＳＥＰ，Ｒｏｕｔ
の送出は該ＭＳＤから行なうようにする。 、また
この第１図で１／０・ｂはシェルフＳＨ２の１ノ○と同
じプロセッサで制御される１／０ではあるが距離的にシ
ェルフＳ比から離れて設置される１／０であるので、バ
スアダプタＢＡＤを介してバス協へ接続される。
を送って上述の制御を行なってもよいが、これではプロ
セッサ部の配線が複雑になるので、バスに俊競される分
配器ＭＳＤを設けて各１／０への信号ＳＥＰ，Ｒｏｕｔ
の送出は該ＭＳＤから行なうようにする。 、また
この第１図で１／０・ｂはシェルフＳＨ２の１ノ○と同
じプロセッサで制御される１／０ではあるが距離的にシ
ェルフＳ比から離れて設置される１／０であるので、バ
スアダプタＢＡＤを介してバス協へ接続される。
この１／０もデュアルシステムとされる。ＳＷａはバス
Ｂ，弦の交絡部の切襖制御器である。ＤＣバスのもう一
つの欠点は、１／０をバスに対して挿脱したときその過
渡現象でエラーが発生することである。これを避けるた
め１／０挿脱はバスオフ状態でで行なうようにする。例
えば１／０＊を挿脱するときは、バスＢは休止中（スタ
ンバイ）、バスＢが動作中（アクト）すれば制御器ＳＷ
ａによりシェルフＳＨ，へ延びるバスＢａをオフにし、
この状態で１／０＊を挿入し、然るのち談ＳＷａにより
該バスＢａをオンにする。これは制御器のフリツプフロ
ツプをセット、リセツトし、その出力でバスに挿入され
たドライバを動作、非動作にすることにより行なう。以
上説明したように本発明方式によればＤＣュニバスに接
続される入力装置の障害発生に有効に対処し、該バス使
用通信システムの信頼性を高めることができる。
Ｂ，弦の交絡部の切襖制御器である。ＤＣバスのもう一
つの欠点は、１／０をバスに対して挿脱したときその過
渡現象でエラーが発生することである。これを避けるた
め１／０挿脱はバスオフ状態でで行なうようにする。例
えば１／０＊を挿脱するときは、バスＢは休止中（スタ
ンバイ）、バスＢが動作中（アクト）すれば制御器ＳＷ
ａによりシェルフＳＨ，へ延びるバスＢａをオフにし、
この状態で１／０＊を挿入し、然るのち談ＳＷａにより
該バスＢａをオンにする。これは制御器のフリツプフロ
ツプをセット、リセツトし、その出力でバスに挿入され
たドライバを動作、非動作にすることにより行なう。以
上説明したように本発明方式によればＤＣュニバスに接
続される入力装置の障害発生に有効に対処し、該バス使
用通信システムの信頼性を高めることができる。
第１図は本発明の実施例を示すブロック図、第２図は第
１図の１／０の要部詳細を示すブロック図である。 図面でＭＰＲはプロセッサ、１／０は入出力装置、Ｂは
バス、ＳＶＣは監視回路、ＦＦ２はフリツプフロツプ、
ＯＲはオアゲート、Ｄはドライバである。 第１図 第２図
１図の１／０の要部詳細を示すブロック図である。 図面でＭＰＲはプロセッサ、１／０は入出力装置、Ｂは
バス、ＳＶＣは監視回路、ＦＦ２はフリツプフロツプ、
ＯＲはオアゲート、Ｄはドライバである。 第１図 第２図
Claims (1)
- １ プロセツサと各種入出力装置とを単一ＤＣバスで接
続して会話形式の情報送受を行ない、該バスのプロセツ
サの近傍に該情報伝送の異常を検出する監視回路を設け
、前記の各入出力装置に、個別切離し信号によりセツト
されるフリツプフロツプおよび、該フリツプフロツプの
出力と一斉切離し信号を受けて入出力装置をバスへ接続
するドライバを高インピーダンス状態にする出力を生じ
るオアゲートを設けた通信システムにおけるバス監視方
式において、 前記監視回路が異常を検知するとき、該
回路が発生する一斉切離し信号により各入出力装置を一
斉に前記バスより切離し、次いで前記プロセツサから送
出される個別切離し信号により障害最有力候補の１つの
入出力装置を該切離状態に維持したのち、前記一斉切離
し信号の送出を停止して情報伝送の正常、異常を該監視
回路によりチエツクすることを特徴とするバス監視方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55188237A JPS6037504B2 (ja) | 1980-12-27 | 1980-12-27 | バス監視方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55188237A JPS6037504B2 (ja) | 1980-12-27 | 1980-12-27 | バス監視方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57111621A JPS57111621A (en) | 1982-07-12 |
| JPS6037504B2 true JPS6037504B2 (ja) | 1985-08-27 |
Family
ID=16220184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55188237A Expired JPS6037504B2 (ja) | 1980-12-27 | 1980-12-27 | バス監視方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6037504B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2746202B2 (ja) * | 1995-04-28 | 1998-05-06 | 日本電気株式会社 | マルチブランチバス型システムにおける障害ノード除去方法及び装置 |
| US6952746B2 (en) | 2001-06-14 | 2005-10-04 | International Business Machines Corporation | Method and system for system performance optimization via heuristically optimized buses |
-
1980
- 1980-12-27 JP JP55188237A patent/JPS6037504B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57111621A (en) | 1982-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2519603B2 (ja) | 通信モジュ―ルの冗長性のための分散型スイッチングア―キテクチャ | |
| US5297134A (en) | Loop mode transmission system with bus mode backup | |
| JP2728066B2 (ja) | ユニット切替装置 | |
| JP3679944B2 (ja) | 情報伝送装置 | |
| JPS6037504B2 (ja) | バス監視方式 | |
| JP5176914B2 (ja) | 伝送装置及び冗長構成部の系切替え方法 | |
| CN111208804A (zh) | 除尘器清灰系统及掉线故障安全热备硬联方法 | |
| JPH04503434A (ja) | コンピュータネットワークの監視方法 | |
| JP3883285B2 (ja) | トンネル防災システム | |
| JPH0582099B2 (ja) | ||
| JPH0944280A (ja) | データ処理システムにおけるモジュール交換方法および自己診断方法 | |
| JPH04305748A (ja) | 高信頼性バス | |
| US4028676A (en) | Control of peripheral apparatus in telecommunication | |
| JPH04235656A (ja) | チャネル装置制御方式 | |
| JPH1127184A (ja) | データ伝送装置 | |
| KR100319799B1 (ko) | 이중화보드에서상태정보관리시스템및방법 | |
| JPS62252244A (ja) | 回線切替え装置の回路分割方式 | |
| JPS61196637A (ja) | 通信制御装置の二重化制御方式 | |
| JPS62214462A (ja) | パラレル信号伝送装置 | |
| JPH06311568A (ja) | 動力制御システム | |
| JPH03232397A (ja) | バックアップ切替方式 | |
| JPH08272706A (ja) | 周辺装置システム | |
| JPH04333162A (ja) | 系切替方式 | |
| JPS61224536A (ja) | 伝送システム | |
| JPH10327151A (ja) | 情報処理機器、ネットワークシステムおよびそのネットワークエラー処理方法 |