JPS62214462A - パラレル信号伝送装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、パラレルデータを伝送する共通バスを用いて
通信を行うパラレル信号伝送装置に関し、更に詳しくは
共通バスを冗長化させて信頼性を向上するように改良し
たものである。

（従来の技術） 分散形制御システムは、制御システムの機能を分割し、
その分割されたサブシステムごとに知能を持たせたもの
で、故障の局所化が図りやすく一つの故障がシステム全
体の機能停止に結びつく確率が小さくなっている。

このサブシステムに用いられる制御装置は、入カニニッ
ト、　演算ユニ、ト、出カニニット等の機能単位ごとの
ユニ、）で構成され、パラレルデータを伝送する共通バ
スを用いて結合されている。

このような装置において、ユニ、ト及びバスのいずれか
に障害が発生すると全体の機能が停止することがある。

そこで、共通バスを複数設けて、一方を通信に使用し、
他方を待機用に用いる亀のがある。

（発明が解決しようとする問題点） しかしながら共通バスを二重化したものＫついては次の
問題点がある。

ＧＡ）　　送信機、受信機を各共通バスに対して設ける
ため、装置の消費電力が増加する。

（Ｂ）　　共通バスに用いる信号線が倍になるため。

配線コストが増大する。

本発明はこのような問題点を解決したもので、冗長な信
号線を用意して故障した信号線の代替を行い、高い信頼
性の得られるパラレル信号伝送装置を実現すること・を
目的とする。

（問題点を解決するための手段） このような目的を達成する本発明は、アドレス信号、デ
ータ信号、制御信号及びアドレス信号。

データ信号のパリティを伝送する並列バス、この並列バ
スの指揮を行うマスタ局、前記並列バスに結合されマス
タ局の指令に応じて動作するスレーブ局とを備えたパラ
レル信号伝送装置において、前記並列バスに併設された
予備線路と、スレーブ局からマスタ局にデータを送信す
る際にデータのパリティチェックを行うパリティチェッ
ク手段、制御信号の伝送状態を監視する制御バスチェッ
ク手段、パリティの異常及び制御信号の異常を検出した
際に当該異常を発生した線路を予備線路と切替えるバス
管理手段を有するマスタ局と、マスタ局からスレーブ局
にデータを送信する際にデータのパリティチェックを行
うデータパリティチェ。

り手段、マスタ局とスレーブ局とのデータの授受の際に
アドレスのパリティチェックを行うアドレスパリティチ
ェック手段、パリティの異常を検出した際にマスタ局に
通知するエラー通知手段、前記バス管理手段の切替えた
予備線路から当該異常を発生した線路に代えて情報を送
受するスレーブ制御部を有するスレーブ局とを設けたこ
とを特徴とするものである。

（作用） バリティチ８．り手段、制御バスチェック手段、データ
バリティチェック手段及びアドレスパリティチェック手
段は並列バスに異常が発生したことを検出する。バス管
理手段は、異常の発生した線路と予備線路とを切換える
。マスタ制御部とスレーブ制御部は予備線路を介して通
信を行う。

（実施例） 以下図面を用いて本発明を説明する。

第１図は本発明の一実施例を示す概念的構成ブロック図
である。図において、１１はアドレス信号、データ信号
、制御信号を伝送する並列線路、１２はアドレス信号及
びデータ信号のパリティを伝送するパリティ線路、１３
は並列線路１１．パリティ線路１２と併設された予備線
路で、これらは並列バス１０を構成する。

２０は並列バス１０の指揮を行うマスタ局、２１は並列
線路１１．パリティ線路１２とマスタ局２０とを接続す
るバスインターフェイス部、２２はバスインターフェイ
ス部２１を介して線路１１．１２と情報の授受を行うマ
スタ制御部で、スレーブ局３０の制御も併せて行う。２
３はスレーブ局３０からマスタ局２０にデータを送信す
る際にデータのパリティチェックを行うパリティチェッ
ク手段、２４は制御信号の伝送状態を監視する制御バス
チェ、り手段、２５はパリティチェック手段２３及びス
レーブ局３０がパリティの異常を検出した際、又は制御
バスチェック手段２４が制御信号の異常を検出した際に
、当該異常を発生した線路のひとつを予備線路１３と切
替えるバス管理手段である。

２６は予備線路１３とマスタ制御部２２とを接続する予
備線路インターフェイス部である。

３０は並列バスＩＯＫ結合されたスレーブ局で。

マスター局２００指令に応じて動作し１通常複数段けら
れている。３１は並列線路１１．パリティ線路】２とス
レーブ局３０とを接続するノくスインターフェイス部、
３２はバスインターフェイス部３１を介して線路１１．
１２と情報の授受を行うスレーブ制御部で、エラーが発
生した場合には予備線路１３によって異常を発生した線
路に代えて情報を送受する。３３はマスタ局２０からス
レーブ局３０にデータを送信する際にデータのパリテイ
チｚｆりを行うデータパリティチェック手段、３４はマ
スタ局２０とスレーブ局３０とのデータの授受の際にア
ドレス信号のパリティチｚｌりを行うアドレスパリティ
チェック手段、３５＃：ｔデータノ（リティチェ、り手
段３３及びアドレスノ（リテイチェツク手段３４がパリ
ティの異常を検出した際にマスタ局２０に通知するエラ
ー通知手段、３６は予備線路１３とスレーブ制御部３２
とを接続する予備線路インターフェイス部である。

このように構成された装置の動作を次に説明する。第２
図は第１図の装置の状態遷移図である。

マスタ局２０は送信準備を行い（１ｍ）、コマンドを送
信する（２ｍ）。スレーブ局３０は受信待ちの状態から
（Ｉｓ）、コマンドを受信しアドレス及びデータのパリ
ティチェックを行う（２Ｓ）。

パリティエラーが発生するとレスポンスを返さない。

マスタ局２０はレスポンスが所定の時間内に返信されな
いため、パリティエラーが発生したことを知る。尚、制
御信号に異常がある場合も制御バスチェ、り手段２４に
よってエラー発生を検出する。マスタ制御部２２は異常
終了であることを認識シ（３ｍ　）、バスエラー回復の
ための対策をバス管理手段２５が行う（４ｍ）。バス管
理手段２５は故障バスの線路の一つを予備線路に切替え
て（５ｍ）、この内容をスレーブ局３０に送信する（６
ｍ）。スレーブ局は予備線路１３に切替え（３Ｓ）、受
信準備をする。マスタ局２０はコマンドを再び送信しく
７ｍ）、スレーブ局３０は受信して（４Ｂ）、エラーが
発生していなければ応答を返す（５Ｓ）が、エラーが発
生していれば応答を返さない。

マスタ局２Ｇは応答を受信しく８ｍ）、エラーが発生し
ていなければ異常を解除して（９ｍ）、送信準備に戻る
。マスタ局は応答を受信しなければ予備線路１３の代替
した線路が異常を発生した線路ではなかったので、バス
エラーが発生していることを知り（４ｍ）、予備線路１
３が故障した線路に切替えられるまで繰返す（５ｍ〜８
ｍ）。

第３図は本発明の異体的な構成を示す接続回路図である
。図において％ｌｌａは１６本のアドレス線路、ｌｌｂ
は８本のデータ線路、ｌｌｃはアドレスストローブ伝送
するＡｓ線路、ｌｉｄはデータストローブを伝送するＤ
Ｂ線路、ｌｉｅはデータが正しく伝送されたことを知ら
せるデータアクノリッジ信号を伝送するＤＴＡＣＫ線路
、ｌｌｆはシリアルデータを伝送する８ＥＲＤＡＴＡ線
路、ｌ１ｇは読込みと書込みの別を指示するＲ／Ｗ線路
、１１　ｈは並列バス１０の制御権の所持を示すＢ　Ｕ
　Ｓ　ＯＷＮ線路、ｌｌｉはバスエラーの発生を伝送す
るＢＥＲＲ線路、ｌｌｊは予備線路切り換えのためのコ
ード選択信号を伝送するＣＤ５ＥＬ線路である。１２ａ
はアドレスのパリティを伝送するＡＰ線路、１２ｂはデ
ータのパリティを伝送するＤＰ線路である。１３ａはマ
スタ局２０の送信用の予備線路、１３ｂはマスタ局２０
の受信用の予備線路である。

２１ａはアドレス線路１１ａ、ＡＰ線路１２ａ　、　Ｒ
ＡＷ線路１１ｇのインターフェイス回路、２１ｂはＡ８
線路１１ｃ、０８線路ｌｉｄのインターフェイス回路。

２１ｃはデータ線路１１ｂ％Ｄｒ線路１２ｂのインター
フェイス回路、２１ｄはＤＴＡＣＫ線路ｌｉｅのインタ
ーフェイス回路、２１１！は５ＥＲＤＡＴＡ線路１１ｆ
のインターフェイス回路、２６ａは予備線路１３ａ　、
１３ｂのインターフェイス回路である。尚、インターフ
ェイス回路の三角印の頂点方向は送信方向を示し、ＥＮ
は動作を停止させるイネーブル信号をあられす。また図
示しないマイクロプロセッサはマスタ制御部２２として
動作する。

２３ａはデータ線路１１ｂの内容から演算したものとＤ
Ｐ線路１２ｂとの内容が一致しているか比較するパリテ
ィチェックＰＡＣ）ｉＫ、２４ａは制御線路１１ｃ　、
　　ｌｉｄ　、　　ｌ１ｇの異常を検出するツリツブフ
ロ、プＦＦ、２５ａはＰＡＣＨＫ　２３ａ　、　Ｆ　Ｆ
　２４ａ等で／（スエラーを検出した場合に応答信号Ｄ
ＴＡＣＫを返信しないようＫするフリップフロップＦＦ
、２５ｂはノーレスポンスがある時間以上続くとバスエ
ラーＢＥＲＲを発生するノーレスポンス検出回路である
。２５ｃはＣＤ８ＥＬ線路１１ｊの入力に応じて、アド
レス線路１１ａ、データ線路１１ｂ、制御線路１１ｃ。

ｌｉｄ、　　ｌ１ｇ、パリティ線路１２ａ　、　　１２
ｂ等の並列バス１０のいずれか一つと予備線路１３ａと
を接続するマルチプレクサＭＰＸ、２５ｄは予備線路１
３ｂで代替したデータ線路１１ｂ、制御線路ｌｉｅ　、
パリティ線路１２ｂのいずれか一つをＣＤ５ＥＬ線路１
１ｊに応じて本来の線路と接続するセレクタ、２５ｅは
予備線路１３ａ、１３ｂで代替した制御線路１１ｃ　、
　ＩＩＬｌｌｅ、ｌ１ｇいずれか一つと本来の線路とを
ＣＤ５ＥＬ線路１１ｊに応じて接続するセレクタである
。

３１ａはアドレス線路１１ａ、ＡＰ線路１２ａ、Ｒ／％
Ｖ線路１１　ｇのインターフェイス回路、３１ｂはムＳ
線路１１ｃ、ＤＳ線路ｌｉｄのインターフェイス回路、
３１ｃはデータ線路１１ｂ、ＤＰ線路１２ｂのインター
フェイス回路、３１ｄはＤＴＡＣＫ線路ｌｉｅのインタ
ーフェイス回路、３１ｅは５ＥＲＤＡ’ｒＡ線路１１ｆ
のインターフェイス回路、３６ａは予備線路１３ａ　、
　１３ｂのインターフェイス回路である。

３２ａは予備線路１３ａで代替したアドレス線路１１ａ
、データ線路１１ｂ、制御線路１１ｃ％１１ｄ。

１１ｇ、パリティ線路１２ａ　、　１２ｂのいずれか一
つと本来の線路とをＣＤ５ＩＬ線路ｌｌｊに応じて接続
するセレクタ、３２ｂは予備線路１３ｂと接続するデー
タ線路１１ｂ、制御線路ｌｉｅ　、パリティ線路１２ｂ
のいずれか一つをＣＤ５ＥＬ線路ｌｌｊによって選択す
るマルチプレクサＭＰＸ、３３ａはデータ線路１１ｂの
内容から演算したものとＤＲ線路１２ｂとの内容が一致
しているか比較するパリティチェックＰＡＣＨＫ、３４
ａはアドレス線路１１ａの内容から演算したものとＡＰ
線路１２ａとの内容容が一致しているか比較するパリテ
ィチェックＰＡＣＨＫ　、　３５ａはＰＡＣＨＫ　３３
ａ　、　３４ａにエラーが発生している場合にレスポン
スＤＴＡＣＫを返さないことによってエラー発生をマス
タ局２０に知らせるフリップフロップＦＦである。

このように構成された装置の動作を第４図及び第５図に
基づいて説明する。第４図はマスタ局２０からスレーブ
局３０に書込み動作をする説明図、第５図はマスタ局が
スレーブ局３０から読込む動作をする説明図で、（ａ）
はアドレス信号、パリティ信号、リードライト信号の波
形、軸）はアドレスストローブ信号の波形、（ｃ）はデ
ータ信号、パリティ信号の波形、（ｄ）はデータストロ
ーブ信号の波形、（ｅ）はデータアクノリッジ信号若し
くはバスエラー信号の波形図である。

書込動作では、アドレス信号等が確定した後アドレスス
トローブ信号をマスタ局２０は送信する。

次にデータ信号等が確定した後にデータストローブ信号
を送信する。スレーブ局３０は正しくデーノリ、ジ信号
を出力せず必要に応じてマスタ局側でバスエラー信号を
出力する。

読込み動作では、マスタ局２０はアドレス信号等が確定
した後アドレスストローブ信号とデータストローブ信号
を出力する。スレーブ局３０はアドレスのパリティエラ
ーが発生していなければデータ信号等を出力し、その後
データアクノリ、ジ信号を出力する。

マスタ局、はバスエラー信号を検出した場合には。

線路を予備線路に切替えてコマンドを再送し、バスエラ
ーの発生を回避してコマンドを送る。

（発明の効果） 以上説明したように１本発明によれば予備線路を故障し
た線路に代替してデータを伝送するようＫしたので、線
路が故障してもシステムの機能が低下することなく動作
を継続できる。

【図面の簡単な説明】 第１図は本発明の一実施例を示す概念的構成ブロック図
、第２図は第１図の装置の状態遷移図、第３図は本発明
の具体的な構成を示す接続回路図、第４図は書込み動作
の説明図、第５図は読込み動作の説明図である。 ｌＯ・・・並列バス、１３・・・予備線路、２０・・・
マスタ局、２３・・・パリティチェック手段、２４・・
・制御バスチェック手段、２５・・・バス管理手段、３
０・・・スレーブ局、３２・・・スレーブ制御部、３３
・・・データパリティチェック手段、３４・・・アドレ
スパリティチェック手段、３５・・・エラー通知手段。 第２図 （ａ　）　　　　　　（ｂ）

Claims (1)

1. 【特許請求の範囲】 アドレス信号、データ信号、制御信号及びアドレス信号
   、データ信号のパリテイを伝送する並列バス、この並列
   バスの指揮を行うマスタ局、前記並列バスに結合されマ
   スタ局の指令に応じて動作するスレーブ局とを備えたパ
   ラレル信号伝送装置において、 前記並列バスに併設された予備線路と、 スレーブ局からマスタ局にデータを送信する際にデータ
   のパリティチェックを行うパリティチェック手段、制御
   信号の伝送状態を監視する制御バスチェック手段、パリ
   ティの異常及び制御信号の異常を検出した際に当該異常
   を発生した線路を予備線路と切替えるバス管理手段を有
   するマスタ局と、 マスタ局からスレーブ局にデータを送信する際にデータ
   のパリティチェックを行うデータパリティチェック手段
   、マスタ局とスレーブ局とのデータの授受の際にアドレ
   スのパリティチェックを行うアドレスパリティチェック
   手段、パリティの異常を検出した際にマスタ局に通知す
   るエラー通知手段、前記バス管理手段の切替えた予備線
   路から当該異常を発生した線路に代えて情報を送受する
   スレーブ制御部を有するスレーブ局 とを設けたことを特徴とするパラレル信号伝送装置。