JPS6036599B2 - 音声合成装置 - Google Patents
音声合成装置Info
- Publication number
- JPS6036599B2 JPS6036599B2 JP54005258A JP525879A JPS6036599B2 JP S6036599 B2 JPS6036599 B2 JP S6036599B2 JP 54005258 A JP54005258 A JP 54005258A JP 525879 A JP525879 A JP 525879A JP S6036599 B2 JPS6036599 B2 JP S6036599B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- storage means
- circuit
- frequency
- calculation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【発明の詳細な説明】
本発明は音声合成装置に関する。
更に詳説すると、本発明は音声信号を記録した速度とは
異なる速度で再生し、再生された信号の周波数成分を記
録された正常な音声の周波数成分に近似するように復元
し、かつ再生時間を記録に要した時間と異ならせるよう
にした音声の時間軸変手奥機能付の音声記録再生装置に
関する。
異なる速度で再生し、再生された信号の周波数成分を記
録された正常な音声の周波数成分に近似するように復元
し、かつ再生時間を記録に要した時間と異ならせるよう
にした音声の時間軸変手奥機能付の音声記録再生装置に
関する。
かかる時間軸変換を実現する方法としては、例えば音声
信号をスペクトル分解し、フーリエ領域内で周波数変換
した後に逆合成するなどの方法があり、良好な再生音声
が得られているが、装置規模が大きく実用的な範囲を越
える。この場合の実用性とは、形状重量が容易に可機し
得る程度に小型軽量で、再生音声いずれの再生速度に於
ても充分な明瞭度と適度の音質を有し、かつ適当な価格
で実現できることを意味する。電子回路技術により比較
的容易に時間変換を行なう方法としては第１図のような
方法がある。
信号をスペクトル分解し、フーリエ領域内で周波数変換
した後に逆合成するなどの方法があり、良好な再生音声
が得られているが、装置規模が大きく実用的な範囲を越
える。この場合の実用性とは、形状重量が容易に可機し
得る程度に小型軽量で、再生音声いずれの再生速度に於
ても充分な明瞭度と適度の音質を有し、かつ適当な価格
で実現できることを意味する。電子回路技術により比較
的容易に時間変換を行なう方法としては第１図のような
方法がある。
即ち第１図ａは録音信号、同図ｂは高速再生信号、同図
ｃは時間変換後の信号である。例えば時間鞠伸長の場合
には第１図ｂのように音声の一部ｓを２０〜３０ミリ秒
の周期で切り捨てて残りの部分の時間軸を伸長する方法
〔同図ｃ〕があり、具体的には第２図のようなアナログ
シフトレジスタを並列配置して交互に書き込み読み出す
回路構成がある。第２図に於て、１は音声入力端子、２
は出力端子、３及び４はいずれもＮビットの例えばＢＢ
Ｄなどのアナログシフトレジスタ、５は低域通過フィル
夕（ＬＰＦ）である。６及び７はアナログスイッチであ
り、アナログシフトレジスタ３或いは４の出力を交互に
切り替えるべく、読み出し・クロック回路８を２Ｎ分周
する分周回路９のＱ及びＱ出力によって図示の如く開閉
制御される。
ｃは時間変換後の信号である。例えば時間鞠伸長の場合
には第１図ｂのように音声の一部ｓを２０〜３０ミリ秒
の周期で切り捨てて残りの部分の時間軸を伸長する方法
〔同図ｃ〕があり、具体的には第２図のようなアナログ
シフトレジスタを並列配置して交互に書き込み読み出す
回路構成がある。第２図に於て、１は音声入力端子、２
は出力端子、３及び４はいずれもＮビットの例えばＢＢ
Ｄなどのアナログシフトレジスタ、５は低域通過フィル
夕（ＬＰＦ）である。６及び７はアナログスイッチであ
り、アナログシフトレジスタ３或いは４の出力を交互に
切り替えるべく、読み出し・クロック回路８を２Ｎ分周
する分周回路９のＱ及びＱ出力によって図示の如く開閉
制御される。
アナログシフトレジスタ３及び４はクロック回路１０及
び分周回路９のＱ，Ｑ出力のＡＮＤゲート１１及び１２
によりＯＲゲート及び１４を介して交互に書き込みクロ
ック制御され、又読み出しクロック回路８及び分周回路
９のＱ，Ｑ出力のＡＮＤゲ−ト１５及び１６により同じ
くＯＲゲート１３及び１４を介して交互に読み出しクロ
ック制御される。即ち、例えば入力端子１に与えられた
時間鞠が１／ｍ倍（ｍ＞１）に圧縮された音声信号は分
周回路９のＱ出力が１のときアナログシフトレジスタ４
に書込まれる。該シフトレジスタのビット数はＮであり
、分周回路９のＱ出力が反転して○となるまで、入力信
号端子１の入力音声信号をＮ個のサンプリング列として
順次記憶する。分周回路９が反転すると、Ｑ出力が１と
なることによりアナログスイッチ７が開き、アナログシ
フトレジスタ４は読み出しクロツク回路８によりクロツ
クされて、その内容が順次読み出される。この間、図の
構成から明らかなように、アナログシフトレジスタ３は
書き込みクロック回路１０‘こよりサンプリンクロック
されており、これらの動作は前述のレジスタ４とは逆相
になっている。ここで書き込みクロック回路１０のクロ
ック周波数を（ｆｗ）、読み出しクロック回路８のクロ
ツク周波数をｆＲとしたとき学
・・・・・・｛１１もとなるように各クロック周波数
を決めれば、時間軸はｍ倍に伸長され、音声入力信号端
子１に入力信号した圧縮音声は出力端子２に時間軸が復
元されてあらわれる。
び分周回路９のＱ，Ｑ出力のＡＮＤゲート１１及び１２
によりＯＲゲート及び１４を介して交互に書き込みクロ
ック制御され、又読み出しクロック回路８及び分周回路
９のＱ，Ｑ出力のＡＮＤゲ−ト１５及び１６により同じ
くＯＲゲート１３及び１４を介して交互に読み出しクロ
ック制御される。即ち、例えば入力端子１に与えられた
時間鞠が１／ｍ倍（ｍ＞１）に圧縮された音声信号は分
周回路９のＱ出力が１のときアナログシフトレジスタ４
に書込まれる。該シフトレジスタのビット数はＮであり
、分周回路９のＱ出力が反転して○となるまで、入力信
号端子１の入力音声信号をＮ個のサンプリング列として
順次記憶する。分周回路９が反転すると、Ｑ出力が１と
なることによりアナログスイッチ７が開き、アナログシ
フトレジスタ４は読み出しクロツク回路８によりクロツ
クされて、その内容が順次読み出される。この間、図の
構成から明らかなように、アナログシフトレジスタ３は
書き込みクロック回路１０‘こよりサンプリンクロック
されており、これらの動作は前述のレジスタ４とは逆相
になっている。ここで書き込みクロック回路１０のクロ
ック周波数を（ｆｗ）、読み出しクロック回路８のクロ
ツク周波数をｆＲとしたとき学
・・・・・・｛１１もとなるように各クロック周波数
を決めれば、時間軸はｍ倍に伸長され、音声入力信号端
子１に入力信号した圧縮音声は出力端子２に時間軸が復
元されてあらわれる。
上述の如き従来装置に於ては、アナログシフトレジスタ
３及び４を交互に出力する音声セグメントの接続タイミ
ングは、読み出しクロツク８を州分周する分周回路９の
出力によりＮ／ｆＲ秒毎に自動的に決められるため、音
声セグメントの接続部には不連続な波形変化とピッチ周
波数の変動とが発生する。
３及び４を交互に出力する音声セグメントの接続タイミ
ングは、読み出しクロツク８を州分周する分周回路９の
出力によりＮ／ｆＲ秒毎に自動的に決められるため、音
声セグメントの接続部には不連続な波形変化とピッチ周
波数の変動とが発生する。
波形の不連続性は高調波ノイズの原因となり、合成音の
Ｓ／Ｎを低下させ、明瞭度あるいは了解度を低下させ、
又声帯振動の基本周波数であるピッチ周波数の変動が合
成音声の自然性を劣化させることは良く知られている。
本発明は音声セグメントの波形パターンを認識して自然
な形で各音声セグメントを結合することにより高品質の
合成音を得ることを、比較的単純な回路構成により可能
とするものである。
Ｓ／Ｎを低下させ、明瞭度あるいは了解度を低下させ、
又声帯振動の基本周波数であるピッチ周波数の変動が合
成音声の自然性を劣化させることは良く知られている。
本発明は音声セグメントの波形パターンを認識して自然
な形で各音声セグメントを結合することにより高品質の
合成音を得ることを、比較的単純な回路構成により可能
とするものである。
即ち短時間間隔で切断された音声セグメントは、相隣る
音声セグメントの少くとも結合部については波形が類似
しているはずであり、従って各音声セグメントの時間軸
をそれぞれ若干修正することに依り接続部をなめらかに
結合して行くものであって、更に詳しくは、波形の類似
度を基本周波数の形で把握し、これにもとづき時間軸に
適当な時間的修正を施こすことを特徴とするものである
。次に本発明を第３図にもとづいて説明する。
音声セグメントの少くとも結合部については波形が類似
しているはずであり、従って各音声セグメントの時間軸
をそれぞれ若干修正することに依り接続部をなめらかに
結合して行くものであって、更に詳しくは、波形の類似
度を基本周波数の形で把握し、これにもとづき時間軸に
適当な時間的修正を施こすことを特徴とするものである
。次に本発明を第３図にもとづいて説明する。
図に於て端子１０１及び１０２は夫々入出力端子、１０
３及び１０４はアナログシフトレジスタ、１０５及び１
０６はアナログスイッチ、１０７はＬＰＦ、１０８及び
１ １０はそれぞれ周波数ｆＲのが分周回路であり、こ
れらの基本的構成は第２図の従来例と同じである。実際
回路に於いては、入力端子１０１のあとに、アリアジン
グ防止フィル夕、磁気テープから再生された音声信号の
場合再生速度に応動する可変ィコラィザなどが挿入され
るが、第３図では省略している。入力音声信号は図示の
如く前記アナログシフトレジスタ１０３及び１０４と並
列接続されたコンパレータ回路１１１により、適当なし
ベルで比較されて、０又は１の２値信号に変換され、Ａ
ＮＤおよびＯＲゲート１１２，１１３或いは１１４，１
１５を経てそれぞれ（Ｍ十Ｒ）ビット、ＭビットのＳＩ
Ｓ○シフトレジスタ１１６又は１１７にサンプリング入
力するが、これらのタイミングは第４図タイムチャ−ト
に示す。即ち、まずシフトレジスタ１１６はマスタクロ
ック発振器１１８に縦続する分周回路１１９（周波数わ
）を分周して論出しクロツクｆＲを合成する前記クロッ
ク回路１０８を州分：周する前記分周回路１０９のＱ又
はＱの反転と共に開くゲート１１２を経て、同じくクロ
ックｆｏを可変分周する書込みクロック回路１１０のク
ロツクｆｗにより、ＡＮＤおよびＯＲゲート１ ２０，
１ ２１を経てクロックされ、（Ｍ＋Ｒ）個のデータを
順次サンプリング入力する。サンプリング入力が完了す
ると、ＡＮＤゲート１２０が閉じ、ＡＮＤゲ−ト１２２
が開いて前記ｂを適当段分周する回路１２３のクロック
（周波数Ｌ）によりクロックアウトが開始するが、並列
的に設けられた前記Ｍビットのシフトレジスタ１ １７
に、後述する別途タイミングに記憶されたＭ個のサンプ
リングデータもＡＮＤ、ＯＲゲート１２４，１２５を介
して、同じくクロックもでクロックされて、順次Ｍ個の
記憶データが出力される。これら２つのシフトレジスタ
の各Ｍ個の出力の排他的論理和がＥＸＣ．ＯＲ１２６に
より論理され、クロツクｆ，のＭクロツクの期間“１”
を、続くＲ＋１個の期間“０”を出力するカウンター１
２７により制御されるＡＮＤゲート１２８を経て、同じ
くクロツクｆ，によりクロツクされるカウンタ１２９に
計数される。シフトレジスター１６及び１１７のＭビッ
トの排他論理和の計数が完了すると、アドレスカウンタ
１３０が前記クロツクｆ，のＭカウンタ１２７の出力を
“１”カウントし、引き続き比較回路１３１が前記カウ
ンタ１２９の計数値とバッファメモリ１３２の内容を比
較し、カゥンタ１２９の計数値が該メモリ記憶値より小
さい時のみゲート１３３及び１３４を開いて、カウンタ
１２９の内容をバッファメモリ１３２に転送し、また前
記アドレスカウンター３０の内容をアドレスメモリ１３
５に転送する。前記メモリ１３２は初期状態に於て全ビ
ットが１にセットされるようになっており、従って第１
回目の比較動作では必ずカウンタ１２９の内容はメモリ
１３２に転送される。このような比較回路としては、カ
ウンタ１２９のパラレルアウトの様数計算、該補数とメ
モリ１３２内容との加算回路と若干の論理回路により構
成され、前記クロックｆｌに比較して充分早いクロツク
ｆｏ‘こより動作する。これらタイミングの詳細チャー
トは第４図に示した通りであり。比較、転送は前記カウ
ンタ１２７が引き続きクロツクｆ，を（Ｒ＋１）カウン
トする間に完了する。該カウントが（Ｒ十１）カウント
後再びシフトレジスタ１１６と１１７の排他的論理和が
計算されるが、シフトレジスタ１１６及び１１７は図示
の如く、ゲート１３６，１１３或いは１３７，１１５を
介して入出力が結合されているので、Ｍ／（Ｒ＋１）カ
ウンター２７によりＡＮＤゲート１ ２４を介してＭク
ロツクされるシフトレジスター１７の内容が常に前の状
態に復帰しているのに対し、（Ｍ十Ｒ）シフトレジスタ
ー１６は（Ｍ＋Ｒ＋１）クロツクされるので、毎回１ビ
ットずつがずれることになる。即ち、シフトレジスタ１
１６と１１７のＭビットの排他的論理和が順次１ビット
ずつシフトしながら計数され、その最４・値と、そのシ
フト童がバッファメモリ１３２及びアドレスメモリ１３
５に記憶され、Ｒ回のシフトによるＲ＋１回の同計算が
完了し、前記アドレスカウン夕１３０が（Ｒ＋２）をカ
ウントした時、該カウンタはゲート１１４及び１３８を
開いて、シフトレジスタ１１７をクロツクｆｗでクロツ
クしながら、前記コンパレータ１１１の出力をサンプリ
ングする。同時にアドレスメモリ１３５の内容が、あら
かじめＭ十Ｎを被加数として記憶している加算回路１３
９に加えられ、アドレスメモリ１３５の記憶値をＫとし
たとき、Ｍ＋Ｎ＋Ｋを出力し、前記クロックｆｗを計数
する計数回路１４０の出力Ｃ４して、４ でＡＮＤゲー
ト１４２又は１４３を制御してアナログシフトレジスタ
１０３又は１０４の書込みを停止すると同時に、前記Ａ
ＮＤゲート１ １ ４及び１３８を閉じてＭビットシフ
トレジスタ１１７へのサンプリング入力を停止させる。
従って第４図のタイムチャートの場合、第ｉ十１区間の
前頭からＭ＋Ｋ＋１ビットからＮ個のサンプルがアナロ
グシフトレジスタ１０４に記憶されると同時に、該Ｎ個
のサンプルの後端Ｍ個のサンプルの前記コンパレータ１
１１の出力がシフトレジスタ１１７に記憶される。さて
、上記の如き本発明の構成によれば、第ｉ区間の先行音
声セグメントの後端Ｍサンプル列に相当する部分の波形
位相は、第ｉ＋１区間でサンプリングされる音声セグメ
ントの先頭からＫ個ずれた部分から重ね合わせるのが最
も位相誤差が少ないということになり、従ってアナログ
シフトレジスタ１０４が書き込みクロツクｆｗのＫ＋Ｍ
＋Ｎクロックで停止することにより、Ｋ十Ｍ＋１番目か
らＮビットが記憶され、次のｉ＋２区間で、引き続き自
然な形で出力する。
３及び１０４はアナログシフトレジスタ、１０５及び１
０６はアナログスイッチ、１０７はＬＰＦ、１０８及び
１ １０はそれぞれ周波数ｆＲのが分周回路であり、こ
れらの基本的構成は第２図の従来例と同じである。実際
回路に於いては、入力端子１０１のあとに、アリアジン
グ防止フィル夕、磁気テープから再生された音声信号の
場合再生速度に応動する可変ィコラィザなどが挿入され
るが、第３図では省略している。入力音声信号は図示の
如く前記アナログシフトレジスタ１０３及び１０４と並
列接続されたコンパレータ回路１１１により、適当なし
ベルで比較されて、０又は１の２値信号に変換され、Ａ
ＮＤおよびＯＲゲート１１２，１１３或いは１１４，１
１５を経てそれぞれ（Ｍ十Ｒ）ビット、ＭビットのＳＩ
Ｓ○シフトレジスタ１１６又は１１７にサンプリング入
力するが、これらのタイミングは第４図タイムチャ−ト
に示す。即ち、まずシフトレジスタ１１６はマスタクロ
ック発振器１１８に縦続する分周回路１１９（周波数わ
）を分周して論出しクロツクｆＲを合成する前記クロッ
ク回路１０８を州分：周する前記分周回路１０９のＱ又
はＱの反転と共に開くゲート１１２を経て、同じくクロ
ックｆｏを可変分周する書込みクロック回路１１０のク
ロツクｆｗにより、ＡＮＤおよびＯＲゲート１ ２０，
１ ２１を経てクロックされ、（Ｍ＋Ｒ）個のデータを
順次サンプリング入力する。サンプリング入力が完了す
ると、ＡＮＤゲート１２０が閉じ、ＡＮＤゲ−ト１２２
が開いて前記ｂを適当段分周する回路１２３のクロック
（周波数Ｌ）によりクロックアウトが開始するが、並列
的に設けられた前記Ｍビットのシフトレジスタ１ １７
に、後述する別途タイミングに記憶されたＭ個のサンプ
リングデータもＡＮＤ、ＯＲゲート１２４，１２５を介
して、同じくクロックもでクロックされて、順次Ｍ個の
記憶データが出力される。これら２つのシフトレジスタ
の各Ｍ個の出力の排他的論理和がＥＸＣ．ＯＲ１２６に
より論理され、クロツクｆ，のＭクロツクの期間“１”
を、続くＲ＋１個の期間“０”を出力するカウンター１
２７により制御されるＡＮＤゲート１２８を経て、同じ
くクロツクｆ，によりクロツクされるカウンタ１２９に
計数される。シフトレジスター１６及び１１７のＭビッ
トの排他論理和の計数が完了すると、アドレスカウンタ
１３０が前記クロツクｆ，のＭカウンタ１２７の出力を
“１”カウントし、引き続き比較回路１３１が前記カウ
ンタ１２９の計数値とバッファメモリ１３２の内容を比
較し、カゥンタ１２９の計数値が該メモリ記憶値より小
さい時のみゲート１３３及び１３４を開いて、カウンタ
１２９の内容をバッファメモリ１３２に転送し、また前
記アドレスカウンター３０の内容をアドレスメモリ１３
５に転送する。前記メモリ１３２は初期状態に於て全ビ
ットが１にセットされるようになっており、従って第１
回目の比較動作では必ずカウンタ１２９の内容はメモリ
１３２に転送される。このような比較回路としては、カ
ウンタ１２９のパラレルアウトの様数計算、該補数とメ
モリ１３２内容との加算回路と若干の論理回路により構
成され、前記クロックｆｌに比較して充分早いクロツク
ｆｏ‘こより動作する。これらタイミングの詳細チャー
トは第４図に示した通りであり。比較、転送は前記カウ
ンタ１２７が引き続きクロツクｆ，を（Ｒ＋１）カウン
トする間に完了する。該カウントが（Ｒ十１）カウント
後再びシフトレジスタ１１６と１１７の排他的論理和が
計算されるが、シフトレジスタ１１６及び１１７は図示
の如く、ゲート１３６，１１３或いは１３７，１１５を
介して入出力が結合されているので、Ｍ／（Ｒ＋１）カ
ウンター２７によりＡＮＤゲート１ ２４を介してＭク
ロツクされるシフトレジスター１７の内容が常に前の状
態に復帰しているのに対し、（Ｍ十Ｒ）シフトレジスタ
ー１６は（Ｍ＋Ｒ＋１）クロツクされるので、毎回１ビ
ットずつがずれることになる。即ち、シフトレジスタ１
１６と１１７のＭビットの排他的論理和が順次１ビット
ずつシフトしながら計数され、その最４・値と、そのシ
フト童がバッファメモリ１３２及びアドレスメモリ１３
５に記憶され、Ｒ回のシフトによるＲ＋１回の同計算が
完了し、前記アドレスカウン夕１３０が（Ｒ＋２）をカ
ウントした時、該カウンタはゲート１１４及び１３８を
開いて、シフトレジスタ１１７をクロツクｆｗでクロツ
クしながら、前記コンパレータ１１１の出力をサンプリ
ングする。同時にアドレスメモリ１３５の内容が、あら
かじめＭ十Ｎを被加数として記憶している加算回路１３
９に加えられ、アドレスメモリ１３５の記憶値をＫとし
たとき、Ｍ＋Ｎ＋Ｋを出力し、前記クロックｆｗを計数
する計数回路１４０の出力Ｃ４して、４ でＡＮＤゲー
ト１４２又は１４３を制御してアナログシフトレジスタ
１０３又は１０４の書込みを停止すると同時に、前記Ａ
ＮＤゲート１ １ ４及び１３８を閉じてＭビットシフ
トレジスタ１１７へのサンプリング入力を停止させる。
従って第４図のタイムチャートの場合、第ｉ十１区間の
前頭からＭ＋Ｋ＋１ビットからＮ個のサンプルがアナロ
グシフトレジスタ１０４に記憶されると同時に、該Ｎ個
のサンプルの後端Ｍ個のサンプルの前記コンパレータ１
１１の出力がシフトレジスタ１１７に記憶される。さて
、上記の如き本発明の構成によれば、第ｉ区間の先行音
声セグメントの後端Ｍサンプル列に相当する部分の波形
位相は、第ｉ＋１区間でサンプリングされる音声セグメ
ントの先頭からＫ個ずれた部分から重ね合わせるのが最
も位相誤差が少ないということになり、従ってアナログ
シフトレジスタ１０４が書き込みクロツクｆｗのＫ＋Ｍ
＋Ｎクロックで停止することにより、Ｋ十Ｍ＋１番目か
らＮビットが記憶され、次のｉ＋２区間で、引き続き自
然な形で出力する。
第３図で示した本発明の回路構成はマイクロコンピュー
タを用いることにより更に簡単な回路構成で実現できる
。
タを用いることにより更に簡単な回路構成で実現できる
。
第５図にこの具体的な実施例を図示する。第５図に於て
番号はそれぞれ第２図に対応して入力端子（ｌｎ）２０
１、出力端子（Ｏｕｔ）２０２、アナログシフトレジス
夕２０３，２０４、アナログスイッチ２０５，２０６、
ＬＰＦ２０７、発振周波数ｆＲの謙出クロック回路２０
８、該クロックのが分周回路２０９、発振周波数ｆｗの
書込みクロック回路２１ ０、ＡＮＤゲート２ １ １
，２１ ２，２ １ ５，２ １ ６、ＯＲゲート２
１ ３，２ １４であり、構成用途については第２図あ
るいは第３図で説明済であるので省略する。
番号はそれぞれ第２図に対応して入力端子（ｌｎ）２０
１、出力端子（Ｏｕｔ）２０２、アナログシフトレジス
夕２０３，２０４、アナログスイッチ２０５，２０６、
ＬＰＦ２０７、発振周波数ｆＲの謙出クロック回路２０
８、該クロックのが分周回路２０９、発振周波数ｆｗの
書込みクロック回路２１ ０、ＡＮＤゲート２ １ １
，２１ ２，２ １ ５，２ １ ６、ＯＲゲート２
１ ３，２ １４であり、構成用途については第２図あ
るいは第３図で説明済であるので省略する。
２１７は第３図１１１に相当する入力信号波形を２値化
するコンパレータ、２１８は音声セグメントの先端部と
後端部の位相情報をサンプリング記憶し、位相差を演算
し、その演算結果にもとづき前記クロック制御ゲート２
１１，２１２を制御する演算処理装置ＣＰＵ、２１９は
該ＣＰＵの記憶装置で、データ記憶用のＲＡＭ、２２０
はプログラム或いはテーブル記憶用のＲＯＭ、２２１は
書込みクロツクｆｗをカウントし、計数値を前記ＣＰＵ
２１ ８に出力するカウンタである。
するコンパレータ、２１８は音声セグメントの先端部と
後端部の位相情報をサンプリング記憶し、位相差を演算
し、その演算結果にもとづき前記クロック制御ゲート２
１１，２１２を制御する演算処理装置ＣＰＵ、２１９は
該ＣＰＵの記憶装置で、データ記憶用のＲＡＭ、２２０
はプログラム或いはテーブル記憶用のＲＯＭ、２２１は
書込みクロツクｆｗをカウントし、計数値を前記ＣＰＵ
２１ ８に出力するカウンタである。
第５図の構成によればＣＰＵ２１８はＱの反転と同時に
Ｍ＋Ｒ個の音声サンプルをコンパレータ２１７より取り
込み、既にＲＡＭ２１９に記憶されているＭ個の音声サ
ンプルにつき、サンプル値との差の積分演算を順次シフ
トさせながらＲ＋１回行ない、積分値が極４・となるシ
フト量Ｋを決し、カウンタ２２１のカウント出力ＰがＭ
＋Ｎ＋Ｋのときアナログシフトレジスター２０３又は２
０４を樟止すべくＡＮＤゲート２１１又は２１２を制御
すると共に、クロツクｆｗのＮ十Ｋ十１個からのＭ個の
サンプルを次の同様演算の為、ＲＡＭ２１９に入力せし
めるものである。
Ｍ＋Ｒ個の音声サンプルをコンパレータ２１７より取り
込み、既にＲＡＭ２１９に記憶されているＭ個の音声サ
ンプルにつき、サンプル値との差の積分演算を順次シフ
トさせながらＲ＋１回行ない、積分値が極４・となるシ
フト量Ｋを決し、カウンタ２２１のカウント出力ＰがＭ
＋Ｎ＋Ｋのときアナログシフトレジスター２０３又は２
０４を樟止すべくＡＮＤゲート２１１又は２１２を制御
すると共に、クロツクｆｗのＮ十Ｋ十１個からのＭ個の
サンプルを次の同様演算の為、ＲＡＭ２１９に入力せし
めるものである。
このように本発明の装置は先行及び後続音声セグメント
の接続部近傍の波形位相を演算し、位相誤差が最も少な
く重なり合うよう各時間軸の修正を行なうものであり、
従って従釆装置の如き接続部の波形の不連続やピッチ周
波数の変動の無い自然な合成音を得ることができる。
の接続部近傍の波形位相を演算し、位相誤差が最も少な
く重なり合うよう各時間軸の修正を行なうものであり、
従って従釆装置の如き接続部の波形の不連続やピッチ周
波数の変動の無い自然な合成音を得ることができる。
第１図は従来の音声合成装置の基本原理を説明するため
の図面、第２図は従来の音声合成装置を示すブロック・
ダイヤグラム、第３図は本発明の音声合成装置を示すブ
ロック・ダイヤグラム、第４図は本発明の装置を説明す
るための図面であり、同図イはタイミングチャート、同
図口は部分拡大図、第５図は本発明の他の実施例を示す
ための図面である。 １０１，２０１・・・入力端子、１０２，２０２・・・
出力端子、１０３，１０４，２０３，２０４・・・記憶
手段、１０５，１０６，２０６，２０７・・・アナログ
スイツ、１ ０７，２０７・・・ＬＰＦ、１ ０８，１
１０，２０８，２１０・・・クロック発生手段、１１１
，２１７・・・２億信号変換手段、１１６，１１７・・
・位相情報記憶手段、１２６，１２９，１３０，１３１
…排他的論理和演出手段、１３２，１３５・・・演算結
果記憶手段、１３９，１４１・・・制御信号発生手段、
１４２，１４３，２１１，２１２・・・クロック制御手
段。 第１図 第２図 第４図 図 Ｍ 船 第５図
の図面、第２図は従来の音声合成装置を示すブロック・
ダイヤグラム、第３図は本発明の音声合成装置を示すブ
ロック・ダイヤグラム、第４図は本発明の装置を説明す
るための図面であり、同図イはタイミングチャート、同
図口は部分拡大図、第５図は本発明の他の実施例を示す
ための図面である。 １０１，２０１・・・入力端子、１０２，２０２・・・
出力端子、１０３，１０４，２０３，２０４・・・記憶
手段、１０５，１０６，２０６，２０７・・・アナログ
スイツ、１ ０７，２０７・・・ＬＰＦ、１ ０８，１
１０，２０８，２１０・・・クロック発生手段、１１１
，２１７・・・２億信号変換手段、１１６，１１７・・
・位相情報記憶手段、１２６，１２９，１３０，１３１
…排他的論理和演出手段、１３２，１３５・・・演算結
果記憶手段、１３９，１４１・・・制御信号発生手段、
１４２，１４３，２１１，２１２・・・クロック制御手
段。 第１図 第２図 第４図 図 Ｍ 船 第５図
Claims (1)
- 【特許請求の範囲】 １ アナログ音声波形より抽出された音声素片波形を用
いて編集合成する音声合成装置であつて、入力信号をサ
ンプリングして記憶する記憶手段、該記憶手段を入出力
クロツクする為のクロツク発生手段、前記記憶手段に与
えられる該クロツクを制御するクロツク制御手段、入力
信号の位相情報を２値信号に変換する２値信号変換手段
、該入力信号の位相にもとづく２値信号を前記音声素片
の比較的先端部と後端部について記憶する位相情報記憶
手段、該先端後と後端部の位相情報により排他的論理和
を演算する排他的論理和演算手段、該演算結果及び演算
順位を記憶する演算結果記憶手段、該演算結果にもとづ
き前記クロツク制御手段を制御する制御信号発生手段を
備えることを特徴とする音声合成装置。 ２ 位相情報記憶手段、排他的論理和演算手段、演算結
果記憶手段、制御信号発生手段がＲＡＭを含むマイクロ
コンピユータにより構成された特許請求の範囲第１項記
載の音声合成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54005258A JPS6036599B2 (ja) | 1979-01-19 | 1979-01-19 | 音声合成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54005258A JPS6036599B2 (ja) | 1979-01-19 | 1979-01-19 | 音声合成装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5597000A JPS5597000A (en) | 1980-07-23 |
| JPS6036599B2 true JPS6036599B2 (ja) | 1985-08-21 |
Family
ID=11606193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54005258A Expired JPS6036599B2 (ja) | 1979-01-19 | 1979-01-19 | 音声合成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6036599B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS602680B2 (ja) * | 1981-06-18 | 1985-01-23 | 三洋電機株式会社 | 音声合成装置 |
-
1979
- 1979-01-19 JP JP54005258A patent/JPS6036599B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5597000A (en) | 1980-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0155970B1 (en) | Apparatus for reproducing audio signal | |
| EP0081595B1 (en) | Voice synthesizer | |
| JP2599363B2 (ja) | ループ領域自動決定装置 | |
| JPH036694B2 (ja) | ||
| JPS6036599B2 (ja) | 音声合成装置 | |
| JPH03269597A (ja) | 波形発生装置 | |
| USRE31172E (en) | Sound synthesizing apparatus | |
| JPS5842478B2 (ja) | 電子楽器におけるノイズ除去装置 | |
| JP3252296B2 (ja) | 波形データ出力装置 | |
| JPS60216393A (ja) | 情報処理装置 | |
| JPS61138995A (ja) | 電子楽器 | |
| JPS61186999A (ja) | 音程制御装置 | |
| JPS60176100A (ja) | 信号のピッチ変換器 | |
| JPH0118438B2 (ja) | ||
| JPS5886600A (ja) | 時間軸変換装置 | |
| SU1109808A1 (ru) | Динамическое запоминающее устройство | |
| JPS6042959B2 (ja) | アナログ信号合成装置 | |
| JPH0358518B2 (ja) | ||
| JPH035599B2 (ja) | ||
| KR930001700B1 (ko) | 오디오 신호 재생장치 | |
| JPH0373000B2 (ja) | ||
| SU1524048A1 (ru) | Генератор случайных чисел | |
| JPH0334000Y2 (ja) | ||
| JPS5968793A (ja) | 音声合成装置 | |
| JPH0799478B2 (ja) | 電子楽器 |