JPS6034065A - Ｍｏｓ型半導体装置の製造方法 - Google Patents
Ｍｏｓ型半導体装置の製造方法Info
- Publication number
- JPS6034065A JPS6034065A JP14290483A JP14290483A JPS6034065A JP S6034065 A JPS6034065 A JP S6034065A JP 14290483 A JP14290483 A JP 14290483A JP 14290483 A JP14290483 A JP 14290483A JP S6034065 A JPS6034065 A JP S6034065A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gate electrode
- type impurity
- wiring
- silicon compound
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000012535 impurity Substances 0.000 claims abstract description 25
- 238000005530 etching Methods 0.000 claims abstract description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims abstract description 6
- 150000003377 silicon compounds Chemical class 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims 1
- 150000001875 compounds Chemical class 0.000 abstract 3
- 239000000126 substance Substances 0.000 abstract 2
- 238000010438 heat treatment Methods 0.000 description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- NBJBFKVCPBJQMR-APKOLTMOSA-N nff 1 Chemical compound C([C@H](NC(=O)[C@H](CCC(N)=O)NC(=O)[C@H](CCC(N)=O)NC(=O)[C@@H]1CCCN1C(=O)[C@H](CCCCN)NC(=O)[C@@H]1CCCN1C(=O)CC=1C2=CC=C(C=C2OC(=O)C=1)OC)C(=O)N[C@@H](CC=1C=CC=CC=1)C(=O)NCC(=O)N[C@@H](CC(C)C)C(=O)N[C@@H](CCCCNC=1C(=CC(=CC=1)[N+]([O-])=O)[N+]([O-])=O)C(=O)NCC(O)=O)C1=CC=CC=C1 NBJBFKVCPBJQMR-APKOLTMOSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明はＭＯ８型半導体装置の製造方法に関する。
従来の多層配線構造の半導体装置は次のようにして製造
されていた。
されていた。
まず、第１図（ａ）に示すように、−導電型半導体基板
１１の上に第１の絶縁膜１２を設け、その上に多結晶シ
リコン膜１３ｅ被看する。
１１の上に第１の絶縁膜１２を設け、その上に多結晶シ
リコン膜１３ｅ被看する。
次に、第１図中）に示すように、所定の領域にマスク物
質１４全形成するー 次に、第１図＜ｃ）に示すように、マスク物質１４に覆
われていない領域の多結晶シリコン膜１３をエッチフグ
除去することによりゲート電極１３１Ｌ及び第１層配線
１３ｂｉ形成する。
質１４全形成するー 次に、第１図＜ｃ）に示すように、マスク物質１４に覆
われていない領域の多結晶シリコン膜１３をエッチフグ
除去することによりゲート電極１３１Ｌ及び第１層配線
１３ｂｉ形成する。
次に第１図（ｄ）に示すように、マスク物質１４を除去
してソース及びドレイン領域１５ｅ形成する。
してソース及びドレイン領域１５ｅ形成する。
次に、第２図（Ｃ）に示すように、気相成長法にょシ第
２の絶縁膜１６ケ形成する。この時、ゲート電極１３ａ
及び第一層配線１３ｂの角の部分で第２の絶縁膜１６が
異常成長するのでこのままの状態で第２層配線を形成す
ると、第２の絶縁膜】６の異常成長部分で断線？生じ易
くなる。
２の絶縁膜１６ケ形成する。この時、ゲート電極１３ａ
及び第一層配線１３ｂの角の部分で第２の絶縁膜１６が
異常成長するのでこのままの状態で第２層配線を形成す
ると、第２の絶縁膜】６の異常成長部分で断線？生じ易
くなる。
この欠点を除くため、例えば１ｏｏｏｔ：の高温熱処理
により、第１図（ｆ）に示すように、第２の絶縁膜１６
’ａ＝なだらかにする。
により、第１図（ｆ）に示すように、第２の絶縁膜１６
’ａ＝なだらかにする。
しかし、この従来例に於いては、高温熱処理を行う為前
記ソース及びドレイン領域１５の不純物の濃度分布が変
化し、このことがＭＯ８％半導体装置全構成する個々の
素子の特性に変化忙もたらすという様な欠点がある。
記ソース及びドレイン領域１５の不純物の濃度分布が変
化し、このことがＭＯ８％半導体装置全構成する個々の
素子の特性に変化忙もたらすという様な欠点がある。
本発明の目的は以上の様な従来例の欠点全除去し、高温
熱処理ｒ行わずにゲート電極及び第１層配線の段差によ
って生ずる第２層配線の断壱ヲ防止すること全可能とす
るＭＯ８型半導体装置の製造方法上提供することにある
。
熱処理ｒ行わずにゲート電極及び第１層配線の段差によ
って生ずる第２層配線の断壱ヲ防止すること全可能とす
るＭＯ８型半導体装置の製造方法上提供することにある
。
本発明のＭＯ８型半導体装置の製造方法は、−導電型半
導体基板上の第１の絶縁膜上に多結晶シリコン膜全被涜
する工程と、前記多結晶シリコン膜上にＮ′ｍ不純物を
含有しシリコン化合物を主成分とする溶液全（布・焼成
してＮ型不純物を含有しシリコン化合物を主成分とする
膜？形成する工程と、前記Ｎ型不純物を含有しシリコン
化合物を主成分とする膜上の所定の領域にマスク物質全
形成する工程と、前記マスク物質に覆われていない領域
の前記Ｎｆｆ１不純物を含有しシリコン化合物を主成分
とする膜及び前記多結晶シリコン膜を異方性のあるエツ
チングにより除去し、ゲート電極及び配線全形成する工
程と、続いて等方性のエツチングを用いてＡｉｌ記Ｈｇ
不純物？キ有しシリコン化合物を主成分とした膜及び前
記ゲート電極及び配線の側面でエツチングすることによ
り前記ゲート電極及び配縁の側面を傾斜させる工程と？
含んで構成される。
導体基板上の第１の絶縁膜上に多結晶シリコン膜全被涜
する工程と、前記多結晶シリコン膜上にＮ′ｍ不純物を
含有しシリコン化合物を主成分とする溶液全（布・焼成
してＮ型不純物を含有しシリコン化合物を主成分とする
膜？形成する工程と、前記Ｎ型不純物を含有しシリコン
化合物を主成分とする膜上の所定の領域にマスク物質全
形成する工程と、前記マスク物質に覆われていない領域
の前記Ｎｆｆ１不純物を含有しシリコン化合物を主成分
とする膜及び前記多結晶シリコン膜を異方性のあるエツ
チングにより除去し、ゲート電極及び配線全形成する工
程と、続いて等方性のエツチングを用いてＡｉｌ記Ｈｇ
不純物？キ有しシリコン化合物を主成分とした膜及び前
記ゲート電極及び配線の側面でエツチングすることによ
り前記ゲート電極及び配縁の側面を傾斜させる工程と？
含んで構成される。
次に、本発明の実施例について図面を参照して詳細に説
明する。
明する。
第２図（ａ）〜億）は本発明の一笑施例を説明するため
の工程順に示した断面図である。
の工程順に示した断面図である。
まず、−導電型半導体基板２１上の第１の絶縁膜２２上
に多結晶シリコン膜２３を被層しく第２図（ａ） ）
、多結晶シリコン膜２３上にＮ型不純物を含有しシリコ
ン化合物を主成分とする溶液忙塗布した後、例えば４０
０Ｃの熱処理を行って例えば膜厚５００人のＮ型不純物
を含有しシリコン化合物金主成分とする膜２７ｆｆｉ形
成しく第２図（ｂ））、Ｎ型不純物？含有しシリコン化
合物を主成分とする膜２７上の所定の領域にマスク物質
２４全形成した後（第２図（Ｃ））、マスク物質２４に
覆われていない領域の前記Ｎ型不純物を含有し７リコン
化合物全主成分とする膜２７及び多結晶シリコン膜２３
を異方性のエツチングにょシ除去し、てゲート電極２３
ａ及び第１層配線１３ｂｉ形成する（第２図（ｄ））。
に多結晶シリコン膜２３を被層しく第２図（ａ） ）
、多結晶シリコン膜２３上にＮ型不純物を含有しシリコ
ン化合物を主成分とする溶液忙塗布した後、例えば４０
０Ｃの熱処理を行って例えば膜厚５００人のＮ型不純物
を含有しシリコン化合物金主成分とする膜２７ｆｆｉ形
成しく第２図（ｂ））、Ｎ型不純物？含有しシリコン化
合物を主成分とする膜２７上の所定の領域にマスク物質
２４全形成した後（第２図（Ｃ））、マスク物質２４に
覆われていない領域の前記Ｎ型不純物を含有し７リコン
化合物全主成分とする膜２７及び多結晶シリコン膜２３
を異方性のエツチングにょシ除去し、てゲート電極２３
ａ及び第１層配線１３ｂｉ形成する（第２図（ｄ））。
続いて、等方性のエツチングによりＮ型不純物ケ含有し
シリコン化合物金主成分とする膜２７ａ。
シリコン化合物金主成分とする膜２７ａ。
２Ｈ）及びゲート電極２３ａ及び第１層配線２３ｂの側
面上エツチングすると、前記Ｎ型不純物を含有しシリコ
ン化合物金主成分と１−る膜２７ａ、２７ｂのエツチン
グ速度がゲート電極及び第１層配線を形成している多結
晶シリコン膜のエツチング速度よりも大きい為ゲート電
極２３ａ及び第１層配線２３ｂ の側面に傾斜がつき（
第２図（ｅ））、マスク物４”４’ ２４及びＮ型不純
物？含有しシリコン化合物を主成分とする膜２７ａ、２
７ｂ’ｒ除去しソース及びドレイン領域２ＦＭｒ形成し
く第２図（ｆ））、気相成長法により第２の絶縁膜２６
を形成する。この時、ゲート電極２３ａ及び第１層配線
２３ｂ （７）側面は傾斜しており、角の部分が無い為
、第２の絶縁膜２６の異常成長は無く、滑らかな表面？
形成する仁とが出来る。
面上エツチングすると、前記Ｎ型不純物を含有しシリコ
ン化合物金主成分と１−る膜２７ａ、２７ｂのエツチン
グ速度がゲート電極及び第１層配線を形成している多結
晶シリコン膜のエツチング速度よりも大きい為ゲート電
極２３ａ及び第１層配線２３ｂ の側面に傾斜がつき（
第２図（ｅ））、マスク物４”４’ ２４及びＮ型不純
物？含有しシリコン化合物を主成分とする膜２７ａ、２
７ｂ’ｒ除去しソース及びドレイン領域２ＦＭｒ形成し
く第２図（ｆ））、気相成長法により第２の絶縁膜２６
を形成する。この時、ゲート電極２３ａ及び第１層配線
２３ｂ （７）側面は傾斜しており、角の部分が無い為
、第２の絶縁膜２６の異常成長は無く、滑らかな表面？
形成する仁とが出来る。
この高弟２の絶縁膜２６上に第２層配線を形成した場合
でも第２層配線に断線が生じないので断線に起因する半
導体装置の故障は発生しなくなる。
でも第２層配線に断線が生じないので断線に起因する半
導体装置の故障は発生しなくなる。
また、高温の熱処理を行わない為、形成されたソース及
びドレイン領域２５の不純物の濃度分布に変化がなくＭ
Ｏ８型半導体装置の特性の安定化が計れる。
びドレイン領域２５の不純物の濃度分布に変化がなくＭ
Ｏ８型半導体装置の特性の安定化が計れる。
以上説明した様に、本発明を用いればＭＯ８型半導体装
置の配線の断線に起因する故障率が低減され、基板中の
不純物の濃度分布が変化しない為特性の安定化が計れる
。
置の配線の断線に起因する故障率が低減され、基板中の
不純物の濃度分布が変化しない為特性の安定化が計れる
。
示した断面図である、
１１．２１・・・・・・−導電型半導体基板、１２，２
２・・・・・・第１の絶縁膜、１３．２３・・・・・・
多結晶シリコン膜、１４，２４・・・・・・マスク物質
、１５．２５・・・・・・ソース及びドレイン領域、１
６．２６・・・・・・第２の絶縁膜、２７・・・・・・
Ｎ型不純物全含有しシリコン化合物τ主成分とする膜、
１３ａ、２３ａ・・・・・・ゲート電極、１３ｂ、２３
ｂ・・・・・・第１層配線、２７ａ・・・・・・ゲート
’を極上のＮ型不純物全含有しシリコン化合物を主成分
とする膜、２７ｂ・・・・・・第１層配森上のＮ型不純
物を含有しシリコン化合物？主成分とする膜。
２・・・・・・第１の絶縁膜、１３．２３・・・・・・
多結晶シリコン膜、１４，２４・・・・・・マスク物質
、１５．２５・・・・・・ソース及びドレイン領域、１
６．２６・・・・・・第２の絶縁膜、２７・・・・・・
Ｎ型不純物全含有しシリコン化合物τ主成分とする膜、
１３ａ、２３ａ・・・・・・ゲート電極、１３ｂ、２３
ｂ・・・・・・第１層配線、２７ａ・・・・・・ゲート
’を極上のＮ型不純物全含有しシリコン化合物を主成分
とする膜、２７ｂ・・・・・・第１層配森上のＮ型不純
物を含有しシリコン化合物？主成分とする膜。
代理人 弁理士 内 原 晋 ５）
半１図
ｔＩ！ｌＩノ
坪１回
Ｖｚ伝
（−）
穿Ｚ例
４
Claims (1)
- 一導電型半導体基板上の第１の絶縁膜上に多結晶シリコ
ン膜を被着する工程と、前記多結晶シリコン膜上にＮ型
不純物を含有しシリコン化合物を主成分とする溶液を塗
布・焼成してＮ型不純物を含有しシリコン化合物を主成
分とする膜會形成する工程と、前記Ｎ型不純物を含有し
シリコン化合物を主成分とする膜上の所定の領域にマス
ク物質を形成する工程と、前記マスク物質に覆われてい
ない領域の前記Ｎ型不純物を含有しシリコン化合物を主
成分とする膜及び前記多結晶シリコン膜を異方性のらる
エツチングにより除去し、ゲート電極及び配＠を形成す
る工程と、続いて等方性のエツチング音用いて前記Ｎ型
不純物を含有しシリコン化合物を主成分とする膜及び前
記ゲート電極及び配線の側面金エツチングすることによ
り前記ゲート電極及び配線の側面を傾斜させる工程とｔ
含υこと葡特徴とするＭＯ８型半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14290483A JPS6034065A (ja) | 1983-08-04 | 1983-08-04 | Ｍｏｓ型半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14290483A JPS6034065A (ja) | 1983-08-04 | 1983-08-04 | Ｍｏｓ型半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6034065A true JPS6034065A (ja) | 1985-02-21 |
Family
ID=15326310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14290483A Pending JPS6034065A (ja) | 1983-08-04 | 1983-08-04 | Ｍｏｓ型半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6034065A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6420641A (en) * | 1987-07-15 | 1989-01-24 | Nec Corp | Manufacture of semiconductor device |
| US11186265B2 (en) | 2017-07-13 | 2021-11-30 | Honda Motor Co., Ltd. | Method and device for collecting and supplying brake fluid |
-
1983
- 1983-08-04 JP JP14290483A patent/JPS6034065A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6420641A (en) * | 1987-07-15 | 1989-01-24 | Nec Corp | Manufacture of semiconductor device |
| US11186265B2 (en) | 2017-07-13 | 2021-11-30 | Honda Motor Co., Ltd. | Method and device for collecting and supplying brake fluid |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6034065A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH0473296B2 (ja) | ||
| JPS63228732A (ja) | 半導体装置の製造方法 | |
| JPH04112532A (ja) | 半導体集積回路の製造方法 | |
| JPS62104078A (ja) | 半導体集積回路装置の製造方法 | |
| JPS5856462A (ja) | 半導体装置の製造方法 | |
| JPH03265157A (ja) | 半導体基板の製造方法 | |
| JPS5845810B2 (ja) | パタ−ンの形成方法 | |
| JPS59177941A (ja) | 素子分離領域の製造方法 | |
| JPS5928358A (ja) | 半導体装置の製造方法 | |
| JPS6120154B2 (ja) | ||
| JPS596556A (ja) | 半導体装置の製造方法 | |
| JPS58121677A (ja) | 半導体装置 | |
| JPH0414497B2 (ja) | ||
| JPS6079711A (ja) | 半導体装置の製造方法 | |
| JPH0616537B2 (ja) | 半導体基体の製造方法 | |
| JPS59125620A (ja) | 半導体装置の製造方法 | |
| JPS61147550A (ja) | 半導体装置の製造方法 | |
| JPS6218041A (ja) | 半導体装置の製造方法 | |
| JPH01138736A (ja) | 半導体装置の製造方法 | |
| JPS5858814B2 (ja) | 絶縁ゲ−ト半導体装置の製造法 | |
| JPH0334322A (ja) | 半導体装置の製造方法 | |
| JPH0522387B2 (ja) | ||
| JPH0347741B2 (ja) | ||
| JPS62140432A (ja) | 半導体装置の製造方法 |