JPS6031674A - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JPS6031674A JPS6031674A JP58140411A JP14041183A JPS6031674A JP S6031674 A JPS6031674 A JP S6031674A JP 58140411 A JP58140411 A JP 58140411A JP 14041183 A JP14041183 A JP 14041183A JP S6031674 A JPS6031674 A JP S6031674A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- image
- image data
- evaluation
- pixels
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Analysis (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
この発明はＩＴＶカメラによって撮像され、多値化され
たデジタル画像情報を処理する画像処理装置に関するも
のである。
たデジタル画像情報を処理する画像処理装置に関するも
のである。
第１図は従来の画像処理装置のブロック図を示している
。第１図において、Ｍは画面上の各画素毎の画像データ
を１画面分格納した画像メモリである。ＡＤＣは、画像
メモリＭに格納した画像データを、画面上を第２図（Ａ
ｌに示すように順次直線走査するように画面上の左上の
画素から右下の画素まで順次走査周期毎に読み出させる
アドレス制御部である。このアドレス制御部ＡＤＣは、
第３図囚に示すように、クロック端子ＣＫに加えられる
走査周期毎のクロックパルスをカウントしそのカウント
出力をアドレス信号とするカウンタＣＴ□と、カウンタ
ＣＴ工のカウント出力が最終アドレスと一致したときに
その一致出力によってカウンタＣＴ工をクリアするコン
パレータＣＰ工とから構成され、出力されるアドレスは
、第４図（Ａｔに示すように、０番地から最終番地まで
順次増加していき、最終番地までぐると、そのつぎは０
番地までもどシ再び増加する。
。第１図において、Ｍは画面上の各画素毎の画像データ
を１画面分格納した画像メモリである。ＡＤＣは、画像
メモリＭに格納した画像データを、画面上を第２図（Ａ
ｌに示すように順次直線走査するように画面上の左上の
画素から右下の画素まで順次走査周期毎に読み出させる
アドレス制御部である。このアドレス制御部ＡＤＣは、
第３図囚に示すように、クロック端子ＣＫに加えられる
走査周期毎のクロックパルスをカウントしそのカウント
出力をアドレス信号とするカウンタＣＴ□と、カウンタ
ＣＴ工のカウント出力が最終アドレスと一致したときに
その一致出力によってカウンタＣＴ工をクリアするコン
パレータＣＰ工とから構成され、出力されるアドレスは
、第４図（Ａｔに示すように、０番地から最終番地まで
順次増加していき、最終番地までぐると、そのつぎは０
番地までもどシ再び増加する。
ＳＲ工は画面の１ライン分の長さを有するジフトレジス
タで、画像メモリＭから順次読み出される画像データを
走査周期毎のクロックツ（ルスが入力される毎に順次シ
フトする。Ｌ工、 Ｌ３． Ｌ３は順次縦続接続された
１画素分のラッチで、シフトレジスタＳＲ工の最終段か
ら出力される画像データを順次ラッチする。ＳＲ２は画
面１ライン分の長さを有するシフトレジスタで、ラッチ
Ｌ３から出力される画像データを順次シフトする。Ｌ、
、 Ｌ５゜Ｌ６は、順次縦続接続された１画素分のり
・ンチで、シフトレジスタＳＲ２の最終段から出力され
る画像データを順次ラッチする。ＳＲ３は画面１′５イ
ン分の長さを有するシフトレジスタで、ラッチＬ６から
出力される画像データを順次シフトする。Ｌ７．Ｌ８．
Ｌ、は順次縦続接続された１画素分のラッチで、シフト
レジスタスタＳＲ３の最終段から出力される画像データ
を順次ラッチし、最終段のラッチし、から出力される画
像データが画像メモリＭの対応画素位置に再び格納され
る。このように、シフトレジスタＳＲ工〜ＳＲ３とラッ
チＬ工〜Ｌ、を接続すると、ラッチＬ工〜Ｌ、から、第
５図に示すように、中央の画素とその周囲の８個の画素
の画像データが同時に出力されることになシ、この同時
に取り出される９個の画素は順次画面上を矢印Ｘで示す
ように左上から右下方向へ順次直線走査するように移動
することになる。
タで、画像メモリＭから順次読み出される画像データを
走査周期毎のクロックツ（ルスが入力される毎に順次シ
フトする。Ｌ工、 Ｌ３． Ｌ３は順次縦続接続された
１画素分のラッチで、シフトレジスタＳＲ工の最終段か
ら出力される画像データを順次ラッチする。ＳＲ２は画
面１ライン分の長さを有するシフトレジスタで、ラッチ
Ｌ３から出力される画像データを順次シフトする。Ｌ、
、 Ｌ５゜Ｌ６は、順次縦続接続された１画素分のり
・ンチで、シフトレジスタＳＲ２の最終段から出力され
る画像データを順次ラッチする。ＳＲ３は画面１′５イ
ン分の長さを有するシフトレジスタで、ラッチＬ６から
出力される画像データを順次シフトする。Ｌ７．Ｌ８．
Ｌ、は順次縦続接続された１画素分のラッチで、シフト
レジスタスタＳＲ３の最終段から出力される画像データ
を順次ラッチし、最終段のラッチし、から出力される画
像データが画像メモリＭの対応画素位置に再び格納され
る。このように、シフトレジスタＳＲ工〜ＳＲ３とラッ
チＬ工〜Ｌ、を接続すると、ラッチＬ工〜Ｌ、から、第
５図に示すように、中央の画素とその周囲の８個の画素
の画像データが同時に出力されることになシ、この同時
に取り出される９個の画素は順次画面上を矢印Ｘで示す
ように左上から右下方向へ順次直線走査するように移動
することになる。
ＳＴは中央の画素の画像データ（ラッチＬ５の画像デー
タ）をもとにして、周囲の８個の画素の画像データ（ラ
ッチＬ□〜Ｌ４． Ｌ６〜Ｌ、の画像データ）の中から
中央の画素と比較する３個の画素を選ぶ評価画素選択部
である。ＴＢ□、 ＴＢ２． ＴＢ３は中央の画素の画
像データに対応して選択された３個の画素の画像データ
の評価値を算出する評価テーブル、ＨＫは一１３個の評
価チーブ／ｌ／ ＴＢ工、 ＴＢ２． ＴＢ３により算
出された評価値を比較検討する評価部で、検討結果は評
価画素書き込み部ＫＭによって再びラッチＬ□〜Ｌ４゜
Ｌ５〜Ｌ、のいずれかに書き込まれ、最終的に画像メモ
リＭに、書き込まれる。
タ）をもとにして、周囲の８個の画素の画像データ（ラ
ッチＬ□〜Ｌ４． Ｌ６〜Ｌ、の画像データ）の中から
中央の画素と比較する３個の画素を選ぶ評価画素選択部
である。ＴＢ□、 ＴＢ２． ＴＢ３は中央の画素の画
像データに対応して選択された３個の画素の画像データ
の評価値を算出する評価テーブル、ＨＫは一１３個の評
価チーブ／ｌ／ ＴＢ工、 ＴＢ２． ＴＢ３により算
出された評価値を比較検討する評価部で、検討結果は評
価画素書き込み部ＫＭによって再びラッチＬ□〜Ｌ４゜
Ｌ５〜Ｌ、のいずれかに書き込まれ、最終的に画像メモ
リＭに、書き込まれる。
ＴＭＣは、アドレス制御部ＡＤＣへのクロック信号。
シフトレジスタＳＲ□〜ＳＲ３へのシフト信号およびラ
ッチＬ工〜Ｌ、へのラッチ信号等の客種タイミング信号
を出力するタイミング制御部でおる。
ッチＬ工〜Ｌ、へのラッチ信号等の客種タイミング信号
を出力するタイミング制御部でおる。
第６図は上記装置において情報が処理されて騒ぐ過程を
示す流れ図であり、第７図はそのタイミング図である。
示す流れ図であり、第７図はそのタイミング図である。
第７図において、■はメモリ読み出シ用クロック、Ｑ３
１はシフトクロック、（Ｃ１（１，１，ラッチクロツタ
、（Ｄ）は評価画素選択部処理時間、（Ｅ）は評価テー
ブル算出時間、（Ｆ）は評価部処理時間、（Ｇｌはメモ
リ書き込み時間であり、（Ａｌのメモリ読み出し用クロ
ックの周期は上記処理時間の合８１で決−走る。
１はシフトクロック、（Ｃ１（１，１，ラッチクロツタ
、（Ｄ）は評価画素選択部処理時間、（Ｅ）は評価テー
ブル算出時間、（Ｆ）は評価部処理時間、（Ｇｌはメモ
リ書き込み時間であり、（Ａｌのメモリ読み出し用クロ
ックの周期は上記処理時間の合８１で決−走る。
つぎに、上記動作をエツジ追跡を行う場合について詳し
く説明する。エツジ追跡を行う場合、第８図に示すよう
に、ＩＴＶカメラＣＭからの画像信号を微分回路ＤＦに
通した後、Ａ／Ｄ変換変換器上って画面上の各画素毎に
デジタルの画像データに変換し、この画像データを１画
面分画像メモリＭに格納している。今、第９図囚のよう
な画像を撮像した場合、その微分後の画像は第９図（Ｂ
ｌのようにエツジ部分が強調されたものとなる。つまり
、変化の大きいエツジ部は大きな微分値をもち、変化の
ない部分は小さな微分値となる。第９図囚においてフィ
ンａ上の画像信号の濃淡レベルは第１０図（至）のよう
になシ、これを微分すると第１０図（Ｂｌのようになり
、その絶対値は第１０図（Ｃ１のようになる。この信号
を画面上の各ライン毎に取り出し合成することにより第
９図泊）の微分画像が得られる。
く説明する。エツジ追跡を行う場合、第８図に示すよう
に、ＩＴＶカメラＣＭからの画像信号を微分回路ＤＦに
通した後、Ａ／Ｄ変換変換器上って画面上の各画素毎に
デジタルの画像データに変換し、この画像データを１画
面分画像メモリＭに格納している。今、第９図囚のよう
な画像を撮像した場合、その微分後の画像は第９図（Ｂ
ｌのようにエツジ部分が強調されたものとなる。つまり
、変化の大きいエツジ部は大きな微分値をもち、変化の
ない部分は小さな微分値となる。第９図囚においてフィ
ンａ上の画像信号の濃淡レベルは第１０図（至）のよう
になシ、これを微分すると第１０図（Ｂｌのようになり
、その絶対値は第１０図（Ｃ１のようになる。この信号
を画面上の各ライン毎に取り出し合成することにより第
９図泊）の微分画像が得られる。
評価画素選択部ＳＴは、ラッチＬ５を中心とした３×３
のマトリクス（第３図）において、周囲の８個画素から
エツジとして追跡すべき画素の候補を選ぶ。下記にも述
べるが、リッチＬ５の微分方向がラッチＬ３の方向に向
いているときには候補としてう、チＬ２．Ｌ３゜Ｌ６を
選ぶ。リッチＬ５に書き込まれている微分ベクトルの大
きさと方向のうち、微分方向をコード化すれば、ゲート
とラッチで構成できる。
のマトリクス（第３図）において、周囲の８個画素から
エツジとして追跡すべき画素の候補を選ぶ。下記にも述
べるが、リッチＬ５の微分方向がラッチＬ３の方向に向
いているときには候補としてう、チＬ２．Ｌ３゜Ｌ６を
選ぶ。リッチＬ５に書き込まれている微分ベクトルの大
きさと方向のうち、微分方向をコード化すれば、ゲート
とラッチで構成できる。
この具体的回路を第１１図に示す。図において、Ｇ工〜
Ｇ８はワッチＬ工、Ｌ２．喝、 Ｌ６． Ｌｏ、 Ｌ８
． Ｌ７． Ｌ４からの画像データの通過を制御するト
フィステートゲート、ＬＡ、ＬＢ、Ｌｏはトライステー
トゲートＧ工〜Ｇ８を通過した画像データを記憶するグ
ー）、ＣＮ工はりＯツク信号によってラッチＬＡ、ＬＢ
、Ｌｏに順次データを入れるためのタイミングを作るカ
ウンタ、ＣＮ２はトリイステートゲートＧ工〜Ｇ８を順
次開けるだめのタイミングを作るガウンタで、９のタイ
ミングはデコーダＤＣによって各ドライステートゲ−）
Ｇ工〜Ｇ８に分配される。このカウンタＣＮ２はラッチ
Ｌ５の微分方向コードがプリセット値として与ｔられ、
このプリセット値に対応するトライステートゲートＧ工
〜Ｇ８のうち３個を順次開ける。
Ｇ８はワッチＬ工、Ｌ２．喝、 Ｌ６． Ｌｏ、 Ｌ８
． Ｌ７． Ｌ４からの画像データの通過を制御するト
フィステートゲート、ＬＡ、ＬＢ、Ｌｏはトライステー
トゲートＧ工〜Ｇ８を通過した画像データを記憶するグ
ー）、ＣＮ工はりＯツク信号によってラッチＬＡ、ＬＢ
、Ｌｏに順次データを入れるためのタイミングを作るカ
ウンタ、ＣＮ２はトリイステートゲートＧ工〜Ｇ８を順
次開けるだめのタイミングを作るガウンタで、９のタイ
ミングはデコーダＤＣによって各ドライステートゲ−）
Ｇ工〜Ｇ８に分配される。このカウンタＣＮ２はラッチ
Ｌ５の微分方向コードがプリセット値として与ｔられ、
このプリセット値に対応するトライステートゲートＧ工
〜Ｇ８のうち３個を順次開ける。
Ｐ （ｔｌｌ＋テーブルＴＢ□〜ＴＢ３は、評価部１（
Ｋに与える評価値を評価関数にしたがって算出する回路
で、評価関数は、各候補画素の微分値と微分方向（エツ
ジではエツジの延びる方向となる）およびラッチＬ５の
微分方向によって構成される。微分方向は、水平方向と
垂直方向の微分のベクトルによってめることができる。
Ｋに与える評価値を評価関数にしたがって算出する回路
で、評価関数は、各候補画素の微分値と微分方向（エツ
ジではエツジの延びる方向となる）およびラッチＬ５の
微分方向によって構成される。微分方向は、水平方向と
垂直方向の微分のベクトルによってめることができる。
評価部ＨＫは、評価チーブ）ＶＴＢ工〜ＴＢ３で計算さ
れた値について各候補の値を比較して最も大きな値をも
つ候補を追跡画素と評価する。
れた値について各候補の値を比較して最も大きな値をも
つ候補を追跡画素と評価する。
評価画累書き込み部ＫＭは、評価部ＨＫで選んだ画素に
ついて結果を書き込む。つまり、選ばれた画素の内容を
書き換える。
ついて結果を書き込む。つまり、選ばれた画素の内容を
書き換える。
なお、８個の画素から３個の画素を選ぶのは、本来８画
素すべてを評価すべきであるが、評価関数に直線性をも
たせであるので、３×３のマトリクスの中心画素におけ
る微分方向によってエツジ追跡で選び出される画素が限
定されているためである。上記の直線性とは、エツジの
追跡を同一方向に進めることを指す。
素すべてを評価すべきであるが、評価関数に直線性をも
たせであるので、３×３のマトリクスの中心画素におけ
る微分方向によってエツジ追跡で選び出される画素が限
定されているためである。上記の直線性とは、エツジの
追跡を同一方向に進めることを指す。
エツジ追跡の処理を行う場合１．中心画素がエツジであ
り、評価されるのはエツジの続きの画素であるとする。
り、評価されるのはエツジの続きの画素であるとする。
ラッチＬ５の画素にエツジがあり、ラッチし４の画素が
評価された場合、走査周期後のつぎの処理では、元ラッ
チＬ４の画素の情報を中心にして３×３のマ）ＩＪクス
でエツジ追跡の処理が可能である。つまり、３×３のマ
トリクス内で評価した画素がワッチＬ工、 Ｌ２． Ｌ
３． Ｌ、の場合には、それらの画素がラッチＬ５にき
たときにエツジ追跡でき、同じ１画面の全画素走査中に
処理が行える。
評価された場合、走査周期後のつぎの処理では、元ラッ
チＬ４の画素の情報を中心にして３×３のマ）ＩＪクス
でエツジ追跡の処理が可能である。つまり、３×３のマ
トリクス内で評価した画素がワッチＬ工、 Ｌ２． Ｌ
３． Ｌ、の場合には、それらの画素がラッチＬ５にき
たときにエツジ追跡でき、同じ１画面の全画素走査中に
処理が行える。
しかし、評価した画素がリッチＬ６． Ｌ、、 Ｌ８．
Ｌ９の場合にはつぎの走査をまたなければ処理できな
い。
Ｌ９の場合にはつぎの走査をまたなければ処理できな
い。
画面上で言い換えると、エツジが左上から右下へ進む場
合（第１２図（Ａｔ）では１度の走査で工・ッジの追跡
が完了するが、エツジが左下から右上へ進む場合（第１
２図（Ｂ１）ではエツジに含まれる画素数の走査回数が
必要となり、エツジ追跡処理時間が長くなるという欠点
があった。
合（第１２図（Ａｔ）では１度の走査で工・ッジの追跡
が完了するが、エツジが左下から右上へ進む場合（第１
２図（Ｂ１）ではエツジに含まれる画素数の走査回数が
必要となり、エツジ追跡処理時間が長くなるという欠点
があった。
この発明は高速で画像処理を行うことができる画像処理
装置を提供することを目的とする。
装置を提供することを目的とする。
この発明の画像処理装置は、画像メモリからの画像デー
タの読み出しを、アドレス制御部によって、画面上を順
次直線走査するように画面上の左上の画素から右下の画
素まで順次走査周期毎に読み出して画像処理し、つぎに
画面上の右下の画素から左上の画素まで順次走査間隔毎
に読み出して画像処理するようにしたことを特徴とする
。
タの読み出しを、アドレス制御部によって、画面上を順
次直線走査するように画面上の左上の画素から右下の画
素まで順次走査周期毎に読み出して画像処理し、つぎに
画面上の右下の画素から左上の画素まで順次走査間隔毎
に読み出して画像処理するようにしたことを特徴とする
。
この発明の一実施例を図面に基づいて説明する。
この画像処理装置は、アドレス制御部ＡＤσによって、
画像メモリλ（からの画像データの読み出しを、第２図
（ＡＪのように画面上を順次直線走査するように画面上
の左上の画素から右下の画素まで順次走査周期毎に読み
出してエツジ追跡等の画像処理を行い、つぎに第２図（
Ｂｌのように画面上の右下の画素から左上の画素まで順
次走査周期毎に読み出して画像処理するようにしたもの
で、その他は従来例と同様である。
画像メモリλ（からの画像データの読み出しを、第２図
（ＡＪのように画面上を順次直線走査するように画面上
の左上の画素から右下の画素まで順次走査周期毎に読み
出してエツジ追跡等の画像処理を行い、つぎに第２図（
Ｂｌのように画面上の右下の画素から左上の画素まで順
次走査周期毎に読み出して画像処理するようにしたもの
で、その他は従来例と同様である。
アドレス制御部ＡＤＣ’は、第３図（Ｂｌに示すようへ
クロツタ端子ＣＫに加えられる走査周期毎のクロックパ
ルスをカウントしそのカウント出力をアド１７’ スイ
８ ｔとするア・ｙプダウンヵウンタｃＴ、ト、アップ
ダウンカウンタＣＴ２のカウント出方が最終アドレスと
一致したときにその一致出力を発生するコンパレータＣ
Ｐ２ト、このコンパレータｃＰ２の一致出力によってア
ップダウンカウンタｃＴ２ヲタウンカウントさせるア・
ツブダウン制御部ＵＤＣとから構成され、出力されるア
ドレスは第４図（Ｂ）に示すように、０番地から最終番
地まで順次増加していき、最終番地までぐると最終番地
からθ番地棟で順次減少してｈ〈。
クロツタ端子ＣＫに加えられる走査周期毎のクロックパ
ルスをカウントしそのカウント出力をアド１７’ スイ
８ ｔとするア・ｙプダウンヵウンタｃＴ、ト、アップ
ダウンカウンタＣＴ２のカウント出方が最終アドレスと
一致したときにその一致出力を発生するコンパレータＣ
Ｐ２ト、このコンパレータｃＰ２の一致出力によってア
ップダウンカウンタｃＴ２ヲタウンカウントさせるア・
ツブダウン制御部ＵＤＣとから構成され、出力されるア
ドレスは第４図（Ｂ）に示すように、０番地から最終番
地まで順次増加していき、最終番地までぐると最終番地
からθ番地棟で順次減少してｈ〈。
このように構成した結果、３×３のマトリクスのラッチ
Ｌ６９Ｌ７．Ｌ８．Ｌ、が評価されたときにも同じ走査
中に処理することができ、往復走査ですべてのエツジ追
跡処理が完了することになり、処理時間を短縮できる。
Ｌ６９Ｌ７．Ｌ８．Ｌ、が評価されたときにも同じ走査
中に処理することができ、往復走査ですべてのエツジ追
跡処理が完了することになり、処理時間を短縮できる。
この発明の他の実施例を第１３図ないし第１５図に基づ
−て説明する。この画像処理装置は、以下の問題点を解
決してさらに処理時間を短縮するものである。
−て説明する。この画像処理装置は、以下の問題点を解
決してさらに処理時間を短縮するものである。
画像処理をデジタμで行う場合、処理する画素数が大き
く、例えば第５図のように縦と横とを各々２５６画素で
分解すると、１画面上の画素数が６５５３６個となり、
１画面を処理する時間Ｔは、横の画素数をＮＨ１縦の画
素数をＮｖ、走査周期をちとすると、次式で表わされる
。
く、例えば第５図のように縦と横とを各々２５６画素で
分解すると、１画面上の画素数が６５５３６個となり、
１画面を処理する時間Ｔは、横の画素数をＮＨ１縦の画
素数をＮｖ、走査周期をちとすると、次式で表わされる
。
Ｔ＝ＮＨｘＮ■×Ｔｓ
高分解能の処理を行う場合、っまシ画素数を少くできな
い場合に時間が掛かるという問題が生じる。この実施例
はこの問題を解決するものである。
い場合に時間が掛かるという問題が生じる。この実施例
はこの問題を解決するものである。
この画像処理装置は、適１３図に示すように、３個のラ
ッチＬ工。、Ｌ工０．Ｌ工、を追加して３×４のマトリ
クスとし、ラッチＬ４を中心画素とし、ラッチＬ１．
［，２，ｔ、５． ｔ、、 、Ｌ８． ｔ、工。、Ｌ工
０．Ｌ工、を周囲の８個の画素として評価画素選択部Ｓ
Ｔに加え、この評価画素選択部ＳＴによって選択された
画素の画像データをラツｑ−Ｌ工３１ Ｌ１４ ” Ｌ
工、で１走査周期だけ保持し、つぎの走査周期において
ラッチＬ５の画像データとともに評価テーブルＴＢ工〜
ＴＢ３にそれぞれ加えて評価値を算出し、ＬＪ、後前述
の実権例と同じ動作を行う。
ッチＬ工。、Ｌ工０．Ｌ工、を追加して３×４のマトリ
クスとし、ラッチＬ４を中心画素とし、ラッチＬ１．
［，２，ｔ、５． ｔ、、 、Ｌ８． ｔ、工。、Ｌ工
０．Ｌ工、を周囲の８個の画素として評価画素選択部Ｓ
Ｔに加え、この評価画素選択部ＳＴによって選択された
画素の画像データをラツｑ−Ｌ工３１ Ｌ１４ ” Ｌ
工、で１走査周期だけ保持し、つぎの走査周期において
ラッチＬ５の画像データとともに評価テーブルＴＢ工〜
ＴＢ３にそれぞれ加えて評価値を算出し、ＬＪ、後前述
の実権例と同じ動作を行う。
第１４図（ＡｔはラッチＬ工〜Ｌ工、で構成される３×
４のマトリクスを示し、同図ｆＢｌは評価画素選択部Ｓ
Ｔで処理する３×３のマトリクスを示し、同図（Ｃ１は
評価部ＨＫで処理する３×３のマトリクスを示している
。ｌ走査周期が終了すると、第１４図ｆＢｌの３×３の
マトリクスの画像データは第１４図（Ｃ１の３×３のマ
トリクスに移される。つま少、ラッチし□。の情報はラ
ッチし□へ、ラッチＬ□の情報はランチＬ２へ移る。同
様に、ラッチＬ□□の情報はラッチし４へ移り、ラッチ
Ｌ４の情報はラッチＬ５へ移る。
４のマトリクスを示し、同図ｆＢｌは評価画素選択部Ｓ
Ｔで処理する３×３のマトリクスを示し、同図（Ｃ１は
評価部ＨＫで処理する３×３のマトリクスを示している
。ｌ走査周期が終了すると、第１４図ｆＢｌの３×３の
マトリクスの画像データは第１４図（Ｃ１の３×３のマ
トリクスに移される。つま少、ラッチし□。の情報はラ
ッチし□へ、ラッチＬ□の情報はランチＬ２へ移る。同
様に、ラッチＬ□□の情報はラッチし４へ移り、ラッチ
Ｌ４の情報はラッチＬ５へ移る。
Ｊ１５図は上記のような処理を行うときの各処理の動作
タイミングを示し、（Ａｌはメモリ読み出し用りａワク
、（Ｂ）はシフトクロック、（Ｃ）はりッチクロツク、
の】は評価画累選択部処理時間、ｒＥｌは評価テーブル
算出時間、（Ｆ）は評価部処理時間、（Ｇ）はメモリ書
き込み時間であり、評価画素選択部処理と評価テーグＩ
Ｖ算出とが同じタイミングで行われることでエツジ追跡
等の処理時間を前述の実施例よシさらに短縮できる。
タイミングを示し、（Ａｌはメモリ読み出し用りａワク
、（Ｂ）はシフトクロック、（Ｃ）はりッチクロツク、
の】は評価画累選択部処理時間、ｒＥｌは評価テーブル
算出時間、（Ｆ）は評価部処理時間、（Ｇ）はメモリ書
き込み時間であり、評価画素選択部処理と評価テーグＩ
Ｖ算出とが同じタイミングで行われることでエツジ追跡
等の処理時間を前述の実施例よシさらに短縮できる。
この発明の画像処理装置によれば、画像処理を高速で行
うことができる。
うことができる。
第１図は従来の画像処理装置のグロック図、第２図（Ａ
Ｊ 、 （Ｂｌは走査方向を示す説明図、第３図（３）
。 （Ｂｌはそれぞれ従来例およびこの発明の一実施例のア
ドレス制御回路のブロック図、第４図（Ａｌ 、 （８
１はそれぞれ従来例および一実施例のアドレス変化を示
す説明図、第５図は一時記憶部によって同時に画像デー
タが取ル出される９個の画素の説明図、第６図は動作の
流れを示す流れ図、第７図ｆＡｌ〜（Ｇｌは従来例のタ
イミング図、第８図はエツジ追跡時の前処理動作を行う
部分のブロック図、第９図（Ａ１゜（Ｂｌは画像の微分
の説明図、第１０図（３）〜（Ｃ１は特定のワインの画
像信号、その微分信号、その絶対値信号の波形図、第１
１図は評価画素選択部のブロック図、第１２図（至）、
（Ｂ）はエツジ追跡の方向の説明図、第１３図はこの発
明の他の実権例のグロック図、第１４図（Ａｔ−（Ｃ１
は画素選択の説明図、第１５図ＩＡＩ〜（Ｇｌは他の実
権例のタイミング図である。 Ｍ・・・画像メモリ、ＡＤＣ’・・・アドレス制御部、
ＳＲ工〜ＳＲ３・・・シフトレジスタ、Ｌ１〜１．９・
・・ラッチ、ｓＴ・・・評価画素選択部、ＴＢ工〜ＴＢ
３・・・評価テーブル、ＨＫ・・・評価部 （Ａ） （Ｂ） 第２図 第４図 （Ａ）（Ｂ） ＡＤＣ’ ＼ 第 ５１２１ 第６図
Ｊ 、 （Ｂｌは走査方向を示す説明図、第３図（３）
。 （Ｂｌはそれぞれ従来例およびこの発明の一実施例のア
ドレス制御回路のブロック図、第４図（Ａｌ 、 （８
１はそれぞれ従来例および一実施例のアドレス変化を示
す説明図、第５図は一時記憶部によって同時に画像デー
タが取ル出される９個の画素の説明図、第６図は動作の
流れを示す流れ図、第７図ｆＡｌ〜（Ｇｌは従来例のタ
イミング図、第８図はエツジ追跡時の前処理動作を行う
部分のブロック図、第９図（Ａ１゜（Ｂｌは画像の微分
の説明図、第１０図（３）〜（Ｃ１は特定のワインの画
像信号、その微分信号、その絶対値信号の波形図、第１
１図は評価画素選択部のブロック図、第１２図（至）、
（Ｂ）はエツジ追跡の方向の説明図、第１３図はこの発
明の他の実権例のグロック図、第１４図（Ａｔ−（Ｃ１
は画素選択の説明図、第１５図ＩＡＩ〜（Ｇｌは他の実
権例のタイミング図である。 Ｍ・・・画像メモリ、ＡＤＣ’・・・アドレス制御部、
ＳＲ工〜ＳＲ３・・・シフトレジスタ、Ｌ１〜１．９・
・・ラッチ、ｓＴ・・・評価画素選択部、ＴＢ工〜ＴＢ
３・・・評価テーブル、ＨＫ・・・評価部 （Ａ） （Ｂ） 第２図 第４図 （Ａ）（Ｂ） ＡＤＣ’ ＼ 第 ５１２１ 第６図
Claims (1)
- 【特許請求の範囲】 （１１テレビカメラにより撮像されて各画素毎に多値化
された画像データを１画面分記憶する画像メモリと、画
面上の各画素の画像データを一定時間毎に一方向に順次
直線走査しながら読み出しつぎに前記画面上の各画素の
画像データを一定時間毎に逆方向に順次直線走査しなが
ら読み出すアドレス制御部と、前記画像メモリから順次
読み出される画像データを順次シフトしながら一時記憶
することによシ中央の画素とその周囲の８個の画素の画
像データを同時に出力する一時記憶部と、この一時記憶
部より出力される周囲の８個の画素の画像データの中か
ら評価すべき画素の画像データを選択する評価画素選択
部と、この評価画素選択部によって選択された画素の画
像データを比較することにより前記選択された画素に評
価を加える評価部とを備えた画像処理装置。 （２）前記評価部は中央の画素から画像のエツジが延び
る方向の画素を選択するための評価を行うようにしてい
る特許請求の範囲第（１）項記載の画像処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58140411A JPS6031674A (ja) | 1983-07-29 | 1983-07-29 | 画像処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58140411A JPS6031674A (ja) | 1983-07-29 | 1983-07-29 | 画像処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6031674A true JPS6031674A (ja) | 1985-02-18 |
Family
ID=15268110
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58140411A Pending JPS6031674A (ja) | 1983-07-29 | 1983-07-29 | 画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6031674A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6275981A (ja) * | 1985-09-27 | 1987-04-07 | Nec Corp | 磁気ヘツド駆動装置 |
-
1983
- 1983-07-29 JP JP58140411A patent/JPS6031674A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6275981A (ja) * | 1985-09-27 | 1987-04-07 | Nec Corp | 磁気ヘツド駆動装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61277254A (ja) | 画像読取装置 | |
| US5058181A (en) | Hardware and software image processing system | |
| JPS6031674A (ja) | 画像処理装置 | |
| Alshadoodee et al. | Digital camera in movement tracking on fpga board de2 | |
| JPS63113776A (ja) | 画像の最大値，最小値変換回路 | |
| JPS62254276A (ja) | ヒストグラム算出方式 | |
| US20190156463A1 (en) | Image processing apparatus, image processing method, and program | |
| JPH0310991B2 (ja) | ||
| JPH0310990B2 (ja) | ||
| JPH0145667B2 (ja) | ||
| SU1317474A1 (ru) | Устройство дл масштабировани изображений | |
| RU1783572C (ru) | Устройство дл вывода графической информации | |
| JPS5853272A (ja) | 画像デ−タ圧縮および再生方式 | |
| JPS5914782B2 (ja) | ２値パタ−ンの数値化処理方式 | |
| JPS63186383A (ja) | 画像処理装置 | |
| JPS61133881A (ja) | デイジタル走査変換装置 | |
| JPH02187874A (ja) | 画像処理装置 | |
| JPH0370089A (ja) | 画像処理装置 | |
| JPH0142195Y2 (ja) | ||
| JPH01292478A (ja) | 画像データのラベリング方式 | |
| SU1195344A1 (ru) | УСТРОЙСТВО ДЛЯ"ОТОБРАЖЕНИЯ ГРАФИЧЕСКОЙ ИНФОРМАЦИИ НА ЭКРАНЕ ТЕЛЕВИЗИОННОГО ПРИЕМНИКА | |
| JPS5892057A (ja) | 画像領域塗りつぶし方式 | |
| SU930355A1 (ru) | Устройство дл вывода графической информации | |
| JPS61157979A (ja) | 高速濃淡画像状況把握方式 | |
| JPH02222076A (ja) | 輪郭線抽出装置 |