JPS5914782B2 - ２値パタ−ンの数値化処理方式 - Google Patents

Description

【発明の詳細な説明】 本発明は、２値ノゞターンの数値化処理方式、特に例え
はＬＳＩマスクパターンなどの２値で表わされた２次元
′ゞターンを高速度で処理して上記ペターン上の屈曲点
の情報を抽出できるようにした２値・ゞターンの数値化
処理方式に関するものである。

ＬＳＩマスクノ々ターン等の２値で表わされる２次元パ
ターン情報を検査したり、あるいは他の目的のために処
理を行なう場合、それらの処理が比較的複雑な場合には
その処理にコンピュータが用いられている。即ち、ＩＴ
Ｖカメラ等で′ゞターンを撮像し、２値化画像信号を得
、これを取り込み用のハードウェアを介してビツトノゞ
ターンとしてコンピュータの主記憶装置あるいは外部記
憶装置に格納し、ソフトウェアによつて検査や他の処理
が行なわれる。しかし、ビツトノゞターンのデータ量は
膨大であり、例えばＩＴＶカメラで撮像した５１２×５
１２画素の情報を１画素１ビットとして記憶するには、
３２７６８バイトの記憶容量が必要である。従つて、こ
のような大量のビットゞターンデータを記憶しておくた
めの上記記憶装置は大きな容量のものが必要であつた。
また、このような大量のビットゞターンデータをソフト
ウェアで処理するために時間を要し、高速な処理ができ
ないため、ＬＳＩマスクパターン等の大量のノゞターン
データを短時間で処理することは不可能であつた。そこ
で、従来上記記憶装置の容量を少なくするためと、処理
の高速化を図るために、上記記憶装置に撮像して得られ
るビツトノゞターンをセットするバッファ領域を設け、
このバッファ領域に新たなビツトパターンが格納される
毎にソフトウエアによつて他の圧縮された情報に変換し
て記憶しておいたり、その圧縮された情報を処理したり
することが試みられた。

しかし、ソフトウエアで変換するために高速化には限界
があつた。また、ほぼ撮像と同時に高速に変換する方法
として撮像されて得られる２値化画像信号からハードウ
エアによつてパターンエツジを検出し、エツジからエツ
ジまでの距離を表わすランレングスに変換する方法がす
でに発明されているが、この方法はＬＳＩマスクパター
ン等の比較的単純な形のパターンで構成されたパターン
に対しては、多くの冗長な変換データを伴ない、データ
量が多量になる欠点があつた。即ち、従来においては、
ＬＳＩマスクノぐターン等の２値で表わされる２次元パ
ターンをコンピユータ等を用いて検査したりあるいは他
の目的のために処理したりするのに、画像情報を高速に
かつ少ない情報に変換する変換手段が無かつたために、
ビツトパターンを取り込んでソフトウエアで変換したり
、大きな容量の記憶装置を持つてビツトパターンや冗長
なデータが多いランレングスデータ等を取り込んで処理
せざるを得なかつたために、処理に時間がかかり大量の
パターンデータを短時間で検査したり処理したりするこ
とができなかつた。

本発明は、このような状況を解決するためなされたもの
であり、ＬＳＩマスクパターン等の大量の２値の２次元
パターン情報を、撮像とほぼ同時に比較的少ない数値情
報に変換するようにすることを目的としている。

以下、本発明を実施例にもとづいて詳細に説明する。

説明を簡単にするために、試料パターンとして、第１図
に示すようなＸ−Ｙ直交座標系上で、Ｘ又はＹ方向のみ
のエツジでできており、パターン幅又はノぐターン間隔
の最小値がＬ薦７１である２値（白又は黒）パターンを
対象として説明する。

第２図は、本発明の一実施例のブロツク図である。

試料ノマターン１を第３図に示すような１フレーム（画
面）が水平方向にクロツクで規定される５１２の画素、
垂直方向に走査線の数によつて規定される５１２の画素
を持つＩＴＶカメラ２によつて、上記最小値Ｌ籏ｎがお
およそ１フレームの大きさの４／５１２となるような倍
率で撮像する。ＩＴＶカメラ２は内部にコントロール回
路を持ち、その出力として第４図に示す垂直アンブラン
牛ング信号３、水平アンプランキング信号４、クロツク
５、及びアナログ画像信号を２値化して得られる２値化
画像信号６が出力として得られる構造のものを使用する
。２値化画像信号６は、シフトレジスタ群７に上記クロ
ツク５をシフトクロツクに使用して入力される。

シフトレジスタ群７は入力端から連続して７個の素子か
ら並列に出力が取り出せる計５１２個の直列の素子で構
成されるシフトレジスタ列を同じ向きに７個直列に接続
したものである。ただし、７個目のシフトレジスタ列の
最初の並列出力が取り出せる７個の素子以外の素子は動
作に関係ないので、無くとも良い。第２図に示す如く、
シフトレジスタ群７の並列出力が取り出せる７×７個の
素子を、画像信号の入力端から順にｑ（１，１），ｑ（
１，２），・・・・・・，ｑ（１，７），ｑ（２，１）
，ｑ（２，２），・・・・・・ｑ（７，７）、その出力
をＱ（１，１），Ｑ（１，２），・・・・・・Ｑ（１，
７），Ｑ（２，１），Ｑ（２，２），・・・・・・とし
、この素子群を８窓゛と呼ぶことにする。２値化画像信
号６は、シフトクロツクによつてシフトレジスタ群に取
り込まれ、（５１２Ｘ６＋７＝）３０７９クロツク目に
は８窓゛の中に第３図に示すようにフレームの左上端の
７×７画素の領域の２値化画像信号が入ることになり、
それ以後１クロツク進む毎に、上記７×７画素の領域が
１画素づつ走査方向（右方向）に進んで行き、（５１２
−７＝）５０５クロツク後にはフレームの右上端に達す
る。

次の６クロツクは上記領域がフレームの左右にまたがる
ように進むが７クロツク目には第３図に示したフレーム
の左上端の７×７画素の領域より１画素分下方に位置す
る７Ｘ７画素の領域が―窓１に対応する領域となる。こ
このようにして６窓１の中にはフレーム内の全ての領域
の２値化画像信号が順次入ることになる。従つて、この
゛窓゛の出力を後述のパターンの角を検出する論理回路
に導けば、撮像とほぼ同時にパターンの角が検出できる
。本実施例では、第５図に示すＸ，Ｙ方向のみのエツジ
でできた試料パターンの８種類の角を検出するのに、１
窓１の中に第６図に示すような、３個の素子で構成され
る便宜上セルと呼ぶ素子群を１２個配置し、これらを図
の如くａ−２とする。

セルの出力は３個の素子の出力の多数決論理出力とし、
セルａ−２の出力をそれぞれＡ−Ｌとする。３個の素子
の出力Ｑｌ，Ｑ２，Ｑ３の多数決論理出力Ｑは、Ｑ＝（
Ｑ，△Ｑ２）Ｖ（Ｑ２△Ｑ２）Ｖ（Ｑ１△Ｑ３）（△は
論理積、Ｖは論理和）で与えられる。

第７図は例としてセルａの多数決論理回路を示したもの
である。８種類のパターン角の検出出力はそれらをｐ１
（１）〜ｐ１（８）とすると、下記の論理式で与えられ
る。

ｐ１（４）：Ａ△Ｂ／ＮＥ△Ｆ，ｐｌ（２）：Ａ△Ｂ△
Ｅ△Ｆｐｌ（３）＝Ｄ△Ｅ△Ｈ△Ｉ，ｐｌ（４）＝Ｄ△
Ｅ△Ｈ△１ｐ１（５）：Ｇ△Ｈ△Ｋ△Ｌ，ｐｌ（６）：
Ｇ△Ｈ△Ｋ△Ｌｐｌ（７）：Ｊ△Ｋ△Ｂ△Ｃ，ｐｌ（８
）：Ｊ△Ｋ△Ｂ△Ｃ第８図は上記の論理式を論理回路化
したものである。

第９図は第２図及び第４図中の検出信号８を得るための
ブロツク図であり、検出信号８は（１）上記８種類の角
の検出出力ｐ１（１）〜ｐ１（８）の論理和出力と、（
１１）″窓”がフレームの左右又は上下にまたがる場合
にこの論理和出力に禁示をかけるクロツΦ神暉Ｓ′：：
′！．〒〒ｚク：水平アンプランキング信号４を垂直ゲ
ート信号発生回路＠）に入力して作製する垂直ゲート信
号Ｏの３者の論理積をとつて得るものである。

今、第３図に示すように、縦方向にｍ画素目で横方向に
ｎ画素目の画素を中心とする７×７画素の領域が撮像さ
れて８窓゛の中に第１０図に示すような２値化パターン
が入つた場合を例にとると、セルＢ，ｃ，ｄ，ｅの出力
Ｂ，Ｃ，Ｄ，Ｅが″１″その他のセルの出力は″０″と
なるので、検出出力ｐ１（１）のみが６１″となつてパ
ターンの角が検出される。この時のタイミングは第４図
に示すように、水平アンブランキング信号４については
、垂直アンブランキング信号３の立上がりの時点から数
えてｍ＋４番目、クロツク５についてはｍ＋４番目の水
平アンブランキング信号パルスの立上がりの時点から数
えてｎ＋４番目の時点において、回路素子等による多少
の遅延を伴なつて、検出出力ｐ１（１）９（第４図）が
“１″となり、更に多少の遅延を伴ない検出信号８が“
１″となる。この検出信号８は、第２図に示すように８
ビツトのラツチ１０にラツチ信号として入力され、８種
類の角の検出出力ｐ１（１）〜ｐ１（８）は８ビツトの
ラツチ出力情報ｐ１（１）〜ｐ１（８）として得られる
。第４図図示の出力１１はラツチ出力ｐ１（１）を示し
たものである。本実施例で示したパターンの角の検出回
路は、多数決論理を採用しているので、撮像系の解像度
や量子化誤差によつて生ずる２値化パターンのエツジの
凹凸や角のだれ等があつても、角の近傍のほぼ一点で角
を検出することができ、冗長な検出が少ない検出回路に
なつている。

検出したパターンの角の位置は、フレーム内の画素を単
位とする座標として次のようにして得る。

まず、フレームの横方向（×方向）の位置は、第２図に
示す如く、クロツク５を９ビツトの２進カウンタ１２で
カウントし、このカウント値を上記検出信号８により９
ビツトのラツチ１３でラツチしてその出力Ｐ２を得る。
次に、フレームの縦方向の位置は、水平アンブランキン
グ信号４の立上がりを９ビツトの２進カウンタ１４でカ
ウントし、そのカウント値を上記検出信号８により９ビ
ツトのラツチ１５でラツチしてその出力Ｐ３を得る。カ
ウンタ１２及び１４はフレームの走査の開始前に垂直ア
ンブランキング信号３によつてクリアしておく。このよ
うにして得られた角の検出位置を表わす出力Ｐ２及びＰ
３の値は、シフトレジスタ群７の６窓１の位置によつて
、フレーム上の画素の個数で表わした角の位置よりもそ
れぞれ４だけ大きい値となることに注意を要する。以上
説明したように、本発明によれば、Ｘ，Ｙ方向のみのエ
ツジでできた２値のパターンを撮像とほぼ同時にパター
ンの角の種類とフレーム内の座標とを表わす比較的冗長
なデータが少ない一次元の数値情報に変換することがで
きる。

従つて数値情報への変換を行なうのにコンピユータによ
つてビツトパターンを変換せずに済みソフトウエアを必
要とせず高速にかつ比較的少ないデータに変換すること
ができる。また、本発明で変換されたデータをコンピユ
ータに取り込み、検査やその他の目的のための処理に用
いれば、大きな容量の記憶装置を持ちビツトパターンや
冗長なデータが多いランレングスデータ等を取り込んで
処理することが必らずしも必要なく、大量のパターンデ
ータを高速に処理することが可能となる。なお本発明は
上記実施例のみに限定されないものである。

例えば撮像系は、ＩＴカメラに限らず、フオトダイオー
ドアレーやＣＣＤイメージセンサー、あるいはフライン
グスポツトスキヤナーとフオトマルを使用した撮像系等
であつても良い。また、試料パターンはＸ，Ｙ方向のみ
のエツジをもつた２値パターンに限らず、任意の角度を
もつた直線のエツジで構成される２値パターンや、任意
の曲率をもつた曲線のエツジで構成される２値パターン
であつても良く、本発明の屈曲点検出部分をそれらの種
々の屈曲点を検出するように検出論理回路とその回路に
入力する６窓１内の素子出力を決定すれば良い。この場
合”窓”の大きさ・即ちシフトレジスタ群の大きさも必
要に応じ任意に決定すべきものである。

【図面の簡単な説明】

第１図は実施例で対象とする試料パターンの一例、第２
図は本発明の一実施例ブロツク図、第３図はＩＴＶカメ
ラによつて撮像されたフレーム（画面）を説明する説明
図、第４図は動作説明のためのタイムチヤート、第５図
は試料パターンの８種類の角を説明する説明図、第６図
は“窓”内のセルの配置の一実施例を説明する説明図、
第７図はセルａの出力Ａを得るための一実施例論理回路
、第８図は検出出力ｐ１（１）を得るための一実施例論
理回路、第９図は検出信号８を得るための一実施例ブロ
ツク図、第１０図は”窓１内の各素子の出力の例を説明
する説明図を示す。 １・・・・・・試料パターン、２・・・・・・ＩＴＶカ
メラ、３・・・・・・垂直アンブラン牛ング信号、４・
・・・・・水平アンブランキング信号、５・・・・・・
クロツク、６・・・・・・２値化画像信号、７・・・・
・・シフトレジスタ群、８・・・・・・検出信号、８Ａ
・・・・・・水平ゲート信号発生回路、８Ｂ・・・・・
・水平ゲート信号、８Ｃ・・・・・・垂直ゲート信号発
生回路、８Ｄ・・・・・・垂直ゲート信号、９・・・・
・・検出出力ｐ１（１）、１０・・・・・・８ビツトラ
ツチ、１１・・・・・・Ｐｐｌ（１）のラツチ出力、１
２，１４・・・・・・９ビツト２進カウンタ、１３，１
５・・・・・・９ビツトラツチ。

Claims (1)

【特許請求の範囲】
1. １ ２値で表わされる２次元パターンを、２値化画像信
   号に変換する撮像手段と、該２値化画像信号及び該撮像
   手段の１画素に相当するクロックを入力とし、該２次元
   パターンの一部を該クロック毎に順次切出す画像切出し
   手段と、該画像切出し手段の出力を入力とし、該クロッ
   ク毎に該２次元パターンの屈曲点を検出する検出手段及
   び該屈曲点をコード化する変換論理手段と、該クロック
   およびクロックに基づく信号を数えることにより該撮像
   手段の走査位置座標を得るカウント手段と、該検出手段
   の検出信号により、該変換論理手段のコード出力と該カ
   ウント手段の走査位置座標を表わす出力とを一時記憶す
   る記憶手段とを有し、該撮像手段による撮像とほぼ同時
   に該２次元パターンを数値情報に変換することを特徴と
   する２値パターンの数値化処理方式。