JPS60263435A - パタ−ニング方法 - Google Patents

パタ−ニング方法

Info

Publication number
JPS60263435A
JPS60263435A JP12042784A JP12042784A JPS60263435A JP S60263435 A JPS60263435 A JP S60263435A JP 12042784 A JP12042784 A JP 12042784A JP 12042784 A JP12042784 A JP 12042784A JP S60263435 A JPS60263435 A JP S60263435A
Authority
JP
Japan
Prior art keywords
resin
photoresist film
photoresist
film
coated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12042784A
Other languages
English (en)
Inventor
Akira Kanzawa
神沢 公
Kiyotaka Sawa
沢 清隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP12042784A priority Critical patent/JPS60263435A/ja
Publication of JPS60263435A publication Critical patent/JPS60263435A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) この発明はバターニング方法、特に半導体装置の製造過
程で使用されるバターニング方法に関する。
(従来の技術) 基板の表面をパターニング【−ようとするとき、基板の
表面にフォトレジストを塗布してからこれを所望のパタ
ーンに1−たがって露光、現像するこトに、tよ(知ら
シ1.て1八る。この場合フォトレジストの薄膜は、解
像度を向上させようとするためには可及的に薄(するご
とが望1れる。し力)しこノLを薄(すればする程ビン
ホーVの数がふえてくるし、又基板の表面に配線、電極
、絶縁等のためのパターンがすでに形成さ)1.てあっ
て、フォトエツチング処理が要求される表面に段差部な
どによる凹凸があると、フォトレジストを薄(かつ均一
に塗布すふことができ々層ようになる、L′frがって
介来では止むを得ず既設パターンの複雑さに応じた模厚
に塗布せざるを得なかった。これでは解像度の向上が期
待できなAようVCなることは前述したとおりである。
又部(塗布したととによって部分的vC1喚厚が不均一
になったとすると、露光時、表■の凹凸部分或すは既設
パターンからの反」、1光によって露光す射3Y−によ
る干渉が十1〕ろ等の現象が生じ、ノ上Jレジス卓トの
腓厚の差によりパターン幅も変ってし甘うことがある。
これを回避するために反射防止膜を塗布する等の方法が
考えられて込るが、基板表面上のすべての凹凸部分の反
射率を低下させることけ極めて困難である。
(発明が解決しようとする問題点) この発明はフォトレジスト処理における解像度の向上を
図るとと本に、反射光によるパターン再現性の低下を防
ぐことを目的とする。
c問題点を解決するための手段) この発明は基板の表面における凹凸が少(な(と本な(
なる程度に樹脂でコーティングし、表面を可及的に平坦
な状態とし、その表面にフォトレジストgを薄(形成す
る。このフォトレジスト膜を所要のパターンど訃りに露
光してから現像し、そのあとフォトレジスト膜をマスク
にして、フォトレジス)IIIのパターニング個所から
その下層の( 、樹脂をエツチングにより基板表面まで除去する。
とのあとけさきのフォトレジスト膿、樹脂の二層をマス
クに1−で基板表面を所望のパターンどおりにエツチン
グ又は拡散すればより0な卦この発明ではフォトレジス
ト膜、樹脂のエツチングはウェットエツチング法のみな
らず、ドライエツチング法でも適用できることけいうオ
でもなり0(作用) フォトレジスト膜は十分薄(ても、その下層に樹脂層が
存在l−てbるので、ピンホールによる影響が回避でき
、[、たがって解像度は十分向上する。
又下層に樹脂が存在しているので、露光用の光の反射に
よって或しけその回折によってフオトレジス)IIIの
不必要部分が露光されてしまうようなことはな(なる。
1〜たがってパターン再現性の低下が十分回避できる。
(実施例) この発明の実施例を図によって税関する。図はCMO8
集積回路の一部の製造工程を示すもので、1はシリコン
等からなる基板、9はたとえばポリVリコンからなるゲ
ート電極で、ゲート酸化膜2Aの表面に設けられる。8
けCVDにより形成された酸化シリコン膜である。ここ
でけゲー)[極2の存在によって基板表面が平坦とはな
らず、凹凸状態にあるものとする。凹凸状態になる原因
としては前記のよう々ゲートを極2の存在によるのみな
らず、アンモニウム等の配線、他目的のシリコン、酸化
シリコン等の形成に基(本のがあることけもちろんであ
る。
との発明によるフォトエツチング工程のために、まず樹
脂4を基板lの表面に塗布すふ。この塗布は表面がゲー
)%jFM2のような段差部分を覆b、かつ表面が平坦
となる程度に行なう。樹脂としてはあとでこれを除去す
るので可溶性のものであることが必要である。この場合
次工程で塗布するフォトレジストの現像液と同じ系統の
溶液で溶解できるものが望オし−。したがってフォトレ
ジストがアルカリ性m像液で世像されるとするならば、
樹脂4としてはアルカリ可溶性の樹脂を使用すればよい
。この種の樹脂としてはたとえばクレゾール又はフェノ
−にとホVムアVデヒFとの重合体からなるノボラック
rNOVOLAK)が挙げらfl−7)。kか樹脂4と
して露光用の光の波長を吸収する特性の物質を含有させ
てお(とより。これによれば露光時の光を吸収し反射9
回折をよりよ(回避するようになる。
次に第21121に示すように樹脂4の表面にフォトレ
ジスト膜5を塗布する。これは十分薄(、たとえばα5
#m以下であってもより0 なおフォトレジスト膜5と
しては可及的に高解像度の特性を有するものの使用が望
ま1.い。フォトレジストとしては露光部分がアレカリ
可溶性となる耐酸性の本のが用すられる。なおこれがポ
ジ型のものでもネガ型の本のでもよりこと本ちるんであ
る。図の実施例ではネガ型の本のとして悦明する。上記
のように塗布されたフォトレジスト膜5け次にフォトマ
スクを用すて露光される。第8図中、黒色で示した部分
6が露光された部分とする。
露光のあと現像する。ここでは部分6は露光によってア
レカリ可溶性となって粘るのでアルカリ性の現像液を用
−て現像すふ。現像液としては有機アルカリ水溶液、た
とえばテトラメチルアンモニウムハイドロオキサイト水
溶液々どが適当である。この現像のあと続いて樹脂4を
フォトレジスト膜5をマスクにしてアルカリ水溶液で除
去する。
この除去のあとを示したのが第4図である。この場合フ
ォトレジスト膜5の現像のだめの現像液で樹脂4を除去
して本よいが、樹脂4の除去に最適な現像液があればそ
れを用いてもより0このあとパターニング部7を用込て
酸化シリコン膜8をフォトエツチングする。以後は通常
のバターニングどおりである。
(発明の効果) (1)基板表面からの反射光は、樹脂の層の存在によっ
てフォトレジスト膜まで到達しに((なるので、フォト
レジスト膜が反射光1回折光等によって露光されに((
なり、これによってパターン再現性の低下が防止できる
(2)W売時の光がフォトレジスト膜を透過したとして
も、樹脂の層が介在しているので、基板の表1 面にま
で到達しに((なり、したがってその反射光0回折光が
低減される。
(3)樹脂の層の表面にフオトレジス)IIFを形fi
llてbるので、基板表面の凹凸に関係な(、フォトレ
ジスト膜を均一な膜厚を本って塗布でき、したがってビ
ンホーVを十分少(することができるし、又段差部分で
のフォトレジスト膜の膜厚不均一にの よるエツチング時問題が回避できる。
八 (4) フォトレジスト膜を十分薄(1,て本何ら問題
がな−ので、解像度を著るしく向上させることができる
(5) アスペクト比の高い垂直壁のリンス)断面形状
が比較的容易に得られる。
【図面の簡単な説明】
第1図乃至第4図はこの発明の実施工程を順次示す断面
図である。 ■・・・・・・基板、2・・・・・・段差部、8・・・
・・・酸化シリコン膜、4・・・・・・樹脂、b・・・
・・・フォトレジスト膜、6・・・・・・露光部分、7
・・・・・・パターニンク部

Claims (1)

  1. 【特許請求の範囲】 バターニング1−ようとする基板の表面に、前記表面に
    存在する段差部を覆って少(と本表面が平坦となるよう
    に可溶性の樹脂を塗布する工程、前記樹脂の表面に可及
    的に均一な厚みでフォトレジストを燈布する工程、前記
    フォトレジストの膜を所定(7)パターンどおりに露光
    及び現像する工程。 現像された前記フォトレジスト膜をフォトマスクにして
    前記樹脂を選択的に溶解除去する工程とから々るバター
    ニング方法。
JP12042784A 1984-06-11 1984-06-11 パタ−ニング方法 Pending JPS60263435A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12042784A JPS60263435A (ja) 1984-06-11 1984-06-11 パタ−ニング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12042784A JPS60263435A (ja) 1984-06-11 1984-06-11 パタ−ニング方法

Publications (1)

Publication Number Publication Date
JPS60263435A true JPS60263435A (ja) 1985-12-26

Family

ID=14785951

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12042784A Pending JPS60263435A (ja) 1984-06-11 1984-06-11 パタ−ニング方法

Country Status (1)

Country Link
JP (1) JPS60263435A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9513551B2 (en) 2009-01-29 2016-12-06 Digiflex Ltd. Process for producing a photomask on a photopolymeric surface

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58147033A (ja) * 1982-02-26 1983-09-01 Nippon Telegr & Teleph Corp <Ntt> パタ−ン形成方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58147033A (ja) * 1982-02-26 1983-09-01 Nippon Telegr & Teleph Corp <Ntt> パタ−ン形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9513551B2 (en) 2009-01-29 2016-12-06 Digiflex Ltd. Process for producing a photomask on a photopolymeric surface

Similar Documents

Publication Publication Date Title
US8530147B2 (en) Patterning process
US7358111B2 (en) Imageable bottom anti-reflective coating for high resolution lithography
CA1173689A (en) Electron beam exposed positive resist mask process
JP3803389B2 (ja) 半導体装置の製造工程におけるエッチング方法及び半導体装置の製造方法
KR100432794B1 (ko) 배선 패턴을 형성하는 공정
US20040077173A1 (en) Using water soluble bottom anti-reflective coating
JP2616091B2 (ja) 半導体装置の製造方法
JPS60263435A (ja) パタ−ニング方法
US6866988B2 (en) Methods for measuring photoresist dimensions
JP2002076575A (ja) 半導体装置用基板の製造方法
JPH02156244A (ja) パターン形成方法
KR100209406B1 (ko) 미세 패턴 형성 방법
JP4267298B2 (ja) 半導体素子の製造方法
JP2712407B2 (ja) 2層フォトレジストを用いた微細パターンの形成方法
JP4425720B2 (ja) パターン形成方法
KR0139578B1 (ko) 리소그래피 공정에 의한 감광막 패턴 형성방법
KR100399889B1 (ko) 반도체소자의감광층패턴형성방법
KR100358161B1 (ko) 반도체소자제조방법
KR0128384B1 (ko) 포토레지스트 패턴 형성 방법
JPH1172913A (ja) ネガ型レジストおよびレジストパターン形成方法
JPH0831717A (ja) レジストパターンの形成方法
KR0171985B1 (ko) 반도체 장치의 감광막 패턴 형성방법
JPH01239928A (ja) パターン形成方法
JPH10221851A (ja) パターン形成方法
JPS60106132A (ja) パタ−ン形成方法