JPS60263242A - 入出力処理装置 - Google Patents
入出力処理装置Info
- Publication number
- JPS60263242A JPS60263242A JP12014184A JP12014184A JPS60263242A JP S60263242 A JPS60263242 A JP S60263242A JP 12014184 A JP12014184 A JP 12014184A JP 12014184 A JP12014184 A JP 12014184A JP S60263242 A JPS60263242 A JP S60263242A
- Authority
- JP
- Japan
- Prior art keywords
- input
- address
- output
- control information
- main storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
、 本発明は、制御情報を主記憶上のテーブル上に保持
する情報処理システムの入出力処理装置に関する。
する情報処理システムの入出力処理装置に関する。
（従来技術）
従来、情報処理システムの入出力処理装置において入出
力装置の制御情報をテーブルに記憶する場合には、シス
テムに接続される入出力装置の数は各システムにとって
固定的ではなく、入出力装置のアドレスは不連続であっ
た。また、制御情報テーブルのエントリーアドレスは入
出力装置のアドレスの整数倍に設定されていたため、シ
ステムに接続され得る論理的な最大数に対応して制御情
報テーブルを具備する必要があり、主記憶装置上のテー
ブルサイズが大きくなるという欠点があった０ （発明の目的） 本発明の目的は、システムに接続され得る入出力装置の
最大数を収容できる入出力装置番号とエントリ”アドレ
スとの間でアドレス変換を行うためにアドレス変換テー
ブルを保有し、必要に応じてアドレス変換テーブルに各
エントリアドレスを登録することによシ上記欠点を除去
し、各システムにとって最適サイズであって、システム
構成に依存しない構成を有する入出力処理装置を提供す
ることにちる。
力装置の制御情報をテーブルに記憶する場合には、シス
テムに接続される入出力装置の数は各システムにとって
固定的ではなく、入出力装置のアドレスは不連続であっ
た。また、制御情報テーブルのエントリーアドレスは入
出力装置のアドレスの整数倍に設定されていたため、シ
ステムに接続され得る論理的な最大数に対応して制御情
報テーブルを具備する必要があり、主記憶装置上のテー
ブルサイズが大きくなるという欠点があった０ （発明の目的） 本発明の目的は、システムに接続され得る入出力装置の
最大数を収容できる入出力装置番号とエントリ”アドレ
スとの間でアドレス変換を行うためにアドレス変換テー
ブルを保有し、必要に応じてアドレス変換テーブルに各
エントリアドレスを登録することによシ上記欠点を除去
し、各システムにとって最適サイズであって、システム
構成に依存しない構成を有する入出力処理装置を提供す
ることにちる。
（発明の構成）
本発明による入出力処理装置は、入出力装置ごとに用意
された制御情報を主記憶装置上の制御情報テーブルに保
持するように構成した情報処理、シヌテムに使用される
ものであって、アドレス変換テーブルと、登録手段と、
最終アドレスレジスタ手段とを具備して構成したもので
ある。
された制御情報を主記憶装置上の制御情報テーブルに保
持するように構成した情報処理、シヌテムに使用される
ものであって、アドレス変換テーブルと、登録手段と、
最終アドレスレジスタ手段とを具備して構成したもので
ある。
アドレス変換テーブルは、接続可能な入出力装置の最大
数を収容できる入出力装置番号とエントリアドレスとの
間でアドレス変換を実行するためのものである。
数を収容できる入出力装置番号とエントリアドレスとの
間でアドレス変換を実行するためのものである。
登録手段は、必要な情報を必要に応じて順次主記憶装置
上の制御情報テーブルとアドレス変換テーブルとに登録
するだめのものでおる。
上の制御情報テーブルとアドレス変換テーブルとに登録
するだめのものでおる。
最終アドレスレジスタ手段は、登録された制御情報の最
終アドレスを保持するためのものである。
終アドレスを保持するためのものである。
（実施的）
次に、本発明について図面を参照して詳細に説明する。
第１図は本発明による入出力処理装置を含むシステム構
成図である。第１図において、１は主記憶装置、２は中
央処理装置、６．４は入出力処理装置、５〜１２は入出
力装置である。
成図である。第１図において、１は主記憶装置、２は中
央処理装置、６．４は入出力処理装置、５〜１２は入出
力装置である。
第２図は本発明による入出力処理装置の一実施例を主記
憶装置１の一部と共に示すブロック図である。第２図に
おいて、２１は入出力装置アドレスレジスフ、２２はア
ドレス変換テーブル、２６は最終アドレスレジスタ、２
４は制御情報テーブルである。
憶装置１の一部と共に示すブロック図である。第２図に
おいて、２１は入出力装置アドレスレジスフ、２２はア
ドレス変換テーブル、２６は最終アドレスレジスタ、２
４は制御情報テーブルである。
通常の入出力動作は中央処理装置１からの起動指示に裏
シ開始され、起動指示のなかに入出力処理装置６，４０
番号と、入出力装置５〜１２０番号とが指示されている
。上記の指示された入出力処理装置番号と入出力装置番
号との組み合わせを入出力装置アドレスレジスタ２１に
取り込み、アドレス変換テーブル２２をアクセスし、取
り出されたエントリアドレスによって制御情報を主記憶
装置１上の制御情報テーブル２４から取り出す。
シ開始され、起動指示のなかに入出力処理装置６，４０
番号と、入出力装置５〜１２０番号とが指示されている
。上記の指示された入出力処理装置番号と入出力装置番
号との組み合わせを入出力装置アドレスレジスタ２１に
取り込み、アドレス変換テーブル２２をアクセスし、取
り出されたエントリアドレスによって制御情報を主記憶
装置１上の制御情報テーブル２４から取り出す。
新たに入出力装置が接続される場合には、既に上記アド
レス変換テーブル２２に登録されていて、最終アドレス
レジスタ２３によシ指定された主記憶装置１上の該尚エ
リアに制御情報テーブルを登録すればよい。また、アド
レス変換テーブル２２の上の該当する入出力装置番号の
エリアに最終アドレスレジスフ２６の内容を格納し、さ
らに最終アドレスレジスフ２３の内容を登録した後のア
ドレスに書き換えて次のアクセスに備える。
レス変換テーブル２２に登録されていて、最終アドレス
レジスタ２３によシ指定された主記憶装置１上の該尚エ
リアに制御情報テーブルを登録すればよい。また、アド
レス変換テーブル２２の上の該当する入出力装置番号の
エリアに最終アドレスレジスフ２６の内容を格納し、さ
らに最終アドレスレジスフ２３の内容を登録した後のア
ドレスに書き換えて次のアクセスに備える。
（発明の効果）
本発明は以上説明したように、入出力装置番号とエント
リアドレスとの間でアドレス変換を行うためにアドレス
変換テーブルを保有し、必要に応じてアドレス変換チー
ｔルに各エントリアドレスを登録することにより、主記
憶装置上のテーブルサイズをシヌテムに最適力サイズで
構成できるという効果がある。
リアドレスとの間でアドレス変換を行うためにアドレス
変換テーブルを保有し、必要に応じてアドレス変換チー
ｔルに各エントリアドレスを登録することにより、主記
憶装置上のテーブルサイズをシヌテムに最適力サイズで
構成できるという効果がある。
第１図は、本発明による入出力処理装置を含むシステム
構成図である。 第２図は、本発明による入出力処理装置の一実施例を示
すブロック図である。 １・・・主記憶装置 ２・・・中央処理装置 ３．４・・・入出力処理装置 ５〜１２・・・入出力装置 ２１・・・入出力装置アドレスレジスタ２２・・・アド
レス変換テーブル ２！ｌ＠−・最終アドレスレジスタ ２４審・・制御情報テーブル 特許出願人 日本電気株式会社 代理人 弁理士 井ノ ロ 壽
構成図である。 第２図は、本発明による入出力処理装置の一実施例を示
すブロック図である。 １・・・主記憶装置 ２・・・中央処理装置 ３．４・・・入出力処理装置 ５〜１２・・・入出力装置 ２１・・・入出力装置アドレスレジスタ２２・・・アド
レス変換テーブル ２！ｌ＠−・最終アドレスレジスタ ２４審・・制御情報テーブル 特許出願人 日本電気株式会社 代理人 弁理士 井ノ ロ 壽
Claims (1)
- 入出力装置ごとに用意された制御情報を主記憶装置上の
制御情報テーブルに保持するように構成した情報処理シ
ステムに使用される入出力処理装置において、接続可能
な入出力装置の最大数を収容できる入出力装置番号とエ
ントリアドレスとの間でアドレス変換を実行するための
アドレス変換テーブルと、情報を必要に応じて順次前記
主記憶装置上の制御情報テーブルと前記アドレス変換テ
ーブルとに登録するだめの登録手段と、前記登録された
制御情報の最終アドレスを保持するための最終アドレス
レジヌタ手段とを具備して構成したことを特徴とする入
出力処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12014184A JPS60263242A (ja) | 1984-06-12 | 1984-06-12 | 入出力処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12014184A JPS60263242A (ja) | 1984-06-12 | 1984-06-12 | 入出力処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60263242A true JPS60263242A (ja) | 1985-12-26 |
Family
ID=14778977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12014184A Pending JPS60263242A (ja) | 1984-06-12 | 1984-06-12 | 入出力処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60263242A (ja) |
-
1984
- 1984-06-12 JP JP12014184A patent/JPS60263242A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0477847A (ja) | Ｄｍａ制御装置および情報処理装置 | |
| EP1119805B1 (en) | Endian transformation | |
| JPS60263242A (ja) | 入出力処理装置 | |
| JPS62140137A (ja) | Ａｌｕを用いたデータ保持方法 | |
| JPS59173828A (ja) | デ−タ処理システム | |
| JPH082727Y2 (ja) | プログラマブルシ−ケンサ | |
| JPS62221059A (ja) | 中央処理装置 | |
| JPS6126162A (ja) | 入出力制御方法 | |
| JPH03154130A (ja) | タスクスイッチング方式 | |
| JPS59178543A (ja) | 相対アドレス形式プログラム実行可能な通信制御装置 | |
| JPH0291753A (ja) | システムバス相互接続方式 | |
| JPH03269650A (ja) | バッファ記憶装置 | |
| JPH05241986A (ja) | 入出力命令リトライ方式 | |
| JPS6314260A (ja) | 通信制御プログラムの生成方式 | |
| JPH05250251A (ja) | 情報処理装置 | |
| JPS61269545A (ja) | 計算機システム | |
| JPH0344748A (ja) | メモリデータ読出制御方式 | |
| JPS5919286A (ja) | アドレス変換装置 | |
| JPS63163946A (ja) | デ−タ転送装置 | |
| JPS63163563A (ja) | デ−タ処理装置 | |
| JPH04111149A (ja) | Ｄｍａ装置の回路方式 | |
| JPS608971A (ja) | 中央処理装置 | |
| JPS5836380B2 (ja) | マルチプロセツサ・システムにおけるダイレクト・メモリ・アクセス方式 | |
| JPS60214040A (ja) | デ−タ処理装置 | |
| JPS63234334A (ja) | コンピユ−タ装置 |