JPS60262460A - フオトトランジスタアレイ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はイメージセンサ等に適用されるフォトトランジ
スタアレイ装置に関するものである。

従来例の構成とその問題点 従来、イメージセンサとしては、シリコン単結晶基板上
にＩＣ技術を利用して形成されだ光電変換素子により構
成されていたが、これはＳｉ単結晶基盤板を使用するた
め必要上、そのサイズは３０咽程度と限られていた。こ
のため、上記イメージセンサで、原稿を読み収る場合に
は、レンズ等の縮小光学系の使用が避けられず、装置が
大型化すると共に高価になるという欠点があった。この
だめ、縮小光学系を用いずに１対１で読み収る薄膜を利
用したイメージセンサが考案されている。このうち、光
電変換素子としてＣｄＳ　、ＣｄＴｅ　などのｎ−Ｖｌ
族化合物半導体を用いたものは、単に蒸３１＼−２ 着等で前記半導体薄膜を積層させるだけでは所望の特性
は得られない。特に、ペテロ接合等を利用する場合はそ
の接合の形成に特別の処理を必要とし、工程も複雑なも
のとなる。

発明の目的 本発明は、上記従来の欠点を除き、低価格、高性能の薄
膜イメージセンサを実現するだめのフォトトランジスタ
アレイ装置を提供することにある。

発明の構成 一般に、蒸着やスパッタリングなどによる薄膜形成過程
において、基板上に安定に薄膜が成長するためには、基
板温度や、基板への薄膜形成材料（単体の場合と化合物
の場合とがある）の原子又は分子供給速度に成る臨界値
が存在する。すなわち、ある基板温度では、一定値以上
の原子または分子供給速度でしか膜形成が行われず、或
いは逆に成る原子または分子供給速度では、基板温度が
一定値以下でなければ膜形成は行われない。このような
薄膜形成における臨界値は、基板の材料、表面状態など
にも大きく依存するものであり、基板材料が異なる場合
には、当然臨界値も異なってくる。従って、基板上の一
部に一層またはそれ以上の層から成る原形薄膜（異なっ
た材料の基板とみなすことができる）が既に形成されて
おりこの原形薄膜上に更に追加層としての薄膜を更に形
成する場合、原形薄膜表面における追加層の薄膜形成に
必要な臨界原子捷たけ分子供給速度が、基板表面のそれ
よりも小さければ、追加層の薄膜を形成するだめの材料
を両者の間の原子または分子供給速度で供給することに
より、原形薄膜表面にのみ選択的に追加層を形成させる
ことができる。

本発明のフォトトランジスタアレイ装置は、積層構造で
あり共の形成過程の一部において上記原理を用いて作製
されるものであり、具体的には、透光性基板−Ｌの一部
に列状に形成された複数の透明電極上に、（１）第一の
ｎ型層−■族化合物半導体薄膜をスパッタあるいは真空
蒸着により形成し、　ｊ所望の形状にエツチングしたの
ち、（ＩＴ）第二の■−■族化合物半導体の第一のｎ型
層を適当な基板温度、蒸着速度により真空蒸着すること
により前記５べ−７ 第一のｎ型層−ｖｔ族化合物半導体上にのみ形成し、そ
の」−に（ＩＩＩ）第二のｎ−Ｖｌ族化合物半導体のｐ
型層を形成し、その上に（ＩＶ）第二の■−■族化合物
半導体の第二のｎ型層を形成し、その上に（Ｖ）前記列
状に形成された透明電極に対向するように金、端電極を
形成して成るものであり、アレイを構成する個個のフォ
トトランジスタは高性能であり、かつアレイとしては任
意の長さに作製することができ、まだその作製も容易で
あるという特徴を有している。

実施例の説明 以下、本発明を、実施例に基づいて説明する。

第１図は、本発明のフォトトランジスタアレイ装置にお
ける一実施例の模式断面図である。ガラス基板１上にＩ
ＴＯまたは酸化インジウムまたは酸化スズなどを真空蒸
着あるいはスパッタリングにより形成し列状にエツチン
グして透明電極２とする。さらに共の上に第一のｎ型層
−■族化合物半導体であるＣｄＳ膜３を蒸着あるいはス
パッタリングにより形成、透明電極２を被うようにエソ
チン６１＼−７ グする。次に第二のｎ型層−■族化合物半導体であるｎ
−ＣｄＴｅを基板温度４００℃、蒸着速度３Ａ／ｍ１ｎ
（室温の水晶振動子膜厚センサーで測定）で蒸着すると
、基板ガラス面上には着膜せずＣｄＳ上にのみ選択的に
ｎ−ＣｄＴｅ膜４が形成される。

さらに共の上に第二のｎ−ｗ族化合物半導体のｐ型層で
あるｐ−ＣｄＴｅ膜６を基板温度３５０℃、蒸着速度１
５Ａ／ｍｉｎで、更に第二〇ｎ−ｖｉ族化合物半導体の
第二のｎ型層であるｎ−ＣｄＴｅ膜６を同様の条件で順
に真空蒸着により形成する。最後に、透明電極２に対向
する位置に金、端電極７をリフトオフ法により形成して
フォトトランジスタアレイ装置は完成する。

このようにして作製されたフォトトランジスタアレイ装
置における個個のフォトトランジスタの、エミッタは、
ｎ　−ＣｄＳ　／　ｎ　−ＣｄＴｅ　のへテロ接合から
なるが、上述の製造方法によれば、第一のｎ−ＣｄＴｅ
膜の厚さは極めて薄く、また、ＳＩＭＳ（二次イオン質
量分析）によって、ＣｄＳ／ＣｄＴｅ界面では、互いに
反応して遷移層を形成している７へ。

ことが確認された。従って、このフォトトランジスタは
、基本的にはｎ　−Ｃｄ　Ｓ　をエミッタとし、ｐ−Ｃ
ｄＴｅをベース、ｎ−ＣｄＴｅをコレクタとする、いわ
ゆるワイドギャップエミッタトランジスタとなっている
ものと考えられ、第二図に示すような極めてすぐれた特
性を有している。これはＣｄ　Ｓ　／　Ｃｄ　Ｔｅ界面
が上記製法により、界面準位の少ない良好なヘテロ接合
を形成している事によると考えられる。

発明の効果 以上の説明から明らかなように、本発明のフォトトラン
ジスタアレイ装置は透光性基板上の一部に列状に形成さ
れた複数の透明電極上に、（Ｉ）第一のｎ型１’１−Ｖ
ｌ族化合物半導体薄膜をスパッタあるいは真空蒸着によ
り形成し、所望の形状にエツチングしたのち、（■）第
二の■−■族化合物半導体の第一のｎ型層を適当な基板
温度、蒸着速度により真空蒸着することにより前記第一
のｎ型１ｌ−Ｖｌ族化合物半導体上にのみ形成し、その
上に（ＩＩ）第二のＩＩ−Ｖｌ族化合物半導体のｐ型層
を形成し、その上に（ＩＶ）第二のＩＴ−Ｍ族化合物半
導体の第二のｎ型層を形成し、その上に（Ｖ）前記列状
に形成された透明電極に対向するように金萬電極を形成
してなる構造を有し、極めて優れた特性を有するフォト
トランジスタからなるものである。また、アレイ装置と
しては個個のフォトトランジスタを分ｉするための光電
変換層のエツチングを必要とせず、しかも低抵抗である
エミッタは分離しているので隣接する素子間の相互干渉
が小さいフォトトランジスタアレイ装置であるという利
点を有し、かつ簡単なプロセスにより作製できるという
特徴がある。

これにより高性能の密着型イメージセンサ等を安価に提
供できる。

【図面の簡単な説明】

第１図は本発明の一実施例におけるフォトトラト・・・
・・ガラス基板、２・・・・・・透明電極、３・・・・
・・ＣｄＳ膜、４−・−−−−ｎ−ＣｄＴｅ膜、５・−
・−ｐ　−ＣｄＴｅ膜、６・・・・・・ｎ−ＣｄＴｅ膜
、７・・・・・・Ａ１電極膜。

Claims (3)

【特許請求の範囲】
1. （１）透光性基板上の一部に列状に形成された複数の透
   明電極上に、（１）第一のｎ型層　−Ｖｌ族化合物半導
   体薄膜をスパッタあるいは真空蒸着により形成し、所望
   の形状にエツチングしたのち、（１）第二のｎ−■族化
   合物半導体の第一のｎ型層を適当な基板温度、蒸着速度
   により真空蒸着することにより前記第一のｎ型層−ｖｔ
   族化合物半導体」二にのみ形成し、その−１−、に（Ｉ
   ＩＩ）第二のｎ−Ｖｌ族化合物半導体のｐ型層を形成し
   、その上に（ＩＶ）第二のｎ−ｖｔ族化合物半導体の第
   二のｎ型層を形成し、そのトに（Ｖ）前記列状に形成さ
   れた透明電極に対向するように金、属電極を形成してな
   るフォトトランジスタアレイ装置。
2. （２）第一のｎ型層−ｖｔ族化合物半導体をＣｄＳ　と
   する特許請求の範囲第１項記載のフォトトランジスタア
   レイ装置。 ２　・＼　７
3. （３）第二の■−■族化合物半導体をＣｄＴｅとする特
   許請求の範囲第１項または第２項記載のフォトトランジ
   スタアレイ装置。