JPS60157273A - 薄膜ホトトランジスタの製造方法 - Google Patents
薄膜ホトトランジスタの製造方法Info
- Publication number
- JPS60157273A JPS60157273A JP59012335A JP1233584A JPS60157273A JP S60157273 A JPS60157273 A JP S60157273A JP 59012335 A JP59012335 A JP 59012335A JP 1233584 A JP1233584 A JP 1233584A JP S60157273 A JPS60157273 A JP S60157273A
- Authority
- JP
- Japan
- Prior art keywords
- film
- cdte
- type cdte
- type
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000010409 thin film Substances 0.000 title claims description 16
- 229910004613 CdTe Inorganic materials 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims abstract description 9
- 238000010438 heat treatment Methods 0.000 claims abstract description 8
- 239000002184 metal Substances 0.000 claims abstract description 7
- 229910052751 metal Inorganic materials 0.000 claims abstract description 7
- 239000010408 film Substances 0.000 claims description 44
- 229910004813 CaTe Inorganic materials 0.000 claims description 2
- 150000001875 compounds Chemical class 0.000 abstract description 5
- 238000001704 evaporation Methods 0.000 abstract description 5
- 230000008020 evaporation Effects 0.000 abstract description 5
- 229910052738 indium Inorganic materials 0.000 abstract description 5
- 239000000463 material Substances 0.000 abstract description 4
- 238000007738 vacuum evaporation Methods 0.000 abstract description 3
- 238000007740 vapor deposition Methods 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 abstract 3
- 229910052802 copper Inorganic materials 0.000 abstract 2
- 238000000151 deposition Methods 0.000 abstract 1
- 238000005530 etching Methods 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1828—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIBVI compounds, e.g. CdS, ZnS, CdTe
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は薄膜ホトトランジスタの製造方法に関する。
従来例の構成蘭題点
従来、ホトトランジスタは、シリコン等の単結晶を用い
て製造しているが、非常に煩雑なプロセスを必要として
いるため高価になり、またそれをアレイにする時にはウ
ェハサイズにより制約されるので大面積のものはできな
いという欠点かあった0 発明の目的 本発明は、上記従来の欠点を解消するもので、製造が容
易で、しかも高密度で大面積のホト+−ランジスタアレ
イが作製できる薄膜ホトトランジスタの製造方法を提供
する事を目的とする。
て製造しているが、非常に煩雑なプロセスを必要として
いるため高価になり、またそれをアレイにする時にはウ
ェハサイズにより制約されるので大面積のものはできな
いという欠点かあった0 発明の目的 本発明は、上記従来の欠点を解消するもので、製造が容
易で、しかも高密度で大面積のホト+−ランジスタアレ
イが作製できる薄膜ホトトランジスタの製造方法を提供
する事を目的とする。
発明の構成
本発明の薄膜ホトトランジスタの製造方法−1、透光性
基板上に透明電極膜を形成し、その上にN型CaTe膜
1 、 PvCdTe Il@ l 、 N型CdTe
膜111の三層をこの順序で積層させ、更にその上に金
属電極を形成した構造を持つ薄膜ホトトランジスタを製
造するにあたり、In もしくはInを含有した金属を
P型CdTe膜■上に形成させ、熱処理等によってIn
をP型CdTe膜■中に拡散させる事によりN型CdT
e膜■を形成させる構成をなし、これにより製造が容易
でしかも高密度で大面積のホトトランジスタアレイガ作
製できるという特徴をもつ。
基板上に透明電極膜を形成し、その上にN型CaTe膜
1 、 PvCdTe Il@ l 、 N型CdTe
膜111の三層をこの順序で積層させ、更にその上に金
属電極を形成した構造を持つ薄膜ホトトランジスタを製
造するにあたり、In もしくはInを含有した金属を
P型CdTe膜■上に形成させ、熱処理等によってIn
をP型CdTe膜■中に拡散させる事によりN型CdT
e膜■を形成させる構成をなし、これにより製造が容易
でしかも高密度で大面積のホトトランジスタアレイガ作
製できるという特徴をもつ。
実施例の説明
以下、本発明の一実施例について図面な参照しながら説
明する。第1図は本発明により得られた薄膜ホトトラン
ジスタの断面図を示しており、これを基にその製造方法
を詳しく説明していく。1は透光性基板で、ここではガ
ラス基板を用いた。
明する。第1図は本発明により得られた薄膜ホトトラン
ジスタの断面図を示しており、これを基にその製造方法
を詳しく説明していく。1は透光性基板で、ここではガ
ラス基板を用いた。
極付基板を300″C〜400°Cに加熱しながら、N
型CdTe膜3とP型CdTe膜4を順に真空蒸着法で
積層した。この時、N型CdTe膜3を形成させるにあ
たっては、In又はIn化合物を含有したCdTe を
蒸着源材料として使用しており、膜厚は、0.3μ〜1
μ程度とした。またP型CdTe膜4を形成するにあた
っては、sb−またけsb化合物物を含有したCdTe
を蒸着源材料として使用しており、膜厚は0.3μ〜λ
μ程度とした。
型CdTe膜3とP型CdTe膜4を順に真空蒸着法で
積層した。この時、N型CdTe膜3を形成させるにあ
たっては、In又はIn化合物を含有したCdTe を
蒸着源材料として使用しており、膜厚は、0.3μ〜1
μ程度とした。またP型CdTe膜4を形成するにあた
っては、sb−またけsb化合物物を含有したCdTe
を蒸着源材料として使用しており、膜厚は0.3μ〜λ
μ程度とした。
次に、In もしくはInを含有した金属膜6をこの上
に真空蒸着法で形成させる。ここではInを含有したA
I を形成させたのであるが、蒸着時に基板を80°C
〜200’Cの温度に加熱してやる事によりIn をP
型CdTe中に拡散させてN型CdTe膜6を形成させ
た。もし、これだけでN型CdTe膜の形成が不充分で
あれば、窒素雰囲気もしくはAr雰囲気中で更に熱処理
を加えてやれはよい。
に真空蒸着法で形成させる。ここではInを含有したA
I を形成させたのであるが、蒸着時に基板を80°C
〜200’Cの温度に加熱してやる事によりIn をP
型CdTe中に拡散させてN型CdTe膜6を形成させ
た。もし、これだけでN型CdTe膜の形成が不充分で
あれば、窒素雰囲気もしくはAr雰囲気中で更に熱処理
を加えてやれはよい。
そこで外部から透明電極膜2と上部電極膜60間に電圧
■を印加してやれば、入射光7に対応して光電流Iが流
れるのである。
■を印加してやれば、入射光7に対応して光電流Iが流
れるのである。
第2図に以上のようにして作製した薄膜トランジスタの
V−I曲線の一例を示しである。ここで受光部面積は1
mtMであり、曲線りは暗状態の時であり、曲線Aは
5001x照射した時のものである。
V−I曲線の一例を示しである。ここで受光部面積は1
mtMであり、曲線りは暗状態の時であり、曲線Aは
5001x照射した時のものである。
第3図は他の実施例を示してあり、この例では上部電極
膜6がCdTe膜上にn個配列されている。
膜6がCdTe膜上にn個配列されている。
前の実施例と同様に、この上部電極膜6としてInを含
有したAl膜を用いており、これをP型CdTe膜4上
に形成して、熱処理等によりIn を上部電極の直下に
拡散してやる事によってN型CdTe膜6を形成させて
いる。この第3図の構造は、N個のホトトランジスタが
n個配列した構造であυ、もし入射光(7−1)の部分
の光信号を得たい時には電圧■1を印加して光電流11
をめればよい。
有したAl膜を用いており、これをP型CdTe膜4上
に形成して、熱処理等によりIn を上部電極の直下に
拡散してやる事によってN型CdTe膜6を形成させて
いる。この第3図の構造は、N個のホトトランジスタが
n個配列した構造であυ、もし入射光(7−1)の部分
の光信号を得たい時には電圧■1を印加して光電流11
をめればよい。
この構造の利点は、例えば第4図のようにN型CdTe
膜9が一様に形成されている場合、入射光(7−1)に
対応する光電流1つの一部11oが1胃りのホトトラン
ジスタの出力へ漏れてしまう恐れがあるため、上部電極
8の間隔を接近させる事ができず、捷だ第6図のように
、この漏れをなくすために、CdTe膜をエツチングに
より個々に分離してやった場合、エツチング液中の不純
物等によってホトトランジスタのCdTe膜が汚染され
てしまい特性が著しく劣下してしまうという欠点があっ
たのが、この第3図の構造にすれば、CdTe膜をエツ
チングするという事なしに漏れの影響を緩和することが
できるため、ホトトランジスタの間隔をかなυ接近させ
る事ができるのである。
膜9が一様に形成されている場合、入射光(7−1)に
対応する光電流1つの一部11oが1胃りのホトトラン
ジスタの出力へ漏れてしまう恐れがあるため、上部電極
8の間隔を接近させる事ができず、捷だ第6図のように
、この漏れをなくすために、CdTe膜をエツチングに
より個々に分離してやった場合、エツチング液中の不純
物等によってホトトランジスタのCdTe膜が汚染され
てしまい特性が著しく劣下してしまうという欠点があっ
たのが、この第3図の構造にすれば、CdTe膜をエツ
チングするという事なしに漏れの影響を緩和することが
できるため、ホトトランジスタの間隔をかなυ接近させ
る事ができるのである。
発明の効果
以上のように本発明においては、P W CdTe膜上
にIn を含んだ上部電極を形成させ、熱処理等によっ
てInをP型CdT e中に拡散させてN型CdTe膜
を形成させて薄膜ホトトランジスタを作るため、製造が
容易でしかも大面化が可能である1、またこの方法によ
れば、薄膜ホトトランジスタを容易にアレイ状にでき、
高密度で大面積のものができるため、イメージセンサど
して用いる時、非常に有望な製造方法である。
にIn を含んだ上部電極を形成させ、熱処理等によっ
てInをP型CdT e中に拡散させてN型CdTe膜
を形成させて薄膜ホトトランジスタを作るため、製造が
容易でしかも大面化が可能である1、またこの方法によ
れば、薄膜ホトトランジスタを容易にアレイ状にでき、
高密度で大面積のものができるため、イメージセンサど
して用いる時、非常に有望な製造方法である。
第1図は本発明の一実施例として製造された薄膜ホトト
ランジスタの断面図、第2図は、この薄膜ホトトランジ
スタのV −I %性を示す特性図、第3図は、本発明
の他の実施例である薄膜ポトトランジスタアレイの断面
図、第4図及び第5図は本発明を適用していない薄膜ホ
トトランジスタアレイの断面図である。 1・・・・・・ガラス基板、2・・・・・・透明電極、
3・・・・・・N型CdTe膜、4・・・・・・P型C
dTe膜、6,9・・・・・・N型CdTe膜、6,8
・・・・・」二部電極、7・・・・・・入射光。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 第2図 24乙8 V CVノ ア1,3 図 銘 4
ランジスタの断面図、第2図は、この薄膜ホトトランジ
スタのV −I %性を示す特性図、第3図は、本発明
の他の実施例である薄膜ポトトランジスタアレイの断面
図、第4図及び第5図は本発明を適用していない薄膜ホ
トトランジスタアレイの断面図である。 1・・・・・・ガラス基板、2・・・・・・透明電極、
3・・・・・・N型CdTe膜、4・・・・・・P型C
dTe膜、6,9・・・・・・N型CdTe膜、6,8
・・・・・」二部電極、7・・・・・・入射光。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 第2図 24乙8 V CVノ ア1,3 図 銘 4
Claims (1)
- (1)透光性基板上に透明電極膜を形成し、その上にN
型CaTe膜、P型CdTe膜、N型CdTe膜の三層
をこの順序で積層させ、更にその上に金属電極を形成し
た構造を持つ薄膜ホトトランジスタを製造するにあたり
、In もしくはInを含有した金属をP型CdTe膜
上に形成させ、熱処理等によってInをP型CdTe膜
中に拡散させる事によりN 8!! CdTe膜を形成
させることを特徴とする薄膜ホトトランジスタの製造方
法。 (呻 P型CdTe膜上に、Inもしくはinを含有し
た金属が複数個配列されている特許請求の範囲第1項記
載の薄膜ホトトランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59012335A JPS60157273A (ja) | 1984-01-25 | 1984-01-25 | 薄膜ホトトランジスタの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59012335A JPS60157273A (ja) | 1984-01-25 | 1984-01-25 | 薄膜ホトトランジスタの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60157273A true JPS60157273A (ja) | 1985-08-17 |
Family
ID=11802427
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59012335A Pending JPS60157273A (ja) | 1984-01-25 | 1984-01-25 | 薄膜ホトトランジスタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60157273A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4961098A (en) * | 1989-07-03 | 1990-10-02 | Santa Barbara Research Center | Heterojunction photodiode array |
US5049962A (en) * | 1990-03-07 | 1991-09-17 | Santa Barbara Research Center | Control of optical crosstalk between adjacent photodetecting regions |
US5213998A (en) * | 1991-05-15 | 1993-05-25 | Minnesota Mining And Manufacturing Company | Method for making an ohmic contact for p-type group II-VI compound semiconductors |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55124275A (en) * | 1979-03-19 | 1980-09-25 | Shunpei Yamazaki | Semiconductor device |
JPS5752182A (en) * | 1980-09-16 | 1982-03-27 | Ricoh Co Ltd | Thin film transistor |
JPS5864073A (ja) * | 1981-10-13 | 1983-04-16 | Matsushita Electric Ind Co Ltd | 光電変換素子 |
-
1984
- 1984-01-25 JP JP59012335A patent/JPS60157273A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55124275A (en) * | 1979-03-19 | 1980-09-25 | Shunpei Yamazaki | Semiconductor device |
JPS5752182A (en) * | 1980-09-16 | 1982-03-27 | Ricoh Co Ltd | Thin film transistor |
JPS5864073A (ja) * | 1981-10-13 | 1983-04-16 | Matsushita Electric Ind Co Ltd | 光電変換素子 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4961098A (en) * | 1989-07-03 | 1990-10-02 | Santa Barbara Research Center | Heterojunction photodiode array |
US5049962A (en) * | 1990-03-07 | 1991-09-17 | Santa Barbara Research Center | Control of optical crosstalk between adjacent photodetecting regions |
US5213998A (en) * | 1991-05-15 | 1993-05-25 | Minnesota Mining And Manufacturing Company | Method for making an ohmic contact for p-type group II-VI compound semiconductors |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5151385A (en) | Method of manufacturing a metallic silicide transparent electrode | |
JP3513592B2 (ja) | 太陽電池の製造方法 | |
US3760240A (en) | Light-sensitive semiconductor device | |
JPS60157273A (ja) | 薄膜ホトトランジスタの製造方法 | |
JPS5846195B2 (ja) | 密着形イメ−ジセンサの製造方法 | |
JPH0564468B2 (ja) | ||
JPS61203668A (ja) | イメ−ジセンサ | |
JPS59177921A (ja) | 膜の被着方法 | |
JPH0563171A (ja) | 光電変換素子の製造方法 | |
JPS5875838A (ja) | シリコン基板の加工方法 | |
JP2968971B2 (ja) | イメージセンサとその製造方法 | |
JPH0323679A (ja) | 光電変換素子 | |
JPH01217966A (ja) | 光導電型イメージセンサの製造方法 | |
JPH02363A (ja) | 光電変換装置 | |
JPH0380574A (ja) | 受光素子 | |
JPH04299575A (ja) | 多結晶半導体層の形成方法及びこれを用いた光起電力装置の製造方法 | |
JPS60160184A (ja) | 薄膜フオトトランジスタ | |
JPS5916374A (ja) | 半導体素子 | |
JPS59129479A (ja) | 光電変換素子 | |
JPH01293318A (ja) | 液晶表示パネル用電極基板 | |
JPH0323680A (ja) | 光電変換素子 | |
JPS6318340B2 (ja) | ||
JPS6197875A (ja) | 半導体装置の製造方法 | |
JPS63208269A (ja) | 固体撮像装置 | |
JPS63147363A (ja) | 光センサ |