JPH02363A - 光電変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の利用分野］ 本発明は、透光性の基板上に形成した半導体装置に係り
、例えば、ファクシミリ用の自己走査型光電変換装置や
液晶平面表示装置等の画像デバイスに関する。

［発明の背景］ 大面積もしくは長尺の画像デバイスの開発の本格化にと
もなって、大面積もしくは長尺の能動素子アレイの出現
が要望されている。

例えば、最近、ファクシミリ装置の送信部における画像
読み取りのための一次元量光素子アレイの長尺化が試み
られている。従来は、−次元受光素子アレイとしては、
ＭＯＳ型もしくはＣＣＤ型（電荷転送型）のシリコン・
センサが用いられている。しかしセンサ長は現状で３０
ｍｍ、技術的に作製し得るセンサ長の限界は、作製し得
る単結晶シリコンウェーファの大きさによらてきまり、
１２５ｍｍ程度である。いずれにしても、レンズ光学系
を用いて像を縮小し、原稿幅（例えばＡ４判で、２１０
ｍｍ）より短いセンサで読み取る方式を採らざるを得な
い。この場合光路長が例えば２００　ｍ　ｍと長く、こ
れが装置のｔＪ１型化を阻む主要な原因となっている。

最近、装置の小型化を目的として、密着読み取り方式の
一次元量光素子アレイの開発が本格化してきた。これは
、シリコン・センサに代って、５ｅ−Ａｓ−Ｔｓ系、も
しくはＣｄＳ等の薄膜ホトダイオードアレイを用いるこ
とによって原稿幅と等しい長さの一次元センサを実現・
し、原稿とセンサとを密着させて像を読み取る方式であ
る。この方式ではレンズ光学系を用いないので装置の小
型化が可能になるほか、光学系の調整が容易であること
、レンズの周辺部のボケの問題がないこと、高分解能が
可能であること等の特長がある。しかし、長尺の能動素
子アレイとして適当なものがないために、センサ部と走
査回路部とを一体化した長尺の自己走査型センサの実現
が困難であり、このことが密着読み取り方式の長尺セン
サの実用化に大きな障害となっている。

自己走査型の長尺センサを実現するために、これに適し
た長尺能動素子アレイの開発が待たれている。

また、別の例としては、従来のブラウン管に代る薄型の
画像表示装置として、液晶表示装置やエレクトロルミネ
ッセンス表示装置の開発がある。

既に、ＣｄＳｅ等の薄膜トランジスタ・アレイと組み合
わせた表示装置の試作やシリコン走査回路と組み合わせ
た表示装置の試作が行なわれている。

前者の場合は、欠陥のない薄膜トランジスタ・アレイが
実現できないことや４膜トランジスタの動作特性が不安
定であること等の問題がある。また、後者の場合は、作
製し得る単結晶シリコンウエーファの大きさに限度があ
るために、現状では素子寸法の最大限界が７５ｍｍＸ７
５ｍｍであり、平面テレビへの応用を考えた場合小さす
ぎるという欠点がある。液晶表示装置やエレクトロルミ
ネッセンス表示装置を平面テレビへ応用するためにも、
適当な大面積の能動素子アレイの開発が待たれている。

［発明の概要コ 本発明の目的は、効能特性が良好でかつ安定であり、か
つ、大面積もしくは長尺の能動素子アレイを用いた画像
デバイスを提供することにある。

更に構造的には、素子側と基板側とのいずれからの光入
射をも可能にするような画像デバイスを提供しようとす
るものである。

本発明の画像デバイスは、透光性基板上に形成されたシ
リコンを主体とする多結晶膜を有し、この多結晶膜を基
体として能動素子アレイが設けられていることを特徴と
する。

本発明においては、ガラス基板もしくはＡＱ２０３のセ
ラミックス基板等の上に、その基板の使用温度範囲内の
（例えば、ガラスの場合は軟化点温度より低い）基板温
度で多結晶シリコン膜を形成し、この多結晶シリコン膜
を素材として半導体装置を形成する方式を採用する。こ
こで、基板とは、それ自体で物理的強度を有し、自身を
支え得るものを言う。本発明ではガラス等の透光性の基
板を用いる。

大面積もしくは長尺の半導体装置を得るためには、単結
晶材料を用いることができないことは前述の通りである
。また、良好な動作特性を得るためには易動度が１０ｍ
２／ｖ−８ｅＣ程度以上の材料を用いる必要があるので
、易動度の低い非晶質材料もまた不適当である。従って
、大面積化が可能であって、かつ易動度が１　ｃ　ｍ”
／　ｖ−ｓｅｅ程度以上であることから、多結晶材料を
素材として用いる必要がある。多結晶材料のうちでも、
多結晶、シリコンは、理化学的性質が半導体装置への応
用に適しており、また高度に発達したシリコン半導体工
業の技術をそのまま、もしくは僅かに修正して、利用で
きるという長所があるので、本発明の半導体材料として
適している。

また、特に、画像デバイスへ応用するためには、ガラス
のような透光性基板上に半導体装置を形成できるような
構造であることが望ましい。ところが、従来、易動度が
１０ｍ２／Ｖ　”ｓ　ｅ　ｃ以上の多結晶シリコン膜を
得るためには、９００°Ｃ以上の高温の工程を経ねばな
らなかった。例えば、低温気相成長法によると８８０℃
の成長温度で形成した多結晶シリコン膜の易動度は１ｃ
ｍ２／Ｖ・８８０未満である。従って、従来技術では、
軟化点温度が６３０°Ｃの並ガラス上には勿論のこと、
軟化点温度が８２０℃の超硬質ガラス（Ｊ　Ｉ　Ｓ　１
級硬質ガラス）上に、易動度が１０ｍ２／ｖ・９８６以
上の多結晶シリコン膜を形成することは困難であった。

本発明は、蒸着中の真空度が圧力でｌＸｌ０−＠ｔｏｒ
ｒ未満という高真空中で蒸着することによって。

使用ガ・ラスの軟化点温度より低い基板温度での真空蒸
着によって易動度が１０ｍ２／Ｖ−ｓ　ｅ　ｃ以上の多
結晶シリコン膜を得る方法を提供する。特に、蒸着中の
残留気体中の０２は材料特性に悪影響を及ぼすので、本
発明では、酸素分圧は１×１０−’ｔｏｒｒ未滴に押さ
える。

なお、蒸着速度は通常１，０００人／ｈｏｏｒないし１
０，０００人／ｈｏｕｒを用いる。好ましくは１．００
０人／　ｈｏｕｒ　−４、ＯＯＯ人／ｈｏｕｒを用いる
。

蒸着速度の問題は主に蒸着源の技術に関係している。即
ち蒸着速度を高くしようとする際、同時に真空度の低下
を招きやすいからである。真空度を所定の値に保持し得
ればたとえば５０，０００人／ｈｏｕｒあるいはこれ以
上を用いても良い６又、蒸着時の基板温度は４００℃以
上より好ましくは５００℃以上を用いる。この様な製造
法によって所望の多結晶シリコン膜を得ることが出来る
。

この様な製造法によって、所望の高品位の多結晶シリコ
ン膜が形成し得る理由の詳細について不明な点も多いが
、次の様に推察している。即ち本製造法における条件下
では基板表面に衝突してくる残留気体分子が実質的に無
視し得るためと考えられる。

多結晶シリコン膜を加工して半導体装置を作製するため
には、数段階の工程を経なければならないが、本発明で
は、これらの工程における熱処理温度を、超硬質ガラス
の軟化点である８２０°Ｃより低く押さえた。軟化点の
低いガラス基板を用いる場合には、更に低く、例えば５
５０　℃以下に押さえることも可能である。以下では、
半導体装置の一例として、ＭＯ３型電界効果トランジス
タを例にとって説明する。

ゲート酸化膜を得るためには、一般には、シリコン基板
の熱酸化法によっているが、熱酸化の場合１０００℃以
上の高温を必要とするので、今の目的には使えない。本
発明では、３００　’Ｃ以上５００℃以下の温度でＳｉ
Ｈ，と０２を反応させ、もしくは４００°Ｃ以上８００
　’Ｃ以下の温度でＳｉＨ４とＮＯ２を反応させて、Ｓ
ｉＯ２膜を気相成長させ、この気相成長したＳｉＯ２膜
をゲート酸化膜として用いる。気相成長法により得られ
たＳｉ○２ｖは、従来、劣化防止用として用いられ、ゲ
ート酸化膜として用いられることはまれであって、ガラ
ス等の透光性の基板との組合せで用いられた例はない。

また、従来は、ソース領域、ならびにドレイン領域を形
成するためには、熱拡散によってＰ“層もしくはＢ＋層
を形成する方法が一般的に行なわれている。しかし、こ
の方法は、１１５０℃程度の熱処理を必要とするので、
今の目的には使えない。本発明では、熱拡散に代って、
イオン打ち込み法によってｐ”ｆｆｉ、もしくは、ｎ”
Ｎ’ｒ形成する方法を用いる。イオン打ち込み後、電気
的に活性化するために熱処理するが、この際、熱処理温
度は、使用する基板の軟化点より低く押える必要がある
。そこで、本発明では、例えば、ＢＦ２＋のような５５
０℃程度の低温の熱処理で高い活性化のできるイオンを
打ち込むとか、或いは、例えばＢ＋イオン等を打ち込ん
だあと、リバース・アニーリング効果（逆焼鈍効果）が
起こる直前の５００　’Ｃ〜６００°Ｃ程度の温度で熱
処理を行なう等の方法を採用する。Ｐ＋イオン、Ａｓ＋
イオン等の場合、リバース・アニーリング効果はＢ４′
イオンの場合はど顕著ではないが、５００℃〜６００°
Ｃ程度の熱処理で十分活性化できる。従って、５００℃
〜６ｏＯ°Ｃ程度の低温工程’Ｔ：ｐ”ＭＩ、Ｂ＋層の
いずれをも形成することができる。超硬質ガラスのよう
に軟化点温度が８００℃よりも高い基板を用いる場合に
は、８００°Ｃの温度で熱処理してもよいことは勿論で
ある。

［発明の実施例］ 以下、本発明を実施例を参照して詳細に説明する。

実施例ニ ガラス基板上に多結晶シリコン膜を形成し、この多結晶
シリコン中にｐ−チャネルＭ　ＯＳ電界効果１〜ランジ
スタを作成する場合の実施例を、第１図の工程説明用断
面図を用いて説明する。

まず、基板を超高真空達成可能な真空蒸着装置内に装着
する。装置は一般のもので良い。普通硬質ガラス（ＪＩ
８２級硬質ガラス）基板１上に、基板温度５５０°Ｃ１
蒸着中の真空度９Ｘ１０−’ｔｏｒｒ、蒸着中の酸素分
圧Ｉ　Ｘ　１０−”ｔｏｒｒ、蒸着速度３０００人／ｈ
ｏｕｒの条件で真空蒸着することにより、シリコン膜２
を６０００人の厚みに被着する（第１図（ａ））。形成
されたシリコン膜２は、ｎ型の多結晶シリコンであり、
易動度は１ｃｍ２／■・ｓｅｃより大きい。次に、基板
温度４１５°Ｃで気相成長法により５ｉ０２膜３を５０
００人の厚みに被着する（第１図（ｂ））。

次に第１図（Ｃ）のように、この５ｉｎ２膜にソースお
よびドレイン領域の窓あけを行なう。次に、１５０ｋｅ
ＶのエネルギーのＢＦ”□イオンを３×１０”／ａｍ２
のドーズ量で打ち込み５５０　′Ｃで１００分間熱処理
することによって、ソースおよびドレイン領域にｐ″層
４形成する。次に、第１図（ｅ）のように、フィールド
用酸化膜５を残して５ｉｎ２を除去する。再び気相成長
法によりゲート酸化膜用に５ｉｎ２膜６を２０００人の
厚みに被着する（第１図（ｆ））。更に、ホトエツチン
グ工程により電極接触用孔を、第１図（ｇ）のようにあ
け、全面にＡＱを蒸着したあと、ホトエツチング工程に
よりＡＱを加工して、ソース電極７、ドレイン電極８、
ゲート電極９を形成する。

このあと、Ｈ，ｎＥ気気中４００℃３０分間の熱処理を
行なう。以上の工程により、多結晶シリコン中にＭＯ３
電界効果トランジスタが作製された。

この半導体装置は、トランジスタとして良好で安定な特
性を示す。

第２図に試作したＭＯ３ＦＥＴ特性例を示す。

ゲート電圧Ｖｃをパラメータとするドレイン電流Ｉｎ対
ドレイン電圧Ｖｏｓ特性である。この特性例では５ｉｎ
２膜厚を７０００人と大きくすることによって、閾値電
圧を８０Ｖと大きくしている。

ここでは、基板ガラスとしては、軟化点温度が７８０℃
の普通硬質ガラスを用いたが、全工程を通して５５０℃
より高い温度で熱処理することはないので、ガラス基板
が軟化することはない。また、軟化点が６３０℃の安価
な並ガラス（ソーダガラス）、あるいは軟化点が８２０
　’Ｃの超硬質ガラス１．あるいは軟化点が１５００°
Ｃの石英ガラス等を基板として用いることも、基板が軟
化することはないので、同様に可能である。実用性の観
点からは、半導体装置の製作原価の低いことも重要であ
る。安価な並ガラス等を基板として用いることは、この
点で最も有利であり、普通硬質ガラスや超硬質ガラス等
を用いることは次に有利であり、高価な石英ガラス等の
使用は不利である。本発明によれば、軟化点の低い安価
なガラス基板を用いて半導体装置を作製することも可能
となる。

基板ガラスの透光性に関しては、通常の透明ガラス、あ
る領域の波長の光のみを透過するフィルタガラスのいず
れをも用いることができる。

多結晶シリコン膜を形成する工程をはじめ、各工程にお
いて、□製法上、半導体装置の大面積化、長尺化を阻む
ような技術的問題はない。また、透光性基板を用いるこ
とによって、基板側からの光入射も可能となる。

以上述べたように、本発明によれば、良好で安定な動作
特性を有する、大面積もしくは長尺の半導体装置をガラ
ス基板上に形成することが、容易にしかも安価に実現で
きる。また、必要により。

基板側から光入射する構造とすることも可能となる。

以上では、ガラス基板を用いる場合について述べたが、
ＡＱ２０３のセラミック基板等を用いることも可能であ
る。

また、上述の実施例では、素材となる多結晶シリコン膜
に故意に不純物を添加することはしなかったが、シリコ
ン蒸着時に、同時にごく微量のＧａあるいはｓｂ等を蒸
着することによって、故意にＰ型不純物、ｎ型不純物を
添加することは可能である。また、その不純物濃度を制
御することも、勿論、可能である。

たとえば、下記の如きデイプレッション型（ｄｅｐｌｅ
ｔｉｏｎ　ｔｙｐｅ）のＭＯ３型電界効果トランジスタ
を製造した。ガラス基板上に基板温度５００°Ｃでシリ
コンと少量のＧａを同時に蒸着し、ｐ型の多結晶Ｓｉ膜
を形成した。この多結晶膜を素材としてｎ−チャネルＭ
Ｏ３型電界効果トランジスタを製造する。製造の基本的
工程は前述した通りである。ソース領域およびドレイン
領域は前通りである。ソース領域およびドレイン領域は
前述の多結晶Ｓｉに１００ｋｅＶのエネルギーのＰ＋イ
オンをＩ　Ｘ　１０１Ｇ／　ｃ　ｍ”のドーズ量で打込
み、６００℃でアニールすることによってｎ“層として
形成した。また、ゲート酸化膜は２０００人とした。得
られた特性はしきい電圧値が一２５Ｖのデイプレッショ
ン型であり、ＶＧ＝１０Ｖ程度の低電圧駆動が可能であ
る。

次に応用例としてフォトダイオードと走査用の集積回路
を一体化した１次元の自己走査型受光素子を説明する。

第３図はその平面図、第４図は平面図のＡＡ’断面図で
ある。

２１は透明なガラス基板でこの上部に実施例１で述べた
方法に依ってＭＯＳＦＥＴによって構成された走査用Ｉ
Ｃ部２２およびフォトセンサ部２３が形成される。第５
図はその回路構成の例を示す。第６図の破線内は走査用
ＩＣ部の例、３０はフォトセンサアレイである。なお、
図中２４はフォトセンサの下部電極で例えばＣｒ等の金
属を用いる。２５は透明電極、例えばＳｎ○２を用いる
。２６は光導電膜で例えば５ｓ−Ａｓ−Ｔｅ系の非晶質
半導体膜を用いれば良い。この光導電膜を蒸着によって
容易に形成することが出来る。

２７は上部金属電極である。

透明電極にネサ膜を用いる場合、基板上に先ずネサ透明
導電膜を形成する。次いで走査用ＩＣへの接続用配線を
形成しておき、これに位置合せして走査用ＩＣ部を形成
する。製造方法は前述の通りである。走査用ＩＣを完成
後、光Ｒ電体膜２６および上部金属電極２７を蒸着法で
形成して自己走査型受光素子が完成する。

この装置は、ファクシミリ送信機やＯＣＲ等の光電変換
装置として、平面画像記録体上の画像情報を時系列的電
気信号に変換するのに用いて有用である。

実施例２： 本発明をｐ−ｎ接合ダイオードに適用した例を説明す・
る。第６図が素子の断面図である。

透光性のガラス基板１１を準備し、この上面にＣｒ膜を
約２０００人に蒸着する。基板温度を２Ｑ○℃とし真空
蒸着法に依る。通常のフォトエツチング法により所望形
状に加工し電極１２となす。この基板を真空蒸着装置内
に装置し、真空度が８　Ｘ　ｉ　Ｏ−’Ｔｏｒｒの雰囲
気でＧａとＳｉとを同時に蒸着し、厚さ１μｍのＧａを
含有する多結晶シリコン膜（ｐ型）１３を形成する。基
板温度は５５０°Ｃとなす。次いで、前述と同様の雰囲
気でＳｂとＳｉとを同時に蒸着し、厚さ１μｍのｓｂを
含有する多結晶シリコン膜（ｎ型）１４を形成する。基
板温度は５５０℃となす。なお、Ｇａおよびｓｂはシリ
コンをＰ型又はｎ型となすために導入するもので通常ｎ
−ｐ接合を形成するため導入する程度で良い。さらにこ
れら積層上にＡＱを蒸着する。この時の基板温度は２０
０℃である。周知のフォトエツチング法により所望形状
の電極に加工する。

こうしてｐ−ｎ接合ダイオードが完成する。

以上の工程はすべて５５０℃以−下の低温プロセスによ
っている。実施例１で述べたと同様に、本発明によれば
、大面積もしくは長尺のｐ−ｎ接合ダイオード・アレー
を形成することが容易にしがも安価に実現できる。

これまでの例では単にｐ−ｎ接合を持ったダイオード・
アレーの例を示したが、勿論本発明の方法によってｐｎ
ｐバイポーラトランジスタ。

ｎｐｎバイポーラトランジスタをガラス基板等に形成す
ることが可能である。また、低温気相成長法によるＳｉ
Ｏ２膜を用いて素子間の分難を行うことによって２個以
上の半導体素子を組み合わせて集積回路を形成すること
も可能である。

【図面の簡単な説明】

第１図は本発明の一実施例を説明するための工程説明用
の装置断面図、第２図は本発明の電界効果トランジスタ
ーのドレイン電流対ドレイン電圧特性を示す図、第３図
および第４図は本発明を光電変換素子に用いた例を示す
平面図および断面図、第Ｓ図は光電変換素子の例に用い
た回路例を示す図、第６図は本発明の別な実施例を示す
断面図である。 ■・・・非晶質もしくは多結晶基板、２・・・多結晶シ
リコン膜、３・・ＳｉＣ２膜、４・・・不純物領域、５
酸化膜、６・・ゲートａ化膜。

Claims (1)

1. 【特許請求の範囲】 １、透光性基板上に形成されたシリコンを主体とする多
   結晶膜を有し、この多結晶膜を基体として能動素子アレ
   イが設けられていることを特徴とする画像デバイス。 ２、上記画像デバイスは、上記能動素子アレイと、画像
   の表示もしくは検出用の媒体とが一体化して形成されて
   いることを特徴とする特許請求の範囲第１項に記載の画
   像デバイス。