JPS60261211A - マスタ−・スレ−ブ型フリツプ・フロツプ - Google Patents

マスタ−・スレ−ブ型フリツプ・フロツプ

Info

Publication number
JPS60261211A
JPS60261211A JP59117735A JP11773584A JPS60261211A JP S60261211 A JPS60261211 A JP S60261211A JP 59117735 A JP59117735 A JP 59117735A JP 11773584 A JP11773584 A JP 11773584A JP S60261211 A JPS60261211 A JP S60261211A
Authority
JP
Japan
Prior art keywords
master
flop
input
slave
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59117735A
Other languages
English (en)
Other versions
JPH0317414B2 (ja
Inventor
Yoshitaka Umeki
梅木　義孝
Kazumi Yamada
和美 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP59117735A priority Critical patent/JPS60261211A/ja
Priority to US06/740,766 priority patent/US4689497A/en
Publication of JPS60261211A publication Critical patent/JPS60261211A/ja
Publication of JPH0317414B2 publication Critical patent/JPH0317414B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
    • H03K3/288—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit
    • H03K3/2885—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit the input circuit having a differential configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H03K3/0372—Bistable circuits of the master-slave type

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明は、マスター・スレーブ型フリップ−０７０ツブ
に関し、特にエミッタ結合論理（以下ＥＣＬと略する）
におけるセット、リセット付マスター・スレーブ型フリ
ップ嗜フロップに関する。
（従来技術） マスター・スレーブ型フリップフロップは、マスター側
フリップフロップ（以下単にマスター＊！ＩＦＦと略記
する）及びスレーブ側フリップフロップ（以下単にスレ
ーブ側ＦＦと略記する）を備えている。そして、ＥＣＬ
のマスター・スレーブ型フリップ・フロップでは、クロ
ックがＮ　Ｌ　ＩＩレベル（又ハ″Ｈ”レベル）の時に
マスター側ＦＦがデータを読み込む°゛読み込み″状態
に、スレーブ側ＦＦが６保持”状態となシクロツクが“
ＨＩＩレベ／’（又１ｄ”Ｌ″レベルの時にマスター（
ＩＩＩ　Ｆ　Ｆが６保持”状態に、スレーブ側ＦＦがマ
スター側ＦＦ出力を読み込む６読み込み”状態にする。
さらに、セット、リセット付マスター・スレーブ型フリ
ップ・フロップにおいては、セット又はリセット入力が
能動状態になると、クロック入力の状態にかかわらず、
スレーブ側ＦＦを強制的に１読み込み”状態にし、マス
ター側ＦＦ及びスレーブ側ＦＦの双方にセット入力又は
リセット入力を印加することによ一巾論理を設定してい
る。
従来回路の一例として、第１図にＥＣＬにて構成された
リセット付り一タイプマスター・スレーブ型フリップ・
フロップの回路図を示す。第２図は第１図回路の等価論
理回路図であり、Ａはマスター側ＦＦ％Ｂはスレーブ側
ＦＦ、ＧはＯＲゲートを表わしている。
第１図及び第２図回路において、１はクロック人力１０
１の入力端子、２はリセット入力１０２の入力端子、３
はデータ入力１０３の入力端子、１０４及び１０５はそ
れぞれマスター惧１１　Ｆ　Ｆ’のＱＭ小出力びＱＭ小
出力６及び７はそれぞれスレーブ側ＦＦのＱ出力１０６
の出力端子及びσ出力１０７の出力端子である。また、
１１０はクロック入力１０１及びリセット入力１０２の
論理和信号でマスター側及びスレーブ側のフリップ・７
０ツブに共通に入力される。８は高位側電源入力端子、
９は低位側電源入力端子、１０はリファレンス電、圧入
力端子、Ｑ１〜Ｑ２１はトランジスタ、Ｒ１−ＲＩＯは
抵抗をそれぞれ示している。
ここで、第１図及び第２図回路における入力端子１〜３
に、第３図に１０１〜１０３で示すような波形の入力が
それぞれ加わった場合を考オてみる。時刻を人において
、データ入力１０３がｌ−１”１ノベルになると、クロ
ック人力１０１はＬ”レベルであるのでトランジスタＱ
３．Ｑｌｌは導通し、マスター側ＦＦのＱＭ出力１０４
はＨ”１／ベルに変化する。この時、スレーブ側ＦＦは
“保持”状態にあるのでスレーブ側Ｑ出力１０６は前の
レベル（Ｈ”もしくは′Ｌ”）を保持している。
次に、時刻ｔＢにおいてリセット入力１０２が゛Ｈ″ル
ベルになると、信号１１０が立ち上がり、トランジスタ
ＱＩＯ，Ｑ２１が導通するのでマスター側ＦＦは６保持
”状態に、スレーブ側ＦＦは６読み込み″状態に同時に
変化する。このとき、マスター側ＦＦは６保持”状態に
なってから、リセット入力１０２に応じてトランジスタ
Ｑ６によりＱＭ出力１０４を降下させるが、ＱＭ出力１
０４がＬ′”レベルに変化するまでトランジスタＱ１４
．Ｑ１９のベース電位は互いに”Ｆ（″レベルであるの
で、Ｑ出力１０６及びＱ出力１０７は一瞬、閾値レベル
まで変化する。このことは、前状態においてスレーブ側
ＦＦのＱ出力１０６が”Ｈ″レベルあれば正常に動作す
るが、Ｑ出力１０６が″Ｌ″レベルの場合、Ｑ出力１０
６にグリッチ・ノイズｎ１が生じることを意味する。し
たがって、Ｑ出力１０６又はＱ出力１０７を次段回路の
クロック入力又はセント入力若しくばり七ノド入力とし
て使用すれば、その次段回路が誤動作する危険性が極め
て甚いことになる。
上記説明は、リセット付り一タイプフリップ・フロップ
における動作であったが、セント付り−タイプフリソプ
・フロップにおいても、さらには他の型のセント又はリ
セット付きマスター・スレーブ型フリップ・フロップに
おいても同様の現象が起こる。
以上に述べたように、従来のセット、リセット付マスタ
ー醗スレーブ型フリップ・フロップで、は、ある入力条
件において出力にグリッチ・ノイズが生じ、そのグリッ
チ・ノイズは閾値レベルまで達する。そこで、従来のセ
ット、リセット付マスター・スレーブ型フリップ・フロ
ップは、使用上大きな制限を受け、特に出力を次段回路
のクロック人力又はセット入力若しくはリセット入力と
して使用できないという欠点を有していた。
（発明の目的） 本発明の目的は、あらゆる入力条件において出力にグリ
ッチ・ノイズを生じないマスター・スレーブ型フリップ
・フロップの提供にある。
（発明の構成） 本発明の構成は、クロック入力のレベルに応じてマスタ
ー狽＋ＩＦＦが”読み込み”状態又は゛保持゛状態にな
りスレーブ側ＦＦが゛保持”状態又は”読み込み”状態
になり、セット入力又はリセット入力により出力を強制
的にセット又はリセットにするマスター−スレーブ型フ
リップ・フロップにおいて、前記マスター側ＦＦを６読
み込み”状態又は”保持゛状態に切り換える信号は前記
セット入力又はリセット入力及びクロック入力の論理和
又は論理積により生成し、前記スレーブ側ＦＦを６読み
込み”状態又は６保持”状態に切り俟える信号は前記ク
ロック入力から生成し、前記マスター　０Ｉｌｌ　Ｆ　
Ｆが６読み込み″状態にあり前記スレーブ側ＦＦが６保
持”状態にあるときに前記セット入力又はリセット入力
が能動状態になると、前記スレーブ側ＦＦの゛保持”状
態は維持されたま１前記出力は強制的にセット又はリセ
ットされ、前記マスター側ＦＦが６保持”状態に６Ｄ前
記スレーブ側ＦＦが″読み込み”状態にあるときに前記
セット入力又はリセット入力が能動状態になると。
前記マスター側ＦＦの出力は強制的にセット又はリセッ
トされ、前記スレーブ側ＦＦは前記マスター側ＦＦの出
力を読み込むことによりセット又はりセットされること
を特徴とする。
（発明の効果） 本発明によるリセット入力付フリップ嗜フロップでは、
データ入力がＨ”レベル、マスター側が６読み込み”状
態、スレーブ側が６保持”状態にある場合にリセット入
力が能動状態に変化しだ時、従来回路にて生じていたス
レーブ側出力のフリップ・ノイズを解消する効果がおる
。同様に、本発明によるセット入力付フリップ−フロッ
プでは、データ入力が′Ｌ“レベール、マスター側が６
読み込み”状態、スレーブ側が６保持”状態にある場合
に、セット入力が能動状態に変化した時、従来回路にで
生じていたスレーブ側出力のグリッチ・ノイズを解消す
る効果かめる。
（実施例） 以下に実施例を挙げ本発明の詳細な説明する。
編４図は本発明の一実施例であるリセット付り一タイプ
マスターースレープ型フリップ・フロップの回路図、第
５図は第４図実施例の等価論理回路図である。第４図及
び第５図において、符号１２０はマスター側の″読み込
み″、“保持”を切シ換える信号を示し、符号１３０は
スレーブ側の″読み込み″、６保持”を切り換える信号
を示す。
第４図実施例において、リセット入力信号１０２はスレ
ーブ側Ｆ、Ｆの″読み込み″／″保持”切換信号１３０
には影響を及ぼさない。そして、トランジスタＱ１４の
エミッタはトランジスタＱ２０のコレクタに接続されて
いる。
ここで、第４図の入力信号１０１〜１０３が第６図に示
す波形である場合を考えてみる。時刻ｔＡにおいてデー
タ入力１０３が″′Ｈ″レベルになるとクロック入力１
０１はＬ”レベルにあるのでトランジスタＱ３．Ｑｌｌ
が導通し、マスター側ＦＦの９Ｍ出力は１Ｈ″レベルに
変化する。この時スレーブ側ＦＦは″保持”状態にめる
のでスレーブ９ＩｌｌＦＦのＱ出力１０６は前の値を保
持している。
次に、時刻ｔＢにおいてリセット人力１０２がＨ”レベ
ルになると、信号１２０が立ち上がり、トランジスタＱ
６．ＱＩＯが導通するので、マスタ側ＦＦのＱＭ出力１
０４は″Ｌルベルに変化する。しかしながら、スレーブ
側ＦＦは、”保持”状態にあるがら、マスター側出力に
は影響されない。すなわち、トランジスタＱ１ａが導通
でＱ１５が遮断の時にはトランジスタＱ１４が導通する
ことによりスレーブ側ＦＦのＱ出力１０６は”Ｌ”に、
変化し、又トランジスタＱ１６が遮断でＱｌｓが導通の
時にはＱ出力１０６は′Ｌ″を保持する。したがって、
時刻ｉｎにおいても第１図の従来回路にて生じたクリッ
プ・ノイズは、第４図実施例では解消される。また、ク
ロック入力１０１が′１（”レベルのときには、スレー
ブ側ＦＦは６読み込み”状態にあるので、リセット入力
１０２が能動状態になるとマスター側ＦＦのＱＭ出力１
０４のＬ”レベル及び０Ｍ出力１０５の″Ｈ″レベルヲ
受ケて、Ｑ出力１．０６は゛Ｌ″レベルを示すので、動
作上問題ない。
上に説明した実施例はりセント付り一タイプフリップ―
フロップでめるが、本発明の構成によｈば、セット付り
一タイプマスター・スレーブ型フリップ・フロップにお
いても、さらに他の型のマスター・スレーブ型フリップ
・フロップにおいても、同様の効果が得られる。
（発明のまとめ） 以上の説明の如く本発明によれば、あらゆる入力条件に
おいて出力にクリップ・ノイズを生じないマスター・ス
レーブ型スリップ・フロップが提供できる。
【図面の簡単な説明】
第１図は従来のマスター・スレーブ型フリップ・フロッ
プの回路図、第２図は第１図の等価論理回路図、第３図
は第１図の各部信号の波形図、第４図は本発明の一実施
例の回路図、第５図は第４図実施例の等価論理回路図、
第６図は第４図実施例の各部信号波形図である。 １・・・・・・クロック入力端子、２・・・・・・リセ
ット入力端子、３・・・・・・データ入力端子、６．−
７・・・・・・スレーブ側フリップ・フロップ出力端子
、８・・・・・・高位側電源端子、９・・・・・・低位
側電源端子、１０・・・・・・リファレンス電圧入力端
子、４１．’４２・・・・・・定電流源、１１０・・・
・・・マスター側及びスレーブ側フリップ・フロップに
おける“読み込み”／″′′保持態の切シ換え信号、１
２０・・・・・・マスター側フリップ−７ｇッグにおけ
る゛読み込み”／″′′保持態の切り換え信号、１３０
・・・・・・スレーブ側フリッ１・フロップにおける“
読み込み″／″′保持”状態の切り換え信号、Ａ・・・
・・−マスター側フリップ・フロップ、Ｂ・・・・・・
スレーブ側クリップ・フロップ、Ｇ・・・・・・論理和
ゲート、Ｑ　１−Ｑ２１．　Ｑ７２・旧・・トランジス
タ、Ｒ１〜ＲＩＧ、Ｒ６１・・・・・・抵抗。 ｚ　１図 ２２図 １０／　□ 冥３図 ７４図 １ρ？ １０／ 寓　５図 篤６図

Claims (1)

    【特許請求の範囲】
  1. クロック入力のレベルに応じてマスター側クリップ・フ
    ロップが１読み込み”状態又は１保持”状態になりスレ
    ーブ側フリップ・フロップが”保持”状態又は６読み込
    み”状態になり、セット入力又はリセット入力により出
    力を強制的にセット又はリセットにするマスター・スレ
    ーブ型フリップ・フロップにおいて、前記マスター側ク
    リップ・フロップを１読み込み”状態又は１保持”状態
    に切９換える信号は前記セット入力又はリセット入力及
    びクロック入力の論理和又は論理積によシ生成し、前記
    スレーブ側フリップ・フロップを６読み込み”状態又は
    １保持”状態に切り換える信号は前記クロック入力から
    生成し、前記マスター側フリップ・フロップが１読み込
    み”状態にあシ前記スレーブ側フリップ・フロップが６
    保持”状態にあるときに前記セット入力又は前記リセッ
    ト入力が能動状態になると、前記スレーブ側クリップ・
    フロップの６保持”状態は維持されたまま前記出力は強
    制的にセット又はリセットされ、前記マスター側フリッ
    プ・７０ツブが１保持”状態にあり前記スレーブ側クリ
    ップ・フロップが１読み込み”状態にあるときに前記セ
    ット入力又はリセット入力が能動状態になると、前記マ
    スター側フリップ・フロップの出力は強制的にセット又
    はリセットされ、前記スレーブ側フリップ・フロップは
    前記マスター側フリップ・フロップの出力を読み込むこ
    とによりセット又はリセットされることを特徴とするマ
    スター・スレーブ型クリップ・フロップ。
JP59117735A 1984-06-08 1984-06-08 マスタ−・スレ−ブ型フリツプ・フロツプ Granted JPS60261211A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP59117735A JPS60261211A (ja) 1984-06-08 1984-06-08 マスタ−・スレ−ブ型フリツプ・フロツプ
US06/740,766 US4689497A (en) 1984-06-08 1985-06-03 Master-slave type flip-flop circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59117735A JPS60261211A (ja) 1984-06-08 1984-06-08 マスタ−・スレ−ブ型フリツプ・フロツプ

Publications (2)

Publication Number Publication Date
JPS60261211A true JPS60261211A (ja) 1985-12-24
JPH0317414B2 JPH0317414B2 (ja) 1991-03-08

Family

ID=14718991

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59117735A Granted JPS60261211A (ja) 1984-06-08 1984-06-08 マスタ−・スレ−ブ型フリツプ・フロツプ

Country Status (2)

Country Link
US (1) US4689497A (ja)
JP (1) JPS60261211A (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4864544A (en) * 1986-03-12 1989-09-05 Advanced Micro Devices, Inc. A Ram cell having means for controlling a bidirectional shift
US4975595A (en) * 1987-06-12 1990-12-04 National Semiconductor Corporation Scannable register/latch circuit
US4864161A (en) * 1988-05-05 1989-09-05 Altera Corporation Multifunction flip-flop-type circuit
FR2633052B1 (fr) * 1988-06-17 1990-11-09 Labo Electronique Physique Circuit comparateur synchronise
US5072132A (en) * 1989-06-09 1991-12-10 Digital Equipment Corporation Vsli latch system and sliver pulse generator with high correlation factor
US5172011A (en) * 1989-06-30 1992-12-15 Digital Equipment Corporation Latch circuit and method with complementary clocking and level sensitive scan capability
US4999528A (en) * 1989-11-14 1991-03-12 Keech Eugene E Metastable-proof flip-flop
US5117124A (en) * 1990-12-18 1992-05-26 Lsi Logic Corp. High speed input receiver/latch
US5416362A (en) * 1993-09-10 1995-05-16 Unisys Corporation Transparent flip-flop
US5767709A (en) * 1996-01-19 1998-06-16 Sgs-Thomson Microelectronics, Inc. Synchronous test mode initalization
US6629276B1 (en) 1999-04-30 2003-09-30 Bae Systems Information And Electronic Systems Integration, Inc. Method and apparatus for a scannable hybrid flip flop
JP3572329B2 (ja) * 1999-12-22 2004-09-29 エルピーダメモリ株式会社 データラッチ回路及びデータラッチ回路の動作方法。
US6700425B1 (en) 2001-10-30 2004-03-02 Integrated Device Technology, Inc. Multi-phase clock generators that utilize differential signals to achieve reduced setup and hold times
US6573775B2 (en) 2001-10-30 2003-06-03 Integrated Device Technology, Inc. Integrated circuit flip-flops that utilize master and slave latched sense amplifiers

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US190711A (en) * 1877-05-15 Improvement in safety-valves
US10810A (en) * 1854-04-18 Improved machine for opening oysters
US3812384A (en) * 1973-05-17 1974-05-21 Rca Corp Set-reset flip-flop
JPS5931892B2 (ja) * 1976-11-19 1984-08-04 日本電気株式会社 半導体集積回路
US4289979A (en) * 1978-08-28 1981-09-15 Burroughs Corporation Transistorized master slave flip-flop having threshold offsets generated by circuit size variations

Also Published As

Publication number Publication date
US4689497A (en) 1987-08-25
JPH0317414B2 (ja) 1991-03-08

Similar Documents

Publication Publication Date Title
JPS60261211A (ja) マスタ−・スレ−ブ型フリツプ・フロツプ
JPH02298114A (ja) 準安定回避フリップフロップ装置
JPS5921122A (ja) セツト／リセツト・マスタ・スレ−ブ・フリツプフロツプ回路
US3339089A (en) Electrical circuit
US3396314A (en) Overdrive circuit for inductive loads
US5086441A (en) Frequency divider circuit
JPH0215953B2 (ja)
EP0342735B1 (en) Circuit for generating a pulse-shaped signal
JPH0834435B2 (ja) マルチプレクサ
JPS6316047B2 (ja)
JPS5854875A (ja) インバ−タ回路
JPH07170155A (ja) データラッチ回路
US2842662A (en) Flip-flop circuit
JPS62166616A (ja) 半導体集積回路装置
EP0239073A2 (en) Frequency divider
JPS63246023A (ja) Ｅｃｌ集積回路
JPS59219014A (ja) 論理回路
JPH0123004B2 (ja)
US3681622A (en) Latching pulse generator including a monostable multivibrator
JP2658327B2 (ja) 論理回路
JPS6229929B2 (ja)
JPH0245378B2 (ja)
JPS58128087A (ja) 半導体装置
JPS6347368B2 (ja)
JP2643500B2 (ja) インターフェイス回路