JPS60259013A - 積分器 - Google Patents
積分器Info
- Publication number
- JPS60259013A JPS60259013A JP11571884A JP11571884A JPS60259013A JP S60259013 A JPS60259013 A JP S60259013A JP 11571884 A JP11571884 A JP 11571884A JP 11571884 A JP11571884 A JP 11571884A JP S60259013 A JPS60259013 A JP S60259013A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- capacitor
- integration
- transistor
- charging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、パルス幅変調あるいはパルス位置変調された
信号を復調する際に使用される積分器に関するものであ
る。
信号を復調する際に使用される積分器に関するものであ
る。
従来例の構成とその問題点
一般に高い周波数のパルス幅変調あるいはパルス位置変
調された信号を復調する際は、第１図に示すように、ト
ランジスタ（Ｑ□）と抵抗（Ｒ□）とコンデンサ（Ｃ１
）とで構成される積分回路と演算増幅器（１）で構成さ
れるバッファーとからなる積分器を用いる。しかしなが
らこのような従来の方式では、入力端子（２）の入力信
号（ａ）が正の時は、トランジスタ（Ｑ□）がオンとな
り、コンデンサ（Ｃ１）の電荷はすばやく放電されるが
、入力端子（２）の入力が負または零の時は、トランジ
スタ（Ｑ□）はオフとなり、抵抗（Ｒ１）とコンデンサ
（Ｃ１）とで決定される時定数によって充電される。し
たがってコンデンサ（Ｃ□）に対する充放電が対称でな
くなり、偶数次のひずみを生じやすいという問題があっ
た。なお（３）は出力端子、（４）は電源端子である。
調された信号を復調する際は、第１図に示すように、ト
ランジスタ（Ｑ□）と抵抗（Ｒ□）とコンデンサ（Ｃ１
）とで構成される積分回路と演算増幅器（１）で構成さ
れるバッファーとからなる積分器を用いる。しかしなが
らこのような従来の方式では、入力端子（２）の入力信
号（ａ）が正の時は、トランジスタ（Ｑ□）がオンとな
り、コンデンサ（Ｃ１）の電荷はすばやく放電されるが
、入力端子（２）の入力が負または零の時は、トランジ
スタ（Ｑ□）はオフとなり、抵抗（Ｒ１）とコンデンサ
（Ｃ１）とで決定される時定数によって充電される。し
たがってコンデンサ（Ｃ□）に対する充放電が対称でな
くなり、偶数次のひずみを生じやすいという問題があっ
た。なお（３）は出力端子、（４）は電源端子である。
このため従来は、トランジスタ（Ｑｌ）のコレクタに抵
抗を入れ、放電の時間を調整する方法がとられていた。
抗を入れ、放電の時間を調整する方法がとられていた。
しかしながらこの方法でも、充電は抵抗（Ｒ１）だけで
時定数が決定されるが、放電は抵抗（Ｒ□）とコレクタ
に入れた抵抗との合成値と、この２本の抵抗の分圧比で
決まる直流電圧値とによって時定数が決定されるので、
充放電は対称とならないという問題があった。
時定数が決定されるが、放電は抵抗（Ｒ□）とコレクタ
に入れた抵抗との合成値と、この２本の抵抗の分圧比で
決まる直流電圧値とによって時定数が決定されるので、
充放電は対称とならないという問題があった。
発明の目的
本発明は上記従来の欠点を解消するもので、充放電が対
称であり偶数次のひずみの発生の少ない積分器を提供す
ることを目的とする。
称であり偶数次のひずみの発生の少ない積分器を提供す
ることを目的とする。
発明の構成
上記目的を達成するため、本発明の積分器は、コレクタ
及びベースがそれぞれ共通に接続された互いに極性の異
なる一対のトランジスタと、この一対の１〜ランジスタ
の共通接続されたコレクタに接続された積分用コンデン
サとを備えた構成としたものである。
及びベースがそれぞれ共通に接続された互いに極性の異
なる一対のトランジスタと、この一対の１〜ランジスタ
の共通接続されたコレクタに接続された積分用コンデン
サとを備えた構成としたものである。
実施例の説明
以下、本発明の一実施例について、図面に基づいて説明
する。
する。
第２図は本発明の一実施例における積分器の回路図で、
（５）は演算増幅器、（６）は入力端子、（７）は出力
端子、（８）は電源端子、（Ｃ２）はＰＮＰＩ−ランジ
スタ、（Ｃ３）はＮＰ’Ｎトランジスタ、（Ｒ２）（Ｒ
３）は抵抗、（Ｃ２）は積分用コンデンサである。
（５）は演算増幅器、（６）は入力端子、（７）は出力
端子、（８）は電源端子、（Ｃ２）はＰＮＰＩ−ランジ
スタ、（Ｃ３）はＮＰ’Ｎトランジスタ、（Ｒ２）（Ｒ
３）は抵抗、（Ｃ２）は積分用コンデンサである。
前記ＰＮＰ ｌ−ランジスタ（Ｃ２）及びＮＰＮトラン
ジスタ（Ｃ３）のコレクタ及びベースはそれぞれ共通に
接続されており、共通接続されたコレクタには積分用コ
ンデンサ（Ｃ２）が接続されている。
ジスタ（Ｃ３）のコレクタ及びベースはそれぞれ共通に
接続されており、共通接続されたコレクタには積分用コ
ンデンサ（Ｃ２）が接続されている。
一方、ＰＮＰトランジスタ（Ｃ２）のエミッタは抵抗（
Ｒ２）を介して電源端子（８）に接続されており、ＮＰ
Ｎトランジスタ（Ｃ３）のエミッタは抵抗（Ｒ３）を介
してグランドに接続されている。なお前記積分用コンデ
ンサ（Ｃ２）に演算増幅器（５）からなるバッファーを
接続し、出力端子（７）に接続される回路によって積分
器が影響を受けるのを防いでいる。
Ｒ２）を介して電源端子（８）に接続されており、ＮＰ
Ｎトランジスタ（Ｃ３）のエミッタは抵抗（Ｒ３）を介
してグランドに接続されている。なお前記積分用コンデ
ンサ（Ｃ２）に演算増幅器（５）からなるバッファーを
接続し、出力端子（７）に接続される回路によって積分
器が影響を受けるのを防いでいる。
前記入力端子（６）は前段のパルス発生回路等に接続さ
れ、電源端子（８）はこれら前段の回路と同一の電源に
接続されている。前記抵抗（Ｒ２）（Ｒ３）は入力端子
（６）の入力信号によって充放電が対称に行なわれるよ
うに定数が選択されている。
れ、電源端子（８）はこれら前段の回路と同一の電源に
接続されている。前記抵抗（Ｒ２）（Ｒ３）は入力端子
（６）の入力信号によって充放電が対称に行なわれるよ
うに定数が選択されている。
入力端子（６）に入力される入力信号（ｂ）が正の時は
、ＰＮＰトランジスタ（Ｃ２）はオフし、ＮＰＮトラン
ジスタ（Ｃ３）がオンし、積分用コンデンサ（Ｃ２）の
電荷は、ＮＰＮトランジスタ（Ｃ３）と抵抗（Ｒ３）と
で決定される電流値で放電される。一方、入力信号（ｂ
）が負または零の時は、ＮＰＮ トランジスタ（Ｑ、）
はオフし、ＰＮＰ）−ランジスタ（Ｃ２）がオンし、積
分用コンデンサ（Ｃ２）はＰＮＰトランジスタ（Ｃ２）
と抵抗（Ｒ２）とで決定される電流値で充電される。
、ＰＮＰトランジスタ（Ｃ２）はオフし、ＮＰＮトラン
ジスタ（Ｃ３）がオンし、積分用コンデンサ（Ｃ２）の
電荷は、ＮＰＮトランジスタ（Ｃ３）と抵抗（Ｒ３）と
で決定される電流値で放電される。一方、入力信号（ｂ
）が負または零の時は、ＮＰＮ トランジスタ（Ｑ、）
はオフし、ＰＮＰ）−ランジスタ（Ｃ２）がオンし、積
分用コンデンサ（Ｃ２）はＰＮＰトランジスタ（Ｃ２）
と抵抗（Ｒ２）とで決定される電流値で充電される。
このように、充放電が対称であるので、偶数次のひずみ
は発生せず、また充放電が定電流であるので積分が直線
性をもち、低域の信号復調も安定している。さらに本実
施例のように、電源を前段のパルス発生回路等と同一と
すれば、電源変動等にも強い。
は発生せず、また充放電が定電流であるので積分が直線
性をもち、低域の信号復調も安定している。さらに本実
施例のように、電源を前段のパルス発生回路等と同一と
すれば、電源変動等にも強い。
発明の詳細
な説明したように本発明によれば、ＰＮＰ−ＮＰＮの対
称回路構成とし、出力は両トランジスタの共通コレクタ
からとり出す定電流出力として、充放電が対称に行なわ
れるようにしたので、偶数次のひずみは発生せず、また
充放電が定電流であるので積分が直線性をもち、低域の
信号復調も安定している。
称回路構成とし、出力は両トランジスタの共通コレクタ
からとり出す定電流出力として、充放電が対称に行なわ
れるようにしたので、偶数次のひずみは発生せず、また
充放電が定電流であるので積分が直線性をもち、低域の
信号復調も安定している。
第１図は従来の積分器の回路図、第２図は本発明の一実
施例における積分器の回路図である。 （Ｃ２）・積分用コンデンサ、（Ｃ２）・・ＰＮＰＩ−
ランジスタ、（Ｃ３）・Ｎ Ｐ Ｎ トランジスタ代理
人 森 本 義 弘
施例における積分器の回路図である。 （Ｃ２）・積分用コンデンサ、（Ｃ２）・・ＰＮＰＩ−
ランジスタ、（Ｃ３）・Ｎ Ｐ Ｎ トランジスタ代理
人 森 本 義 弘
Claims (1)
- １、コレクタ及びベースがそれぞれ共通に接続された互
いに極性の異なる一対のトランジスタと、この一対のト
ランジスタの共通接続されたコレクタに接続された積分
用コンデンサとを備えた積分器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11571884A JPS60259013A (ja) | 1984-06-05 | 1984-06-05 | 積分器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11571884A JPS60259013A (ja) | 1984-06-05 | 1984-06-05 | 積分器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60259013A true JPS60259013A (ja) | 1985-12-21 |
Family
ID=14669433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11571884A Pending JPS60259013A (ja) | 1984-06-05 | 1984-06-05 | 積分器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60259013A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63109611A (ja) * | 1986-10-27 | 1988-05-14 | Nippon Telegr & Teleph Corp <Ntt> | デイジタルアナログ変換方法 |
-
1984
- 1984-06-05 JP JP11571884A patent/JPS60259013A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63109611A (ja) * | 1986-10-27 | 1988-05-14 | Nippon Telegr & Teleph Corp <Ntt> | デイジタルアナログ変換方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4586000A (en) | Transformerless current balanced amplifier | |
| JPH09511633A (ja) | パルスカウントｆｍ復調器を具える受信機、及びパルスカウントｆｍ復調器 | |
| JPH0320090B2 (ja) | ||
| US3562673A (en) | Pulse width modulation to amplitude modulation conversion circuit which minimizes the effects of aging and temperature drift | |
| JP3111460B2 (ja) | 電圧／絶対値電流コンバータ回路 | |
| JPS60259013A (ja) | 積分器 | |
| US3912946A (en) | Automatic-volume-control system for a-c signals | |
| JPS5742206A (en) | Quadrature detector | |
| US4236253A (en) | Monostable multivibrator for use in pulse count demodulator or the like | |
| JP2640003B2 (ja) | Ｆｓｋデータ波形整形回路 | |
| JPS55117971A (en) | Level indication circuit | |
| JPS6318362B2 (ja) | ||
| JPS587736Y2 (ja) | 帰還増幅回路 | |
| US3426284A (en) | Transistorized demodulator circuit for time modulated signals | |
| JPS6336747Y2 (ja) | ||
| JPS5947396B2 (ja) | ホ−ルド回路 | |
| JPH0420532B2 (ja) | ||
| JPS5819859Y2 (ja) | 差動増幅回路 | |
| JPS641785Y2 (ja) | ||
| JPH0533080Y2 (ja) | ||
| JPH0419881Y2 (ja) | ||
| JPS6017168B2 (ja) | パルス幅変調出力増幅回路 | |
| JPH0352027Y2 (ja) | ||
| JPS5827539Y2 (ja) | 音声増幅器 | |
| JPH0221783Y2 (ja) |