JPS60254872A - 画像デ−タ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ＜ａ＞発明の技術分野 本発明は画像データに対し７拡人処理または縮小処理を
施すために使用される画像処理装置に関する。

（ｂ）技術の背景 画像処理の技術分野においては１画像をたとえば０．１
ｍｍのピンチで行列状に配列される画素に分割し、各画
素毎の濃度あるいは色彩等の画像情報を２値あるいは多
値のデジタルデータによって表現しており、これを新聞
紙上の限られた面積の中に収める等のために拡大あるい
は縮小するという処理がしばしば用いられる。

そして１画（象をに倍に拡大する場合（たたしｋは整数
）には、前記のように表される画像を行方向を主走査方
向とし列方向を副走査方向とするラスク走査によって画
素毎に読み取り、１画素読み取る度に同し値を主走査方
向にに回繰り返して出力し、このようにして１走査分を
出力しノこのち。

これを副走査方向に１（回繰り返して出力することによ
ってに倍の画像が得られ、に分の−に縮小する場合には
、同様にして画像を読み取り、主走査方向に対してはに
画素につき何番口かの１画素の値だけを出力して他の（
ｋ−１，）画素の値を飛ばして出力し、副走査方向には
に行につき何行目力の１行だりを出力して他の（ｋ　−
１＞行を飛ばして出力することによってに分の−の画像
が得られる。

また、ｍ／ｎに拡大する場合（ただしｍとｎは共に整数
でｍ　＜　ｎ　）には、同様にして画像を読み取り、ｎ
画素毎に全部または一部の画素の値を複数回出力するこ
とによってＩＴＩ　／　ｎに拡大された画像が得られ５
．０７ｍに縮小する場合−には、同様にして画像を読み
取り９行方向および列方向とも２ｍ画素につき（ｍ　−
ｎ　）画素ず・つ取り除いて残ったｎ画素の値を詰めて
出力することによって０７ｍに縮小された画像が得られ
る。

（ｃ）従来技術と問題点 前記画像の拡大あるいは縮小は、その比率が分数の場合
は整数の場合に比して困難であり、従来。

ハードウェアによる処理あるいはソフトウェアによる処
理が用いられていた。

しかし前者は拡大の比率あるいは縮小の比率に応し、何
番目の画素の値を何回出力する。あるいは何番目の画素
の値を飛ばして出力するという規則を、各比率毎に内蔵
しておく必要があるので回路構成が膨大になるという欠
点、また後者では処理時間が長くなるという欠点があっ
ノこ。

（ｄ）発明の目的 本発明の目的は２簡単な回路構成によって各種の比率に
よって画像の拡大処理および縮小処理をおこなうことの
できる画像データ処理装置を提供することにある。

（ｅ）発明の構成 すなわち本発明になる＠像データ処理装置は。

画像の拡大または縮小の比率を定める分数の分母を初期
値としてセットする第一の減算カウンタと。

前記第一の減算カウンタのカウント値がゼロ以外のとき
シフト信号を発生ずる第一のシフト信号発生回路と、前
記分数の分子を初期値としてセットする第二の減算カウ
ンタと、前記第二の減算カウンタのカウント値がゼロ以
外のときシフト信号を発生ずる第二のシフト信号発生回
路と、前記第一の減算カウンタと前記第二の減算カウン
タのカウント値が共にセロに達すると同時に各々に対し
前記初期値をセットする初期値設定回路と３行列状に配
列される画素毎にデジタル値によっ−て与えられる画像
データをラスク走査によって１画素分ずつ読み取って得
られるデータを前記第一のシフト信号発生回路が発生す
るシフト信号によって１画素分ずつシフトして記憶する
第一のシフトレジスタと、前記第一のシフトレジスクの
出力データを前記第二のシフト信号発生回路が発生ずる
シフト信号によって１画素分す・フシフトして記憶する
第二のシフトレジスタと、前記第二のシフトレジスタの
出力を１走査線分す・つ格納する行バッファと。

前記第二のシフトレジスタの記憶内容と前記行バッファ
の記憶内容とを選択する選択回路とを備えるものである
。

（ｆ）発明の実施例 次に本発明の要旨を第１図に示す実施例によって具体的
に説明する。

第１図において、１は画像の拡大または縮小の比率を定
める分数の分母を初期値としてセットしクロック信号Ｃ
Ｌに同期して減算カウントする第一の減算カウンタ、２
は第一の減算カウンタ１のカウント値がゼロ以外のとき
だけシフト信号を発生する第一のシフト信号発生回路、
３は前記分数の分子を初期値としてセットしクロック信
号ＣＬに同期して減算カウントする第二の減算カウンタ
、４は第二の減算カウンタ３のカウント値がゼｌコ以外
のときだけシフト信号を発生ずる第二のシフ１−信号発
生回路５５は第一の減算カウンタ１と第二の減算カウン
タ３のカウント値が共にゼロに達すると同時に各々に対
し前記初期値をセットする初期値設定回路、６は行列状
に配列される画素毎にデジタル値によって与えられる画
像データをクロック信号ＣＬに同期してラスク走査によ
って１画素分ずつ読み取って得られるデータを８画素分
ずつ並列に記憶して直列に出力する並列直列変換シフト
レジスタ、７は並列直列変換シフトレジスタ６の出力を
第一のシフト信号発生回路２が発生するシフト信号Ｓ１
によって１画素分ずつシフトして記憶する第一のシフト
レジスタ、８は第一のシフトレジスタ７の出力データを
第二のシフト信号発生回路４が発生ずるシフト信号Ｓ２
によって１画素分ずつシフトして記憶する第二のシフト
レジスタ、９は第二のソフトレジスタ８の出力を１走査
線分ずつ格納する行バッファ、１０は第二のシフトレジ
スタ８の記憶内容と行バッファ９の記憶内容とを後記書
込み制御回路１５の制御信号によって選択する選択回路
、１１は選択回路１０によって選択された出力を書き込
む出力画像メモリ、１２は画像の拡大または縮小の比率
を定める前記分数の分母を初期値としてセン）　Ｌ、　
１走査線分の処理が終わる度に図示省略の上位制御装置
から与えられるラインカウント信号ＬＳを減算カウント
する第三の減算カウンタ、１３は前記分数の分子を初期
値として七ノトシ前記ラインカウント信号ＬＳを減算カ
ウントする第四の減算カウンタ、５“ば第三の減算カウ
ンタ１２と第四の減算カウンタ１３のカウント値か共に
ゼロに達すると同時に各々に対し前記初期値をセットす
る初期値設定回路、１４は第三の減算カウンタ１２のカ
ウント値と第四の減算カウンタ１３のカウント値との何
れが先にゼロに達したかを識別する識別回路、　１５は
識別回路１４におりる識別結果に応して出力画像メモリ
１１に対する書込みの制御をおこなう書込み制御回路で
ある。

次に２画像を１／３に縮小する場合を例として各部の動
作について説明する。

まず第一の減算カウンタ１には初期値として３がセント
され２回時に第二の減算カウンタ３には初期値として１
がセントされる。

第２図は第一の減算カウンタ１のカウント値と。

第一のシフト信号発生回路２の出力と５第一・のシフト
レジスタ７の記憶内容と、第二の減算カウンタ３のカウ
ント値と、第二のシフト信号発生回路４の出力と、第二
のシフトレジスタ８の記憶内容との変化を示す図である
。

すなわち第一の減算カウンタ１のカウント値はクロック
信号ＣＬに同期して ３−２−１−３、−２−１−・・・ のように変化し、したがって第一のシフト信号発生回路
２はクロック信号毎にシフト信号を発生する。また第二
の減算カウンタ３のカウント値は１−０−０−１−〇−
ラＯ→・・・ のように変化し、したがって第二のシフト信号発生回路
４は図示のようムこクロック信号３回につき１回のシフ
ト信号を発生する。

したがって第一のシフトレジスタ７と第二のシフトレジ
スタ８の記憶内容は、それぞれ矢印のように変化し、そ
の結果、○印によって示されるように、第一のシフトレ
ジスタ７の記憶内容が３画素につき１画素分ずつ第一の
ノン１−レジスタ８に詰まって格納され、第二のシフト
レジスタ８に８画素分の値が格納されると、その内容は
出力画像メモ１月１に書き込まれ、以トの繰り返しによ
って主走査方向の縮小が行われる。

副走査方向に対しては、第三の減算カウンタ１２および
第四の減算カウンタ１３は、はラインカウント信号ＬＳ
毎にそれぞれ ３→２−４１８３−２−→１→・・・ ト→０←０−１−０−０→・・・ のように変化する。

識別回路１４は第三の減算カウンタ１２のカウント値と
第四の減算カウンタ１３のカウント値との何れが先にゼ
ロになったかを識別しく例では第四の減算カウンタ】３
のカウント値が先にゼロになる）。

書込み制御回路１５は、第四の減算カウンタ１３のカウ
ント値がセロの間は、第二のソフトレジスタ８の記憶内
容が出力画像メモリ１１書き込まれｔ「いｄ、うに制御
する。その結果、副走査方向に１／３の縮小がおこなわ
れる。

拡大の場合、たとえば３倍に拡大する場合には。

第一の減算カウンタ１と第三の減算カウンタ１２にセン
トする初期値を１とし、第二の減算カウンタ３と第四の
減算カウンタ１３にセットする初期値を３とすることに
よっておこなわれる。

その結果、主走査方向の拡大は前記縮小の場合と同様な
動作によっておこなわれ、副走査方向に対しては、第三
のＭ’ｆＥカウンタ１２および第四の減算カウンタ１３
は、はラインカウント信号ＬＳ毎にそれぞれ １−０→０−１−０→０→・・・ ３→２−１−３−２−１−・・・ のように変化し、識別回路１４は第三の減算カウンタ１
２のカウント値と第四の減算カウンタ１３のカウント値
との何れが先にゼロになったかを識別しく例では第三の
減算カウンタ１２のカウント値が先にゼロになる）、書
込み制御回路１５は、第三の減算カウンタ１２のカウン
ト値がゼロの間は２行バッファ９の記憶内容が出力画像
メモリ１１書き込まれるように選択回路１０を制御し、
その結果、副走査方向に３倍の拡大がおこなわれる。

（ｇ）発明の詳細 な説明し、たまうに１本発明によれば拡大または縮小の
比率を示す分数の分母と分子とをそれぞれ初期値として
セントする減算カウンタを用いるので、減算カウンタに
セットする初期値を変えるだけで各種の比率の拡大ある
いは縮小をおこなうことができる。したがって、比較的
簡単な回路構成によって各種の比率による画像の拡大ま
たは縮小を短時間におこなうことができる。

【図面の簡単な説明】

第１図は本発明一実施例を示すブロック図、第２図は同
実施例の動作説明図である。 図中、１は第一の減算カウンタ、２は第一のシフト信号
発生回路、３は第二の減算カウンタ、４３は第二のシフ
ト信号発生回路、５は初期値設定回路、７は第一のシフ
トレジスタ、８は第二のシフトレジスタ、９は行バッフ
ァ、　１０は選択回路である。

Claims (1)

【特許請求の範囲】
1. 画像の拡大または縮小の比率を定める分数の分母を初期
   値としてセントする第一の減算カウンタと、前記第一の
   減算カウンタのカウント値がゼロ以外のときシフト信号
   を発生する第一のシフト信号発生回路と、前記分数の分
   子を初期値としてセントする第二の減算カウンタと、前
   記第二の減算カウンタのカウント値がゼロ以外のときシ
   フト信号を発生する第二のシフ１−信号発生回路と、前
   記第一の減算カウンタと前記第二の減算カウンタのカウ
   ント値が共にゼロに達すると同時に各々に対し前記初期
   値をセットする初期値設定回路と２行列状に配列される
   画素毎にデジタル値によって与えられる画像データをラ
   スク走査によって１画素分ずつ読み取って得られるデー
   タを前記第一のシフト信号発生回路が発生するシフト信
   号によって１画素分ずつシフトして記憶する第一のシフ
   トレジスタと、前記第一のシフトレジスタの出方データ
   を前記第二のシフト信号発生回路が発生するシフト信号
   によって１画素分ずつシフトして記憶する第二のシフト
   レジスタと、前記第二のシフトレジスタの出力を１走査
   線分ずつ格納する行バッファと、前記第二のシフトレジ
   スタの記憶内容と前記行バッファの記憶内容とを選択す
   る選択回路とを備えることを特徴とする画像データ処理
   装道。