JPS60254214A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPS60254214A JPS60254214A JP59109481A JP10948184A JPS60254214A JP S60254214 A JPS60254214 A JP S60254214A JP 59109481 A JP59109481 A JP 59109481A JP 10948184 A JP10948184 A JP 10948184A JP S60254214 A JPS60254214 A JP S60254214A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- stand
- mode
- power consumption
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Power Sources (AREA)
- Microcomputers (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は低消費電力型のマイクロプロセッサ等の半導体
集積回路に関する。
集積回路に関する。
従来技術と問題点
従来のマイクロプロセッサは動作中において外部入力が
変化しない場合にも電力を消費している。
変化しない場合にも電力を消費している。
従って集積回路では極力不用な電力消費を低減すべく検
討されている。
討されている。
発明の目的
本発明の目的は、上述の問題点に鑑み、外部入力が所定
の時間変化しない場合にはマイクロゾロセ、すの内部回
路をスタンバイ信号により自動的に非動作モードに設定
しマイクロプロセッサの消費電力の低減を図ることがで
きる半導体集積回路を提供することにある。
の時間変化しない場合にはマイクロゾロセ、すの内部回
路をスタンバイ信号により自動的に非動作モードに設定
しマイクロプロセッサの消費電力の低減を図ることがで
きる半導体集積回路を提供することにある。
発明の構成
この目的は、本発明によれば、入力信号の立上シおよび
立下シエッジを検出するエツジ検出回路と、内部回路の
低消費電力モードへの移行及び解除を制御するスタンバ
イ制御回路とを具備し、該スタンバイ制御回路は入力信
号の工、ゾが一定時間検出されないときは該内部回路を
低消費電力モードへ移行させ、該低消費電力モードに於
いて入力信号のエツジを検出したときには低消費電力モ
ードを解除するようにしたことを特徴とする半導体集積
回路、を提供することにょシ達成される。
立下シエッジを検出するエツジ検出回路と、内部回路の
低消費電力モードへの移行及び解除を制御するスタンバ
イ制御回路とを具備し、該スタンバイ制御回路は入力信
号の工、ゾが一定時間検出されないときは該内部回路を
低消費電力モードへ移行させ、該低消費電力モードに於
いて入力信号のエツジを検出したときには低消費電力モ
ードを解除するようにしたことを特徴とする半導体集積
回路、を提供することにょシ達成される。
実施例
第１図は本発明の一実施例として半導体集積回路のスタ
ンバイ制御回路およびエツジ検出回路を示すブロック線
図である。スタンバイ制御回路１は後述する第５図に示
す如くマイクロプロセッサに組込まれる。
ンバイ制御回路およびエツジ検出回路を示すブロック線
図である。スタンバイ制御回路１は後述する第５図に示
す如くマイクロプロセッサに組込まれる。
第１図においてスタン・マイ制御回路１はタイマー１２
、およびフリップ・フロッグ回路１３によシ構成される
。この回路の動作を第２図に示すタイミングチャートに
よって詳細に説明するＯ 複数の外部入力端子Ｉのいずれかからデータ入力Ａが図
に示す波形のデータを入力される。エツジ検出回路１１
は波形Ａの立上シおよび立下シを検出してＢに示すエツ
ジ検出・やルスを出力する。
、およびフリップ・フロッグ回路１３によシ構成される
。この回路の動作を第２図に示すタイミングチャートに
よって詳細に説明するＯ 複数の外部入力端子Ｉのいずれかからデータ入力Ａが図
に示す波形のデータを入力される。エツジ検出回路１１
は波形Ａの立上シおよび立下シを検出してＢに示すエツ
ジ検出・やルスを出力する。
ノｆルスＢはフリ、ノ・フロッグ回路１３のリセット端
子（Ｒ）およびタイマー１２に入力される。
子（Ｒ）およびタイマー１２に入力される。
タイマー１２は、パルスＢの、力の度に起動（す、ｘ、
Ｉ−））するが、ユーザー側のプログラムに応じてタイ
マーとして用いるカウンターの時間が設定されておシ、
設定された所定の時間間隔内に波形Ａが変化しないと７
ラグパルスとして・臂ルスＣを発生する。ノ４ルスＣは
７リツプ・フロ、！回路１３のセット端子（Ｓ）に入力
され回路１３のＱ出力は波形りに示す如くハイレベルを
出力しこれをスタンバイ信号として使用する。即ち、波
形Ａがタイマー１２で設定された時間を越えて（オーバ
ーフロー）変化しない場合には設定された時間経過後直
ちに７リツゾ・フロップ回路１３からスタンバイ信号を
発し、これによシネ用回路は非動作モードに設定される
。この非動作モードは例えば０Ｍ０８回路ではクロック
を停止して電流の流れを遮断するような動作モードに、
あるいは内部回路においては電流路を遮断するような方
法で電力消費を削減し、マイクロプロセッサの低消費電
力化を図る。一方、外部入力がタイマー１２で設定され
た時間内で変化したときには、タイマは初期状態から再
スタートするのでフリップ・７０．ｆのセットは行なわ
れずスタンバイモードへは移行しない。またスタンバイ
状態中に入力データが変化した場合にはエツジ検出回路
１１にて、検出された波形Ａの立上シに対応して波形Ｂ
に示す如＜ノヤルスＢが出力され、パルスＢはフリ、ゾ
・フロ、プ回路１３のＲに入力されるので波形りに示す
如くスタンバイ信号は解除され動作モードに切替わる。
Ｉ−））するが、ユーザー側のプログラムに応じてタイ
マーとして用いるカウンターの時間が設定されておシ、
設定された所定の時間間隔内に波形Ａが変化しないと７
ラグパルスとして・臂ルスＣを発生する。ノ４ルスＣは
７リツプ・フロ、！回路１３のセット端子（Ｓ）に入力
され回路１３のＱ出力は波形りに示す如くハイレベルを
出力しこれをスタンバイ信号として使用する。即ち、波
形Ａがタイマー１２で設定された時間を越えて（オーバ
ーフロー）変化しない場合には設定された時間経過後直
ちに７リツゾ・フロップ回路１３からスタンバイ信号を
発し、これによシネ用回路は非動作モードに設定される
。この非動作モードは例えば０Ｍ０８回路ではクロック
を停止して電流の流れを遮断するような動作モードに、
あるいは内部回路においては電流路を遮断するような方
法で電力消費を削減し、マイクロプロセッサの低消費電
力化を図る。一方、外部入力がタイマー１２で設定され
た時間内で変化したときには、タイマは初期状態から再
スタートするのでフリップ・７０．ｆのセットは行なわ
れずスタンバイモードへは移行しない。またスタンバイ
状態中に入力データが変化した場合にはエツジ検出回路
１１にて、検出された波形Ａの立上シに対応して波形Ｂ
に示す如＜ノヤルスＢが出力され、パルスＢはフリ、ゾ
・フロ、プ回路１３のＲに入力されるので波形りに示す
如くスタンバイ信号は解除され動作モードに切替わる。
第３図は第１図に示すエツジ検出回路１１を詳細に示し
、第４図に信号のタイミングチャートを示す。クロ、ク
ツ臂ルスφ１はトランジスタＴ、のゲートに入力されク
ロ、りＡ？ルスφ３はトランジスタＴ禦およびＴｓのｆ
−）に入力される。データ入力Ａが図に示すタイミング
にて入力されると波形ＡのＨ−＋Ｌ又ｉＬ−＋Ｈの変化
はインバータＩＩ〜Ｉ３およびトランジスタＴＩＩＴ、
を経て点Ｐにおいて波形Ｓの如くなる。波形Ｓは後段の
インバータ■４およびトランジスタＴｓに入力されナン
トゲートＮ１を経てインバータＩｌによって波形Ｂに示
すノ４ルスが得られる。波形ＡのＨ→Ｌ又はＬ＋Ｈの変
化においてインバータＩ３およびＩ３を図示の如く接続
することによっていずれの場合にも波形Ｂのようなノ母
ルスを得ることができる。
、第４図に信号のタイミングチャートを示す。クロ、ク
ツ臂ルスφ１はトランジスタＴ、のゲートに入力されク
ロ、りＡ？ルスφ３はトランジスタＴ禦およびＴｓのｆ
−）に入力される。データ入力Ａが図に示すタイミング
にて入力されると波形ＡのＨ−＋Ｌ又ｉＬ−＋Ｈの変化
はインバータＩＩ〜Ｉ３およびトランジスタＴＩＩＴ、
を経て点Ｐにおいて波形Ｓの如くなる。波形Ｓは後段の
インバータ■４およびトランジスタＴｓに入力されナン
トゲートＮ１を経てインバータＩｌによって波形Ｂに示
すノ４ルスが得られる。波形ＡのＨ→Ｌ又はＬ＋Ｈの変
化においてインバータＩ３およびＩ３を図示の如く接続
することによっていずれの場合にも波形Ｂのようなノ母
ルスを得ることができる。
第５図は本発明による半導体集積回路を組込んだマイク
ロプロセッサの概略図である。入力端子■のいずれかか
ら入力されたデータはマルチプレクサ２１を経てエツジ
検出回路およびスタンバイ制御回路２２に入力されタイ
マーにより設定された時間に基づいて発生されるスタン
バイ信号によってＣＰＵ ２３の電力消費を制御する。
ロプロセッサの概略図である。入力端子■のいずれかか
ら入力されたデータはマルチプレクサ２１を経てエツジ
検出回路およびスタンバイ制御回路２２に入力されタイ
マーにより設定された時間に基づいて発生されるスタン
バイ信号によってＣＰＵ ２３の電力消費を制御する。
なおマルチブレフサ２１によって所望の入力端子のＨを
スタンバイする場合も選択することもできる。
スタンバイする場合も選択することもできる。
発明の効果
本発明によれば、外部入力が所定の時間変化しない場合
には内部回路を自動的に非動作モードに設定することに
よりマイクロプロセッサの消費電力を低減することがで
きる。
には内部回路を自動的に非動作モードに設定することに
よりマイクロプロセッサの消費電力を低減することがで
きる。
第１図は本発明の一実施例としての半導体集積回路のス
タンバイ制御回路およびエツジ検出回路を示すブロック
線図、 第２図は第１図に示す回路の信号タイミングチャート、 第３図は第１図に示すエツジ検出回路の詳細回路図、 第４図は第３図に示す回路における信号タイミングチャ
ート、および 第５図は、第１図に示す回路を組込んだワンチップマイ
クロプロセッサの概略構成図である。 （符号の説明） １．２２・・・スタンバイ制御回路、２・・・ワンチッ
プマイクロプロセッサ、１１・・・エツジ検出回路、１
２・・・タイマー、１３・・・フリップ・フロッグ回路
、２１・・・マルチブレフサ、２３・・・ＣＰＵ。 特許出願人 富士通株式会社 特許出願代理人 弁理士 青 木 朗 弁理士西舘和之 弁理士 内 １）幸 男 弁理士 山 口 昭 之 （７） く の ｔｒ ｕ 。 亨 気 回 １ （″）−、Ｔ ｋ＝： 粉 ■ 〈 の 田
タンバイ制御回路およびエツジ検出回路を示すブロック
線図、 第２図は第１図に示す回路の信号タイミングチャート、 第３図は第１図に示すエツジ検出回路の詳細回路図、 第４図は第３図に示す回路における信号タイミングチャ
ート、および 第５図は、第１図に示す回路を組込んだワンチップマイ
クロプロセッサの概略構成図である。 （符号の説明） １．２２・・・スタンバイ制御回路、２・・・ワンチッ
プマイクロプロセッサ、１１・・・エツジ検出回路、１
２・・・タイマー、１３・・・フリップ・フロッグ回路
、２１・・・マルチブレフサ、２３・・・ＣＰＵ。 特許出願人 富士通株式会社 特許出願代理人 弁理士 青 木 朗 弁理士西舘和之 弁理士 内 １）幸 男 弁理士 山 口 昭 之 （７） く の ｔｒ ｕ 。 亨 気 回 １ （″）−、Ｔ ｋ＝： 粉 ■ 〈 の 田
Claims (1)
- １、入力信号の立上シおよび立下シエ、ジを検出するエ
ツジ検出回路と、内部回路の低消費電力モードへの移行
及び解除を制御するスタンバイ制御回路とを具備し、該
スタンバイ制御回路は入力信号のエツジが一定時間検出
されないときは該内部回路を低消費電力モードへ移行さ
せ、該低消費電力モードに於いて入力信号のエツジを検
出したときには低消費電力モードを解除するようにした
ことを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59109481A JPS60254214A (ja) | 1984-05-31 | 1984-05-31 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59109481A JPS60254214A (ja) | 1984-05-31 | 1984-05-31 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60254214A true JPS60254214A (ja) | 1985-12-14 |
Family
ID=14511333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59109481A Pending JPS60254214A (ja) | 1984-05-31 | 1984-05-31 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60254214A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0678456A (ja) * | 1990-02-28 | 1994-03-18 | Arrow Fastener Co Inc | 電池により電力を供給される装置の電機子を駆動する装置 |
| FR2718860A1 (fr) * | 1994-04-19 | 1995-10-20 | Alcatel Mobile Comm France | Dispositif d'économie d'énergie dans un terminal de communication portatif. |
| JP2008062360A (ja) * | 2006-09-11 | 2008-03-21 | Hitachi Koki Co Ltd | 動力工具 |
-
1984
- 1984-05-31 JP JP59109481A patent/JPS60254214A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0678456A (ja) * | 1990-02-28 | 1994-03-18 | Arrow Fastener Co Inc | 電池により電力を供給される装置の電機子を駆動する装置 |
| FR2718860A1 (fr) * | 1994-04-19 | 1995-10-20 | Alcatel Mobile Comm France | Dispositif d'économie d'énergie dans un terminal de communication portatif. |
| EP0678804A1 (fr) * | 1994-04-19 | 1995-10-25 | Alcatel Mobile Communication France | Dispositif d'économie d'énergie dans un terminal de communication portatif |
| AU679838B2 (en) * | 1994-04-19 | 1997-07-10 | Societe Anonyme Dite : Alcatel Mobile Communication France | Energy saving device in a portable communication terminal |
| JP2008062360A (ja) * | 2006-09-11 | 2008-03-21 | Hitachi Koki Co Ltd | 動力工具 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2676966B2 (ja) | シングルチップマイクロコンピュータ | |
| EP0865159B1 (en) | Low power, high accuracy clock circuit and method for integrated circuits | |
| JP2004021574A5 (ja) | ||
| JPS60254214A (ja) | 半導体集積回路 | |
| JP2004260648A (ja) | パワーオンリセット回路 | |
| US5587675A (en) | Multiclock controller | |
| US6496078B1 (en) | Activating on-chip oscillator using ring oscillator | |
| JPS63172345A (ja) | スイツチデ−タ入力装置 | |
| US5640130A (en) | On-off controlled oscillator with circuit for masking glitches | |
| JPS60129820A (ja) | 実行休止制御装置 | |
| JP2954199B1 (ja) | 発振制御回路 | |
| JP2830216B2 (ja) | スタンバイ回路 | |
| JP2695547B2 (ja) | 復帰入力回路 | |
| JPH0282306A (ja) | デイジタル回路用電力制御装置 | |
| JPS6270923A (ja) | 発振回路を備えた集積回路 | |
| JP2001005552A (ja) | 消費電力低減回路 | |
| JPH0763146B2 (ja) | スタンバイ回路 | |
| JP2953713B2 (ja) | 半導体集積回路 | |
| JPH0713655A (ja) | 半導体集積回路 | |
| JPH09270690A (ja) | 駆動電圧制御回路 | |
| JPS5850060A (ja) | 電子式卓上計算機 | |
| JPH0326112A (ja) | 集積回路装置 | |
| JPS60105026A (ja) | マイクロコンピユ−タ | |
| JPS6029751Y2 (ja) | 電子時計 | |
| JPS5870336A (ja) | 情報処理装置 |