JPS60253327A - ダブルス−パ−ヘテロダイン方式のチユ−ナ - Google Patents
ダブルス−パ−ヘテロダイン方式のチユ−ナInfo
- Publication number
- JPS60253327A JPS60253327A JP10834084A JP10834084A JPS60253327A JP S60253327 A JPS60253327 A JP S60253327A JP 10834084 A JP10834084 A JP 10834084A JP 10834084 A JP10834084 A JP 10834084A JP S60253327 A JPS60253327 A JP S60253327A
- Authority
- JP
- Japan
- Prior art keywords
- local oscillation
- circuit
- microstrip line
- signal
- difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D9/00—Demodulation or transference of modulation of modulated electromagnetic waves
- H03D9/06—Transference of modulation using distributed inductance and capacitance
- H03D9/0608—Transference of modulation using distributed inductance and capacitance by means of diodes
- H03D9/0633—Transference of modulation using distributed inductance and capacitance by means of diodes mounted on a stripline circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J3/00—Continuous tuning
- H03J3/02—Details
- H03J3/16—Tuning without displacement of reactive element, e.g. by varying permeability
- H03J3/18—Tuning without displacement of reactive element, e.g. by varying permeability by discharge tube or semiconductor device simulating variable reactance
- H03J3/185—Tuning without displacement of reactive element, e.g. by varying permeability by discharge tube or semiconductor device simulating variable reactance with varactors, i.e. voltage variable reactive diodes
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Superheterodyne Receivers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はテレビジョン信号等を受信するダブルス−パー
ヘテロダイン方式のチューナに関し、更に詳しくは、第
１および第２の局部発振信号の差の周波数信号をＰＬＬ
回路に入力し、該ＰＬＬ回路からの出力により第１の局
部発振信号の周波数を制御するようにしたチー−すに関
するものである。
ヘテロダイン方式のチューナに関し、更に詳しくは、第
１および第２の局部発振信号の差の周波数信号をＰＬＬ
回路に入力し、該ＰＬＬ回路からの出力により第１の局
部発振信号の周波数を制御するようにしたチー−すに関
するものである。
第１図は、第１および第２の局部発振信号の差の周波数
信号を使いＰＬＬ回路により第１の局部発振信号の周波
数を制御するダブルス−パーへテロダイン方式チー−す
の従来例を示すブロック図である。
信号を使いＰＬＬ回路により第１の局部発振信号の周波
数を制御するダブルス−パーへテロダイン方式チー−す
の従来例を示すブロック図である。
第１図において、１はＲＦ入力用のアンテナ、２はＢＰ
’広帯域増幅器、３は第１ミクザ、４は帯域フィルタ、
５は第２ミクサ、６は帯域フィルタ、７は中間周波増幅
器、８は中間周波信播出力端子、９および１０はそれぞ
れ分配器、１１は第１の局部発振器、１２は合成器、１
３は第２の局部発振器、１４は第３ミクサ、１５は低域
フィルタ、１６はプログラマブルデバイダ、１７はチャ
ネル番号入力装置、１８は位相検波器、１９は基準発振
器、２０は低域フィルタである。
’広帯域増幅器、３は第１ミクザ、４は帯域フィルタ、
５は第２ミクサ、６は帯域フィルタ、７は中間周波増幅
器、８は中間周波信播出力端子、９および１０はそれぞ
れ分配器、１１は第１の局部発振器、１２は合成器、１
３は第２の局部発振器、１４は第３ミクサ、１５は低域
フィルタ、１６はプログラマブルデバイダ、１７はチャ
ネル番号入力装置、１８は位相検波器、１９は基準発振
器、２０は低域フィルタである。
第１局部発振器１１および第２局部発振器１３からのそ
れぞれの発振信号は分配器９あるいは１０によりそれぞ
れ第１ミクサ３および第２ミクサ５への励振信号と合成
器１２への入力信号とに分配される。合成器１２に入力
した２つの発振信号はそこで合成され、さらに第３ミク
サ１４に入力して両者の差の周波数信号が作り出される
。そしてその差の周波数信号は低域フィルタ１５を介し
て、１０グラマプルデバイダ１６以降で構成されるＰＬ
Ｌ回路に入力され、核ＰＬＬ回路の出力により第１局部
発振器１１の発振周波数を制御する。
れぞれの発振信号は分配器９あるいは１０によりそれぞ
れ第１ミクサ３および第２ミクサ５への励振信号と合成
器１２への入力信号とに分配される。合成器１２に入力
した２つの発振信号はそこで合成され、さらに第３ミク
サ１４に入力して両者の差の周波数信号が作り出される
。そしてその差の周波数信号は低域フィルタ１５を介し
て、１０グラマプルデバイダ１６以降で構成されるＰＬ
Ｌ回路に入力され、核ＰＬＬ回路の出力により第１局部
発振器１１の発振周波数を制御する。
この様な従来の技術においては、差の周波数信号を作り
出す回路として分配器９，１０、合成器１２、ミクサ１
４、低域フィルタ１５がそれぞれ必要であるため、回路
規模が大きくなる欠点があった。
出す回路として分配器９，１０、合成器１２、ミクサ１
４、低域フィルタ１５がそれぞれ必要であるため、回路
規模が大きくなる欠点があった。
さらに又、第２の局部発振信号が第１の局部発振信号側
に混入すると、第１ミクサ３において、第１および第２
の局部発振信号およびその高調波によって、中間周波信
号帯域に妨害が発生する欠点があった。しかも、この妨
害を防止するためには、分配器９，１０および合成器１
２にそれぞれ分離回路等を設けて、局部発振信号同士が
互いに干渉し合うのを抑圧しなけれはならず、そうする
とさらに回路規模が大きくなってしまう。
に混入すると、第１ミクサ３において、第１および第２
の局部発振信号およびその高調波によって、中間周波信
号帯域に妨害が発生する欠点があった。しかも、この妨
害を防止するためには、分配器９，１０および合成器１
２にそれぞれ分離回路等を設けて、局部発振信号同士が
互いに干渉し合うのを抑圧しなけれはならず、そうする
とさらに回路規模が大きくなってしまう。
本発明の目的は、上記した様な従来技術の欠点を除去し
、回路規模が大きくならず、中間周波信号帯域に妨害が
発生ゴるのを抑圧したダブルス−パーヘテロダイン方式
のチューナを提供することにある。
、回路規模が大きくならず、中間周波信号帯域に妨害が
発生ゴるのを抑圧したダブルス−パーヘテロダイン方式
のチューナを提供することにある。
上記の目的を達成する為、本発明においては、第２の局
部発振信号のｉ波長相当のマイクロストリップ線路と、
該マイクロストリップ線路の両端間に直列に接続される
２個のダイオードと、該ダイオード同士の接続点に接続
され第１の局部発振信号が入力される第１の入力回路と
、前記マイクロストリップ線路の一端に接続され前記第
２の局部発振信号が入力される第２の人、力回路と、前
記マイクロストリップ線路のほぼ中点に接続され前記第
１および第２の局部発振信号の差の周波数信号を出力す
る出力回路とを少なくも具備し、該出力回路からの差の
周波数信号をＰＬＬ回路に入力するようにした。
部発振信号のｉ波長相当のマイクロストリップ線路と、
該マイクロストリップ線路の両端間に直列に接続される
２個のダイオードと、該ダイオード同士の接続点に接続
され第１の局部発振信号が入力される第１の入力回路と
、前記マイクロストリップ線路の一端に接続され前記第
２の局部発振信号が入力される第２の人、力回路と、前
記マイクロストリップ線路のほぼ中点に接続され前記第
１および第２の局部発振信号の差の周波数信号を出力す
る出力回路とを少なくも具備し、該出力回路からの差の
周波数信号をＰＬＬ回路に入力するようにした。
第２図は本発明の一実施例を示すブロック図である。
第２図において、２１は第１局部発振器、２２は結合回
路、２３は第１局部発振器号入力端子、２４は＋１３ｔ
、原端子、２５はリアクタンス回路、２６および２７は
それぞれミクサダイオード、２８は１８０゜移相器、２
９は低域フィルタ、３０は増幅器、３１は差信号出力端
子、３２は第２局部発振信号入力端子、３３は結合回路
、３４は第２局部発振器、３５は十Ｂ電源端子である。
路、２３は第１局部発振器号入力端子、２４は＋１３ｔ
、原端子、２５はリアクタンス回路、２６および２７は
それぞれミクサダイオード、２８は１８０゜移相器、２
９は低域フィルタ、３０は増幅器、３１は差信号出力端
子、３２は第２局部発振信号入力端子、３３は結合回路
、３４は第２局部発振器、３５は十Ｂ電源端子である。
第１局部発振器２１および第２局部発振器３４からそれ
ぞれ発した第１および第２の局部発振信号は、それぞれ
結合回路（マイクロストリップ線路、抵抗、コンデンサ
等から成る回路）２２゜３３によってピックアップされ
、妨害特性および差信号レベルが最適化される。次にそ
れぞれの信号は、第１図に示した第３ミクサ１４に相当
するダイオード２６．．２７および１８０ｅ移相器２８
から成る回路に入力され、第１および第２の局部発振信
号の差の周波数信号が作り出される。この回路は、第２
局部発振信号入力端子３２からの第２局部発振信号が第
１局部発振信号入力端子２３に現われるのを抑圧する、
いわゆＺシングルバランス形のミクサであり、第１ミク
サにおいて第１および第２の局部発振信号およびその高
調波によって、中間周波信号帯域に妨害が発生するのを
抑圧している。該回路から出力した信号は低域フィルタ
２９に入力され、そこで差の周波数信号が取り出される
。即ち、低域フィルタ２９は差の周波数信号を通過させ
、第１および第２局部発振信号の様な高域周波数成分を
減衰させる働きを持つ。そして、取り出された差の周波
数信号は増幅器３０ヲ介して出力端子３１より出力され
る。
ぞれ発した第１および第２の局部発振信号は、それぞれ
結合回路（マイクロストリップ線路、抵抗、コンデンサ
等から成る回路）２２゜３３によってピックアップされ
、妨害特性および差信号レベルが最適化される。次にそ
れぞれの信号は、第１図に示した第３ミクサ１４に相当
するダイオード２６．．２７および１８０ｅ移相器２８
から成る回路に入力され、第１および第２の局部発振信
号の差の周波数信号が作り出される。この回路は、第２
局部発振信号入力端子３２からの第２局部発振信号が第
１局部発振信号入力端子２３に現われるのを抑圧する、
いわゆＺシングルバランス形のミクサであり、第１ミク
サにおいて第１および第２の局部発振信号およびその高
調波によって、中間周波信号帯域に妨害が発生するのを
抑圧している。該回路から出力した信号は低域フィルタ
２９に入力され、そこで差の周波数信号が取り出される
。即ち、低域フィルタ２９は差の周波数信号を通過させ
、第１および第２局部発振信号の様な高域周波数成分を
減衰させる働きを持つ。そして、取り出された差の周波
数信号は増幅器３０ヲ介して出力端子３１より出力され
る。
尚、リアクタンス回路２５は差信号電流を流し、第１局
部発振信号に対して整合をとるための回路である。
部発振信号に対して整合をとるための回路である。
第３図は第２図における実施例の一具体例を示す回路図
である。
である。
本回路は、２．１〜２．９５ＧＨｚを発振させる第１局
部発振器と３．０４５７５ （）Ｈｚを発振させる第２
局部発振器とを有するチューナにおいて用いられる回路
の回路例である。
部発振器と３．０４５７５ （）Ｈｚを発振させる第２
局部発振器とを有するチューナにおいて用いられる回路
の回路例である。
第３図に８いて、３６〜４５はそれぞれ抵抗器、４６〜
５０ 、５３はそれぞれマイクロストリップ線路で構成
した高インピーダンス回路、５１はコイル、５２はチョ
ークコイルである。５４〜６０はそれぞれマイクロスト
リップ線路、６１〜７０はそれぞれコンデンサ、７１お
よび７２はそれぞれＦＢＴ、７３はバイポーラトランジ
スタ、７４．７５はそれぞれバラクタダイオード、７６
．７７はそれぞれミクサダイオードである。７８は同調
電圧端子、７９は第１局部発振信号出力端子、８０は第
２局部発振信号出力端子、８１は十Ｂ電源端子、８２は
差信号出力端子である。尚、マイクロストリップ線路６
０は第２の局部発振信号の一波長相当の線路であり第２
図における１８０６移相器２８を構成している。
５０ 、５３はそれぞれマイクロストリップ線路で構成
した高インピーダンス回路、５１はコイル、５２はチョ
ークコイルである。５４〜６０はそれぞれマイクロスト
リップ線路、６１〜７０はそれぞれコンデンサ、７１お
よび７２はそれぞれＦＢＴ、７３はバイポーラトランジ
スタ、７４．７５はそれぞれバラクタダイオード、７６
．７７はそれぞれミクサダイオードである。７８は同調
電圧端子、７９は第１局部発振信号出力端子、８０は第
２局部発振信号出力端子、８１は十Ｂ電源端子、８２は
差信号出力端子である。尚、マイクロストリップ線路６
０は第２の局部発振信号の一波長相当の線路であり第２
図における１８０６移相器２８を構成している。
第１局部発振信号は、十Ｂ電源ラインから抵抗３９およ
び直流阻止コンデンサ６１で構成される直９列回路と図
示はしていないがマイクロストリップ線路構成となって
いる線路とによってピックアップされ、ダイオード７６
および７７の接続点に入力される。この７１イクロスト
リツプ線路は湿式多層厚膜基板構成の場合に基板内部に
多層化したマイクロストリップ線路として配置すること
が可能である。
び直流阻止コンデンサ６１で構成される直９列回路と図
示はしていないがマイクロストリップ線路構成となって
いる線路とによってピックアップされ、ダイオード７６
および７７の接続点に入力される。この７１イクロスト
リツプ線路は湿式多層厚膜基板構成の場合に基板内部に
多層化したマイクロストリップ線路として配置すること
が可能である。
又、第２局部発振信号は、直流阻止コンデンサ６５と第
１局部発振信号の場合と同様のマイクロストリップ線路
とＫよって引き出され、１８０゜移相器ｆＭ成するマイ
クロストリップ線路６０の一端に入力される。なお、接
地間にマイクロストリップ線路５８を配し整合等の最適
化も図っている。
１局部発振信号の場合と同様のマイクロストリップ線路
とＫよって引き出され、１８０゜移相器ｆＭ成するマイ
クロストリップ線路６０の一端に入力される。なお、接
地間にマイクロストリップ線路５８を配し整合等の最適
化も図っている。
ダイオード７６ 、７７およびマイクロストリップ線路
（１８０°移相器）６０で構成されるミキサにおい−Ｃ
は、入力された第１および第２の局部発振信号から両者
の差の周波数信号を作り出し、マイクロストリップ線路
６０のほぼ中点から出力している。出力された差の周波
数信号は、コイル５１とコンデンサ６６より成る低域フ
ィルタを介して、トランジスタ７３から成る増幅器に入
力されそこで、後段に接続されるプログラマブルデバイ
グ（図示せず）の動作感度才で、レベルが高められた後
、出力端子８２より出力される。
（１８０°移相器）６０で構成されるミキサにおい−Ｃ
は、入力された第１および第２の局部発振信号から両者
の差の周波数信号を作り出し、マイクロストリップ線路
６０のほぼ中点から出力している。出力された差の周波
数信号は、コイル５１とコンデンサ６６より成る低域フ
ィルタを介して、トランジスタ７３から成る増幅器に入
力されそこで、後段に接続されるプログラマブルデバイ
グ（図示せず）の動作感度才で、レベルが高められた後
、出力端子８２より出力される。
尚、マイクロストリップ線路５９は差信号の電流を流す
と同時に第１局部発振信号に対して整合をとる回路であ
る。
と同時に第１局部発振信号に対して整合をとる回路であ
る。
ダイオード７６．７７およびマイクロストリップ線路６
０で構成されるシングルバランス形ミクサにおいて、第
２局部発振信号がダイオード７６゜７７０接続点つまり
第１局部発振信号入力端子に抑圧されて現われることは
周知であり、したがって、このミクサを用いることによ
り、第２局部発振信号が第１．ミクサに漏れ込んで妨害
となるのを抑圧できる。
０で構成されるシングルバランス形ミクサにおいて、第
２局部発振信号がダイオード７６゜７７０接続点つまり
第１局部発振信号入力端子に抑圧されて現われることは
周知であり、したがって、このミクサを用いることによ
り、第２局部発振信号が第１．ミクサに漏れ込んで妨害
となるのを抑圧できる。
又、第１および第２局部発振信号のピックアップを十Ｂ
電源ラインを介して行なうことにより、結合回路の第１
および第２局部発振器に与える影響は十分に小さくなり
、さらに結合回路を構成する抵抗、コンデンサおよびマ
イクロストリップ線路を最適化することにより、第１お
よび第２局部発振信号同士で生じる妨害の抑圧効果が高
まる。
電源ラインを介して行なうことにより、結合回路の第１
および第２局部発振器に与える影響は十分に小さくなり
、さらに結合回路を構成する抵抗、コンデンサおよびマ
イクロストリップ線路を最適化することにより、第１お
よび第２局部発振信号同士で生じる妨害の抑圧効果が高
まる。
本実施例によれば、回路の規模を第３図で明らかな様に
小さくすることができ、又、妨害抑圧効果も高めること
ができる。
小さくすることができ、又、妨害抑圧効果も高めること
ができる。
本発明によれば、回路規模を小さくすることができ、さ
らに、中間周波信号帯域に妨害が発生するのを抑圧する
ことができる。
らに、中間周波信号帯域に妨害が発生するのを抑圧する
ことができる。
第３図に示した回路をチェーナ本体に組み込み試作した
ところでは、第１および第２局部発振信号同士の相互干
渉による妨害が２５０ＭＨｚおよび４７０ＭＨｚにおい
て、いずれも第１局部発振信号の１０次の妨害で一１１
０ｄＢＷ以下の抑圧効果が得られている。
ところでは、第１および第２局部発振信号同士の相互干
渉による妨害が２５０ＭＨｚおよび４７０ＭＨｚにおい
て、いずれも第１局部発振信号の１０次の妨害で一１１
０ｄＢＷ以下の抑圧効果が得られている。
また、局部発振信号の差の周波数信号成分の高調波によ
る妨害が、入力信号のＤ／Ｕ＝１の妨害信号１波に対し
て出力Ｓ／Ｉで一７０ｄＢ以上の性能が確認されている
。
る妨害が、入力信号のＤ／Ｕ＝１の妨害信号１波に対し
て出力Ｓ／Ｉで一７０ｄＢ以上の性能が確認されている
。
第１図はダブルス−パーヘテロダイン方式のチー−すの
従来例を示すブロック図、第２図は本発明の一実施例を
示すブロック図、第３図は第２図における実施例の一具
体例を示す回路図である。 ９．１０・・・分配器 １２・・・合成器１１・・・第
１局部発振器 １３・・・第２局部発振器１４・・・第
３ミクサ １６・・・プログラマブルデバイダ １８・・・位相検波器 １９・・・基準発振器２１・・
・第１局部発振器 ２２．３３・・・結合回路３４・・
・第２局部発振器 ２８・・・１８０°移相器２９・・
・低域フィルタ ３０・・・増幅器２６ 、２７・・・
ダイオード ７１．７２・・・ＦＥＴ７４ 、７５・・
・バラクタダイオード７６ 、７７・・・ダイオード ６０・・・マイクロストリップ線路 ７３・・・バイポーラトランジスタ 代理人弁理士 高 橋 明 第 １ 国 ′フ
従来例を示すブロック図、第２図は本発明の一実施例を
示すブロック図、第３図は第２図における実施例の一具
体例を示す回路図である。 ９．１０・・・分配器 １２・・・合成器１１・・・第
１局部発振器 １３・・・第２局部発振器１４・・・第
３ミクサ １６・・・プログラマブルデバイダ １８・・・位相検波器 １９・・・基準発振器２１・・
・第１局部発振器 ２２．３３・・・結合回路３４・・
・第２局部発振器 ２８・・・１８０°移相器２９・・
・低域フィルタ ３０・・・増幅器２６ 、２７・・・
ダイオード ７１．７２・・・ＦＥＴ７４ 、７５・・
・バラクタダイオード７６ 、７７・・・ダイオード ６０・・・マイクロストリップ線路 ７３・・・バイポーラトランジスタ 代理人弁理士 高 橋 明 第 １ 国 ′フ
Claims (1)
- 【特許請求の範囲】 １）第１および第２の局部発振信号の差の周波数信号を
入力されるＰＬＬ回路の出力により前記第１の局部発振
信号の周波数を制御するようにしたダブルス−パーヘテ
ロゲイン方式のチューナにおいて、前記第２の局部発振
信号のｉ波長相当のマイクロストリップ線路と、該マイ
クロス） ＩＪツブ線路の両端間に直列に接続される２
個のダイオードと、該タ２イオード同士の接続点に接続
され前記第１の局部発振信号が入力される第１の入力回
路と、前記マイクロストリップ線路の一端に接続され前
記第２の局部発振信号が入力される第２の入力回路と、
前記マイクロストリップ線路のほぼ中点に接続され前記
第１および第２の局部発振信号の差の周波数信号を出力
する出力回路とを少なくも具備し、該出力回路からの差
の周波数信号をＰＬＬ回路に入力するようにしたことを
特徴とするチー−す。 ２、特許請求の範囲第１項に記載のチー−すにおいて、
前記第１の入力回路は、抵抗と直流阻止コンデンサとマ
イクロストリップ線路との直列接続回路と、前記ダイオ
ード同士の接続点と接地点との間に接続され差の周波数
信号の電流路となり第１の局部発振信号に対して高イン
ピーダンスとなるマイクロストリップ線路とから成るこ
とを特徴とするチューナ。 ３）特許請求の範囲第１項に記載のチューナにおいて、
前記第２の入力回路ｔま、第１のマイクロストリップ線
路と直流阻止コンデンサとの直列接続回路と、前記第１
のマイクロストリップ線路と接地点との間に接続された
第２のマイクロストリップ線路とから成ることを特徴と
するチューナ。 ４）特許請求の範囲第１項に記載のチューナにおいて、
前記出力回路は、差の周波数信号を通過させる低域フィ
ルタと、差の周波数信号を増幅する増幅回路とから成る
ことを特徴とする特ニーす。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10834084A JPS60253327A (ja) | 1984-05-30 | 1984-05-30 | ダブルス−パ−ヘテロダイン方式のチユ−ナ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10834084A JPS60253327A (ja) | 1984-05-30 | 1984-05-30 | ダブルス−パ−ヘテロダイン方式のチユ−ナ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60253327A true JPS60253327A (ja) | 1985-12-14 |
Family
ID=14482205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10834084A Pending JPS60253327A (ja) | 1984-05-30 | 1984-05-30 | ダブルス−パ−ヘテロダイン方式のチユ−ナ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60253327A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5239013B1 (ja) * | 1970-05-21 | 1977-10-03 | ||
| JPS56102133A (en) * | 1980-01-21 | 1981-08-15 | Hitachi Ltd | Television tuner |
-
1984
- 1984-05-30 JP JP10834084A patent/JPS60253327A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5239013B1 (ja) * | 1970-05-21 | 1977-10-03 | ||
| JPS56102133A (en) * | 1980-01-21 | 1981-08-15 | Hitachi Ltd | Television tuner |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5930686A (en) | Integrated transceiver circuit packaged component | |
| JPH038129B2 (ja) | ||
| US4710970A (en) | Method of and apparatus for generating a frequency modulated ultrahigh frequency radio transmission signal | |
| US5418500A (en) | High-frequency oscillator circuit | |
| US2880312A (en) | Transistor oscillator-mixer with received and local oscillations applied between emitter and base | |
| JPH05243984A (ja) | 位相同期発振器 | |
| JPS60253327A (ja) | ダブルス−パ−ヘテロダイン方式のチユ−ナ | |
| US4249038A (en) | Stereo decoder with 19KHz-pilot suppression and improved oscillator phase locking | |
| US2256067A (en) | Receiver selectivity control | |
| JPH0629753A (ja) | 高周波負帰還増幅器 | |
| JP2707476B2 (ja) | Ｆｍ検波回路 | |
| JPH0246130Y2 (ja) | ||
| JPS6012815B2 (ja) | 位相制御回路 | |
| JPH024505Y2 (ja) | ||
| JP2911683B2 (ja) | Ｆｍ／ａｍ受信回路 | |
| JPH0352044Y2 (ja) | ||
| US4525681A (en) | Narrow-band amplifier, more specifically television intermediate frequency amplifier | |
| JPS5952852B2 (ja) | 周波数シンセサイザ | |
| JP3065761B2 (ja) | フィルタ装置 | |
| JPH0644183Y2 (ja) | 複同調回路 | |
| JP2971656B2 (ja) | フィルタ装置 | |
| JPH079458Y2 (ja) | チューナの局部発振回路 | |
| JPS5842326A (ja) | コンバ−タ回路 | |
| JPH07235885A (ja) | ラジオ受信回路 | |
| JPH0677917A (ja) | Ｆｍ／ａｍ受信回路 |