JPS6025316A - 全電源の共通モ−ド入力を有する比較回路 - Google Patents
全電源の共通モ−ド入力を有する比較回路Info
- Publication number
- JPS6025316A JPS6025316A JP59132805A JP13280584A JPS6025316A JP S6025316 A JPS6025316 A JP S6025316A JP 59132805 A JP59132805 A JP 59132805A JP 13280584 A JP13280584 A JP 13280584A JP S6025316 A JPS6025316 A JP S6025316A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- coupled
- input terminal
- supply voltage
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/0038—Circuits for comparing several input signals and for indicating the result of this comparison, e.g. equal, different, greater, smaller (comparing pulses or pulse trains according to amplitude)
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2409—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using bipolar transistors
- H03K5/2418—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using bipolar transistors with at least one differential stage
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Amplifiers (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の背景
本発明は、一般的には、比較回路に関するものであシ、
詳細に云えば、入力信号電圧が、第１電源電圧に殆んど
等しい第１電圧から、第２低電源電圧に殆んど等しい第
２電圧まで、変化しうる比較回路に関するものである。
詳細に云えば、入力信号電圧が、第１電源電圧に殆んど
等しい第１電圧から、第２低電源電圧に殆んど等しい第
２電圧まで、変化しうる比較回路に関するものである。
比較回路は、入力電圧レベルが、一方または他方電源電
圧まで揺れるのは許されるが、両電圧にまでの揺れは許
されないことが知られている。例エバ、ナショナル・セ
ミコンダクタ製のＬＭ１２４ ハ、入力電圧全接地に移
行させることを可能にしている。然し入力電圧が、正電
源電圧（たとえば５ボルト）に等しいレベルまで到達し
ようとすれば、差動対（ｄｉｔｔｅｒｅｎｔｉａｌ ｐ
ａｉｒ） ｆ供給するＰＮＰ電流源（ｃｕｒｒａｎｔ
５ｏｕｒｃｅ）が、ターンオフされる。これと対照的に
、フェアチャイルド製のμＡ７４１は、入力電源が正電
源電圧まで高くなるのは許される。
圧まで揺れるのは許されるが、両電圧にまでの揺れは許
されないことが知られている。例エバ、ナショナル・セ
ミコンダクタ製のＬＭ１２４ ハ、入力電圧全接地に移
行させることを可能にしている。然し入力電圧が、正電
源電圧（たとえば５ボルト）に等しいレベルまで到達し
ようとすれば、差動対（ｄｉｔｔｅｒｅｎｔｉａｌ ｐ
ａｉｒ） ｆ供給するＰＮＰ電流源（ｃｕｒｒａｎｔ
５ｏｕｒｃｅ）が、ターンオフされる。これと対照的に
、フェアチャイルド製のμＡ７４１は、入力電源が正電
源電圧まで高くなるのは許される。
然し入力電圧が、接地まで降下すれば、回路に組み込ま
れた電流ミラー（ｃｕｒｒｅｎｔ ｍ１ｒｒｏｒ）が、
ターンオフするであろう。
れた電流ミラー（ｃｕｒｒｅｎｔ ｍ１ｒｒｏｒ）が、
ターンオフするであろう。
発明の′ｊ４″を要
本発明の目的は、改良された比較器回路を提供すること
である。
である。
本発明の他の目的は、入力信号電圧レベルが、高電録電
圧（たとえば５ボルト）よシ他′亀源電圧（たとえば接
地または、それ以下）まで変化しうる比較回路を提供す
ることである。
圧（たとえば５ボルト）よシ他′亀源電圧（たとえば接
地または、それ以下）まで変化しうる比較回路を提供す
ることである。
本発明の広範な観点によシ、第１′亀源電圧と第２ ′
ｒＩＬｇｔ圧間で変化しうる第１及び第２入力端子を比
較し、第１及び第２ＶＬ源′亀圧によって動力を供給さ
れるのに適合される回路が具えられており、下記の構成
から成る。即ち、該回路出力に接続されたカレント・ミ
ラ一手段；前記電流ミラ一手段及び前記出力に結合され
、前記第１入力端子％圧が、第２入力端子よシすこし低
いか、またけ、第２入力端子が、第１電源電圧より、す
こし低いか、殆んど等しい場合に、前記出力における電
圧を低下させるようにミラープル電流（ｍｉｒｒｏｒａ
ｂｌｅ ｃｕｒｒ−ｅｎｔ ）を電流ミラ一手段に供給
し、また前記第２入力端子が、前記第１入力端子より少
し低く、マた前記第１入力端子が前記第１電源電圧より
すこし低いか、または殆んど等しい場合には、前記出力
における電圧を増加するように前記出力に電流を供給す
る第１トランジスタ手段；前記電流ミラ一手段及び前記
出力に結合され、前記第１人力′醒圧が第２入力端子よ
シ僅かに低く、また、第１入力端子が前記第２電源電圧
よシすこし高いか殆んど等しい場合、前記出力における
電圧を低下させるようにミラープル電流を電流ミラ一手
段に供給し、°また、前記第２入力端子が第１入力端子
よりすこし低く、また、第２入力端子が第２電源電圧よ
υすこし高いか又は殆んど等しい場合に、前記出力にお
ける電圧を増加するように前記出力に電流を供給する第
２トランジスタ手段；よシ構成される。
ｒＩＬｇｔ圧間で変化しうる第１及び第２入力端子を比
較し、第１及び第２ＶＬ源′亀圧によって動力を供給さ
れるのに適合される回路が具えられており、下記の構成
から成る。即ち、該回路出力に接続されたカレント・ミ
ラ一手段；前記電流ミラ一手段及び前記出力に結合され
、前記第１入力端子％圧が、第２入力端子よシすこし低
いか、またけ、第２入力端子が、第１電源電圧より、す
こし低いか、殆んど等しい場合に、前記出力における電
圧を低下させるようにミラープル電流（ｍｉｒｒｏｒａ
ｂｌｅ ｃｕｒｒ−ｅｎｔ ）を電流ミラ一手段に供給
し、また前記第２入力端子が、前記第１入力端子より少
し低く、マた前記第１入力端子が前記第１電源電圧より
すこし低いか、または殆んど等しい場合には、前記出力
における電圧を増加するように前記出力に電流を供給す
る第１トランジスタ手段；前記電流ミラ一手段及び前記
出力に結合され、前記第１人力′醒圧が第２入力端子よ
シ僅かに低く、また、第１入力端子が前記第２電源電圧
よシすこし高いか殆んど等しい場合、前記出力における
電圧を低下させるようにミラープル電流を電流ミラ一手
段に供給し、°また、前記第２入力端子が第１入力端子
よりすこし低く、また、第２入力端子が第２電源電圧よ
υすこし高いか又は殆んど等しい場合に、前記出力にお
ける電圧を増加するように前記出力に電流を供給する第
２トランジスタ手段；よシ構成される。
好まし囚実施例の説明
第１図に■示される回路は、非反転入力端子２゜反転入
力端子４及び出力端子６を具える。その回路は第１電源
電圧Ｖ＋ （たとえば５ポルト）及び、第２電源電圧（
この場合は接地）によシミ圧が供給される。よシ正の電
源電圧に実質的に等しい電圧レベルまで入力が到達する
ことを許す回路部公社、ＮＰＮトランジスタＩＢ及びダ
イオード手段２０を含む電流ミラー回路１６に関連して
動作するＮＰＮ入カトランジスタ８及び１．０ 、 Ｐ
ＮＰ ）ランジスタ１２及び１４ｉ具える。入力ｌ・ラ
ンジスタ８及びｌＯは、ベース電極をそれぞれ入力端子
２及び４に結合させ、各々は、コレクタを第１電源電圧
（Ｖ＋）に接続させる。トランジスタ８及び１０のエミ
ッタは、トランジスタ１２及び１４のエミッタに、それ
ぞれ接続される。トランジスタ１２及び１４のベース電
極は１緒に接続され、トランジスタｎ及び１４の各第１
コレクタに接続される。トランジスタ１２の第２コレク
タは、トランジスタ１８のベースとダイオード手段２０
の陽極に接続される。電流源（ｃｕｒｒｅｎｔ ５ｏｕ
ｒｃｅ）１３は、トランジスタ１２のベースと接地間に
接続される。トランジスタ１８のエミッタ及びダイオー
ド手段２０の陰極はともに、第２電源電圧（接地）にる
０ 人力を完全に低電源電圧までの降下を可能にする回路部
分は、電流ミラー回路１６と関連して動作するＰＮＰ
）ランジスタ２２ 、２４ 、２６ 、２８及び電流源
３０の全部である。トランジスタ２４及び２６のエミッ
タは、電流源３０を介してＶ＋に接続される。トランジ
スタ２２及び詔のベース線、それぞれ、入力端子２及び
４に接続され、各コレクタ社接地に接続される。
力端子４及び出力端子６を具える。その回路は第１電源
電圧Ｖ＋ （たとえば５ポルト）及び、第２電源電圧（
この場合は接地）によシミ圧が供給される。よシ正の電
源電圧に実質的に等しい電圧レベルまで入力が到達する
ことを許す回路部公社、ＮＰＮトランジスタＩＢ及びダ
イオード手段２０を含む電流ミラー回路１６に関連して
動作するＮＰＮ入カトランジスタ８及び１．０ 、 Ｐ
ＮＰ ）ランジスタ１２及び１４ｉ具える。入力ｌ・ラ
ンジスタ８及びｌＯは、ベース電極をそれぞれ入力端子
２及び４に結合させ、各々は、コレクタを第１電源電圧
（Ｖ＋）に接続させる。トランジスタ８及び１０のエミ
ッタは、トランジスタ１２及び１４のエミッタに、それ
ぞれ接続される。トランジスタ１２及び１４のベース電
極は１緒に接続され、トランジスタｎ及び１４の各第１
コレクタに接続される。トランジスタ１２の第２コレク
タは、トランジスタ１８のベースとダイオード手段２０
の陽極に接続される。電流源（ｃｕｒｒｅｎｔ ５ｏｕ
ｒｃｅ）１３は、トランジスタ１２のベースと接地間に
接続される。トランジスタ１８のエミッタ及びダイオー
ド手段２０の陰極はともに、第２電源電圧（接地）にる
０ 人力を完全に低電源電圧までの降下を可能にする回路部
分は、電流ミラー回路１６と関連して動作するＰＮＰ
）ランジスタ２２ 、２４ 、２６ 、２８及び電流源
３０の全部である。トランジスタ２４及び２６のエミッ
タは、電流源３０を介してＶ＋に接続される。トランジ
スタ２２及び詔のベース線、それぞれ、入力端子２及び
４に接続され、各コレクタ社接地に接続される。
トランジスタ２２及び詔のエミッタは、夫々トランジス
タ２４及び２６のベース電極に接続される。トランジス
タ２６コレクタは、ダイオード手段２０の陽極に接続さ
れ、トランジスタ２４のコレクタは、電流ミラー１６に
おけるトランジスタ１８のコレクタに接続され、かつト
ランジスタ１４の第２コレクタと同時にレベルシフトＰ
ＮＰトランジスタ３２ベースに接続される。
タ２４及び２６のベース電極に接続される。トランジス
タ２６コレクタは、ダイオード手段２０の陽極に接続さ
れ、トランジスタ２４のコレクタは、電流ミラー１６に
おけるトランジスタ１８のコレクタに接続され、かつト
ランジスタ１４の第２コレクタと同時にレベルシフトＰ
ＮＰトランジスタ３２ベースに接続される。
トランジスタ３２のコレクタは、接地に接続され、トラ
ンジスタ３２のエミッタは、電流源３４′１ｆ：経由し
てＶ＋に接続され、また第１ Ｎ１．ＩＮフォロワート
ランジスタ３６のベースに接続される。トランジスタ３
６のコレクタは、■＋に接続され、トランジスタ３６の
エミッタは、第２ ＮＰＮ ）ランジスタ羽のベース及
び抵抗４０をとおり接地に接続される。トランジスタ３
８のエミッタは、接地に接続され、そのコレクタは、出
力外、■子６及び電流源４２ｔ−経てＶ＋に接続される
。
ンジスタ３２のエミッタは、電流源３４′１ｆ：経由し
てＶ＋に接続され、また第１ Ｎ１．ＩＮフォロワート
ランジスタ３６のベースに接続される。トランジスタ３
６のコレクタは、■＋に接続され、トランジスタ３６の
エミッタは、第２ ＮＰＮ ）ランジスタ羽のベース及
び抵抗４０をとおり接地に接続される。トランジスタ３
８のエミッタは、接地に接続され、そのコレクタは、出
力外、■子６及び電流源４２ｔ−経てＶ＋に接続される
。
入力端子２の電圧は、接地に近く、入力端子４に現われ
る電圧は、入力端子２の電圧に関し、充分に高く、トラ
ンジスタ２６及び２８よシ、トランジスタ２２及び２４
ヲターンオンするのが困難な程高いものと仮定する。接
地に近い入力端子２及び４の電圧では、トランジスタ８
及び１０は非導通であシ、ミラープル電流は電流ミラー
回路に供給されない。
る電圧は、入力端子２の電圧に関し、充分に高く、トラ
ンジスタ２６及び２８よシ、トランジスタ２２及び２４
ヲターンオンするのが困難な程高いものと仮定する。接
地に近い入力端子２及び４の電圧では、トランジスタ８
及び１０は非導通であシ、ミラープル電流は電流ミラー
回路に供給されない。
トランジスタ２４は、よシ導電性にされるから、余分の
電流がトランジスタ１８のコレクタに加えられ、そのコ
レクタ電圧は上昇される。その結果化ずるトランジスタ
３２ベースの電圧上昇は、そのエミッタ電圧を上昇させ
、トランジスタ３８ヲ導通させる。
電流がトランジスタ１８のコレクタに加えられ、そのコ
レクタ電圧は上昇される。その結果化ずるトランジスタ
３２ベースの電圧上昇は、そのエミッタ電圧を上昇させ
、トランジスタ３８ヲ導通させる。
これによシ順次入力端子６の電圧を降下させる。
今度は端子２及び４に現われる電圧が、正電源電圧Ｖ＋
に接近しているものと仮定する。これは、トランジスタ
２２ 、２４ 、２６及び２８を非導通にする。また入
力端子４に現われる電圧が、入力端子２に現われる電圧
に関して充分に高く、従ってトランジスタ８及び１２よ
シもトランジスタ１０及び１４をよシ導通させるものと
仮定する。トランジスタ１２ｉｊ：、ダイオード手段２
０の陽極に、すくないミラープル電流を加えるであろう
。そこでトランジスタ１８のコレクタ電圧は上昇するで
あろう。トランジスタ３２ベース電圧が上昇した時は、
そのエミッタ７１１（圧も上昇するだろう。これによシ
順次トランジスタ３８を導通させる。そうして端子６の
出力電圧は低（ｌｏｗ）に移行するであろう。
に接近しているものと仮定する。これは、トランジスタ
２２ 、２４ 、２６及び２８を非導通にする。また入
力端子４に現われる電圧が、入力端子２に現われる電圧
に関して充分に高く、従ってトランジスタ８及び１２よ
シもトランジスタ１０及び１４をよシ導通させるものと
仮定する。トランジスタ１２ｉｊ：、ダイオード手段２
０の陽極に、すくないミラープル電流を加えるであろう
。そこでトランジスタ１８のコレクタ電圧は上昇するで
あろう。トランジスタ３２ベース電圧が上昇した時は、
そのエミッタ７１１（圧も上昇するだろう。これによシ
順次トランジスタ３８を導通させる。そうして端子６の
出力電圧は低（ｌｏｗ）に移行するであろう。
次に、共通モードＴ［圧（ｃｏ＋ｎｍｏｎ ｍｏｄｅ
ｃｕｒｒｅｎｔ）が正電源電圧に近いま＼であり、入力
端子２の電圧レベルが、入力端子４の電圧レベルよシ上
昇スるものと仮定する。これによシトランジスタ８及び
１２を、トランジスタ１（）及び１４よシも導通させる
。
ｃｕｒｒｅｎｔ）が正電源電圧に近いま＼であり、入力
端子２の電圧レベルが、入力端子４の電圧レベルよシ上
昇スるものと仮定する。これによシトランジスタ８及び
１２を、トランジスタ１（）及び１４よシも導通させる
。
かくして、より多くのミラープル電流がダイオード手段
２０の陽極に供給され、そのダイオード手段は、トラン
ジスタ１８を導通にし、トランジスタ３２ベースからの
迂回（ｄｉｖｅｒｔ）電流はトランジスタ３２のベース
電圧を降下させる。この電圧減少は、トランジスタ３２
のエミッタ’（＠：圧を減少し、トランジスタ：３８を
非導通にする。かくして出力端子６に高１に圧が現われ
る。今、若し、端子２及び４の共通モード電圧が、接地
に近いものとし、入力端子２の電圧が入力端子４の電圧
よシ大きければ、トランジスタ２６及び２８は、トラン
ジスタ２２及び２４よりも、よシ導通ずるであろう。こ
れは、トランジスタ１８のコレクタ′１■圧を降下させ
、その結呆トランジスタ３２のエミッタ電圧及びトラン
ジスタ３６ 、３８のベース電圧は低下し、トランジス
タ３８を非導通とする。か＜ Ｌ、て出力端子６電圧は
上昇する。
２０の陽極に供給され、そのダイオード手段は、トラン
ジスタ１８を導通にし、トランジスタ３２ベースからの
迂回（ｄｉｖｅｒｔ）電流はトランジスタ３２のベース
電圧を降下させる。この電圧減少は、トランジスタ３２
のエミッタ’（＠：圧を減少し、トランジスタ：３８を
非導通にする。かくして出力端子６に高１に圧が現われ
る。今、若し、端子２及び４の共通モード電圧が、接地
に近いものとし、入力端子２の電圧が入力端子４の電圧
よシ大きければ、トランジスタ２６及び２８は、トラン
ジスタ２２及び２４よりも、よシ導通ずるであろう。こ
れは、トランジスタ１８のコレクタ′１■圧を降下させ
、その結呆トランジスタ３２のエミッタ電圧及びトラン
ジスタ３６ 、３８のベース電圧は低下し、トランジス
タ３８を非導通とする。か＜ Ｌ、て出力端子６電圧は
上昇する。
トランジスタ２２及び２４、または、トランジスタ２６
及び２８をターンオフする点を、より正確に制御するた
め、クランプ（ｃ ｌ ａｍｐ ）が、接地と、トラン
ジスタ２４ 、２６のエミッタ間に接続しうる。このク
ランプは、エミッタをトランジスタ２４及び２６のエミ
ッタに接続させ、コレクタを接地に接続さぜ、ベースを
実質的に（Ｖ−１−） ２ （ＶＢＦ、）に管しい基準
電圧に接続させたＰＮＰ ）ランジスタよシ構成される
。
及び２８をターンオフする点を、より正確に制御するた
め、クランプ（ｃ ｌ ａｍｐ ）が、接地と、トラン
ジスタ２４ 、２６のエミッタ間に接続しうる。このク
ランプは、エミッタをトランジスタ２４及び２６のエミ
ッタに接続させ、コレクタを接地に接続さぜ、ベースを
実質的に（Ｖ−１−） ２ （ＶＢＦ、）に管しい基準
電圧に接続させたＰＮＰ ）ランジスタよシ構成される
。
但し、ＶＢＥはトランジスタのベース−エミッタ間電圧
である。同様にクランプは、トランジスタ１２及び１４
の共通ベースとＶ十間に接続することも可能である。こ
９４ランプは、エミッタ全トランジス２校及び１４の共
通ベースに接続させ、コレクタをＶ＋に接続させ、ベー
ス全２ＶＢおに接続させたＮＰＮトランジスタでもよい
。
である。同様にクランプは、トランジスタ１２及び１４
の共通ベースとＶ十間に接続することも可能である。こ
９４ランプは、エミッタ全トランジス２校及び１４の共
通ベースに接続させ、コレクタをＶ＋に接続させ、ベー
ス全２ＶＢおに接続させたＮＰＮトランジスタでもよい
。
上述の説明は、ただ１例として与えられたものである。
当県技術者によれば、添付特許請求の範囲に定義された
、本発明の範囲を逸脱することなく、型式や細部の変更
がなされうるであろう。
、本発明の範囲を逸脱することなく、型式や細部の変更
がなされうるであろう。
第１図は、本発明の実施例の回路を示す。
特許出願人 モトローラ・インコーポレーテツド代理人
弁理士 玉 山 久 五 部 子 第 １ 図
弁理士 玉 山 久 五 部 子 第 １ 図
Claims (1)
- 【特許請求の範囲】 １、第１電源電圧と、低い第２電源電圧との間で変化す
る第１．第２入力端子を比較し、第１゜第２電源電圧に
よって′電圧を印加される回路にして、 前記回路の出力に接続される電流ミラ一手段、前記電流
ミノ一手段及び前記出力に結合され、前記第１入力端子
が前記第２入力端子よシ僅かに低く、前記第２入力端子
が前記第１電源電圧よシ僅かに低いか、又は実質的に等
しい場合に、前記出力の電圧を低下させるように前記電
流ミノ一手段にミラープル７に圧を供給し、前記第２入
力端子が前記第１人力′屯圧よシ僅かに低く、前記第１
入力端子が前記第１電源電圧よシ僅かに低いか又は実質
的に等しい場合、前記出力の電圧を増加させるように前
記出力に電流を供給する第１トランジスタ手段、 前記電流ミラ一手段及び前記出力に結合され、前記第１
入力端子が前記第２入力端子よシも僅かに低く、前記第
１入力端子が前記第２電源電圧よシ僅かに大きいか又は
実質的に等しい場合、前記出力の電圧を減少させるよう
に前記電流ミラ一手段にミラープル電流を供給し、前記
第２入力端子が前記第１入力端子よシ僅かに低く、前記
第２入力端子が前記第２電源電圧よシ僅かに大きいか又
は実質的に等しい場合、前記出力の電圧を増加するよう
に前記出力に電流を供給する第２トランジスタ手段、 を具備する比較回路。 ２ 前記第１トランジスタ手段は、 前記第１入力端子に結合するベースを有し、コレクタを
前記第１電源電圧に結合するように適合させ、かつエミ
ッタを有する第１ ＮＰＮ ）ランジスタ、 前記第２入力端子に結合するベース’ｔ！Ｌ、コレクタ
を前記第１電源電圧に結合するように適合させ、かつエ
ミッタｔＷする第２ ＮＰＮ ）ランジスタ、 エミッタを前ｎ口笛１ ＮＰＮ ）ランジスタのエミッ
タに結合させ、コレクタを前記電流ミラ一手段に結合さ
せ、かつエミッタを有する第１ ＰＮＰ トランジスタ
、 エミッタを前記第２ ＮＰＮ ）ランジスタのエミッタ
に結合させ、ベースをｉ１■記第１ ＰＮＰ トランジ
スタのベースに結合させ、コレクタを前記出力に結合さ
せた第２ ＰＮＰ ）ランジスタ、全具え前記特許請求
の範囲第１項記載の回路。 ３、 前記第２トランジスタは、 コレクタを前記第２電源電圧に結合させ、ベースを前記
第１入力端子に結合させ、かつエミッタを有する第３
ＰＮＰ ｌ・ランジスク、ベースを前記第３ＰＮＰトラ
ンジスタのエミッタに結合させ、コレクタを前舘出力に
結合させ、かつエミツタヲ有する第４ ＰＮＰ ）ラン
ジスタ、エミッタを前記１（４ＰＮＰ ）ランジスタの
エミッタに結合させ、コレクタを前記′電流ミラ一手段
に結合させ、かつエミッタを有する第５ ＰＮＰ ）ラ
ンジスタ、 エミッタを前記第５ ＰＮＰ ）ランジスタのベースに
結合させ、コレクタを前記第２電源電圧に結合させ、ベ
ースを前記第２入力端子に結合させた第６ ＰＮＰ ）
ランジスタ、 前記第１．電源電圧と、前記第４．第５ ＰＮＰ ）ラ
ンジスタ間に結合されるのに適合した電流源、を具える
前記特許請求の範囲第２項記載の回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/510,006 US4536663A (en) | 1983-07-01 | 1983-07-01 | Comparator circuit having full supply common mode input |
| US510006 | 1995-08-01 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6025316A true JPS6025316A (ja) | 1985-02-08 |
Family
ID=24028983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59132805A Pending JPS6025316A (ja) | 1983-07-01 | 1984-06-27 | 全電源の共通モ−ド入力を有する比較回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4536663A (ja) |
| EP (1) | EP0134925A1 (ja) |
| JP (1) | JPS6025316A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3713376A1 (de) * | 1987-04-21 | 1988-11-10 | Sgs Halbleiterbauelemente Gmbh | Komparator mit erweitertem eingangsgleichtaktspannungsbereich |
| IT1241394B (it) * | 1990-12-31 | 1994-01-10 | Sgs Thomson Microelectronics | Circuito comparatore con isteresi di precisione ed alta impedenza di ingresso |
| US5280199A (en) * | 1991-05-14 | 1994-01-18 | Kabushiki Kaisha Toshiba | Differential input circuit and operational amplifier with wide common mode input voltage range |
| GB2297211B (en) * | 1995-01-20 | 1999-09-01 | Lsi Logic Corp | Differential signal receiver |
| GB2357644B (en) | 1999-12-20 | 2004-05-05 | Ericsson Telefon Ab L M | Low-voltage differential signal (LVDS) input circuit |
| JP2003069353A (ja) | 2001-08-24 | 2003-03-07 | Toshiba Corp | 差動増幅回路および液晶表示装置駆動用半導体集積回路 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3735151A (en) * | 1971-08-16 | 1973-05-22 | Motorola Inc | Output circuit for comparators |
| FR2220925B1 (ja) * | 1973-02-27 | 1976-04-30 | Thomson Csf | |
| US4147944A (en) * | 1977-10-25 | 1979-04-03 | National Semiconductor Corporation | Comparator with signal related adaptive bias |
| US4378529A (en) * | 1979-04-09 | 1983-03-29 | National Semiconductor Corporation | Differential amplifier input stage capable of operating in excess of power supply voltage |
| US4345213A (en) * | 1980-02-28 | 1982-08-17 | Rca Corporation | Differential-input amplifier circuitry with increased common-mode _voltage range |
| EP0055320B1 (fr) * | 1980-12-18 | 1984-08-08 | International Business Machines Corporation | Comparateur de tension ayant une large gamme de tension d'entrée de mode commun |
| JPS5888919A (ja) * | 1981-11-20 | 1983-05-27 | Toshiba Corp | 比較器 |
-
1983
- 1983-07-01 US US06/510,006 patent/US4536663A/en not_active Expired - Lifetime
-
1984
- 1984-06-19 EP EP84107034A patent/EP0134925A1/en not_active Withdrawn
- 1984-06-27 JP JP59132805A patent/JPS6025316A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US4536663A (en) | 1985-08-20 |
| EP0134925A1 (en) | 1985-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61230411A (ja) | 電気回路 | |
| GB2086682A (en) | Current amplifier | |
| JPS6025316A (ja) | 全電源の共通モ−ド入力を有する比較回路 | |
| JPH0215704A (ja) | スルーレートの高い線形増幅器 | |
| JPS6364084B2 (ja) | ||
| EP0156410A1 (en) | Amplifier arrangement | |
| JPS61214808A (ja) | 増幅回路 | |
| US4446385A (en) | Voltage comparator with a wide common mode input voltage range | |
| US6734720B2 (en) | Operational amplifier in which the idle current of its output push-pull transistors is substantially zero | |
| JPH09105763A (ja) | コンパレータ回路 | |
| EP0096349B1 (en) | Comparator circuit | |
| US5623230A (en) | Low-offset, buffer amplifier | |
| US3624426A (en) | Current source for semiconductor circuits | |
| JP3103104B2 (ja) | バッファ回路 | |
| JPH03201809A (ja) | 差動出力回路 | |
| JPH0145766B2 (ja) | ||
| JP2712310B2 (ja) | カレントミラー回路 | |
| JPH026684Y2 (ja) | ||
| JPS59125117U (ja) | トランジスタ回路 | |
| JPH0139014Y2 (ja) | ||
| KR20030053493A (ko) | 낮은 전류 입력 임피던스를 갖는 ab급 바이폴라 전류콘베이어 | |
| JPH02240785A (ja) | 電子回路 | |
| JPH05129852A (ja) | 差動増幅回路 | |
| JPS59140705A (ja) | 増幅回路 | |
| JPH04311110A (ja) | 論理回路 |