JPS6025222A - Soi結晶形成法 - Google Patents
Soi結晶形成法Info
- Publication number
- JPS6025222A JPS6025222A JP58131958A JP13195883A JPS6025222A JP S6025222 A JPS6025222 A JP S6025222A JP 58131958 A JP58131958 A JP 58131958A JP 13195883 A JP13195883 A JP 13195883A JP S6025222 A JPS6025222 A JP S6025222A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- silicon film
- film
- grooves
- vapor phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/0245—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02502—Layer structure consisting of two layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02598—Microstructure monocrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02609—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02683—Continuous wave laser beam
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は非晶質絶縁体上のシリコン膜をレーザアニール
により単結晶化させる方法に関するものである。
により単結晶化させる方法に関するものである。
非晶質絶縁体上に単結晶シリコン膜を形成する方法は低
消費電力、高速化デバイスの形成を目的とし、5O8(
!3i on’5appbire)の代替や三次元化゛
デバイスなどから注目されている。このような形成法と
して、グラフォヱピタキシー(M。
消費電力、高速化デバイスの形成を目的とし、5O8(
!3i on’5appbire)の代替や三次元化゛
デバイスなどから注目されている。このような形成法と
して、グラフォヱピタキシー(M。
W、 Ge1s、D、 C,Flonders、and
Henry I、Sm1thApp1. Phys、
Lett、35.71(197g)。)を利用した形成
法やシリコン基板の一部を種子結晶として技術の目標は
均一性よく、大きなダレインサイズを有する単結晶シリ
コン膜を形成すること、さら結晶シリコン基板面を露出
させておかねばならず、多層化に対しては困難な点が多
い。反対に種子績11 ii(を用いないSOI形成法は多層化に対して、種1
[ 熱し、再結晶化させるだけでは、単に大きなグレインサ
イズの単結晶シリコン膜が形成されることは可能でも、
そのデバイス特性の均一性を良(するために必要な単結
晶の結晶学的方位の制御は容易でない。
Henry I、Sm1thApp1. Phys、
Lett、35.71(197g)。)を利用した形成
法やシリコン基板の一部を種子結晶として技術の目標は
均一性よく、大きなダレインサイズを有する単結晶シリ
コン膜を形成すること、さら結晶シリコン基板面を露出
させておかねばならず、多層化に対しては困難な点が多
い。反対に種子績11 ii(を用いないSOI形成法は多層化に対して、種1
[ 熱し、再結晶化させるだけでは、単に大きなグレインサ
イズの単結晶シリコン膜が形成されることは可能でも、
そのデバイス特性の均一性を良(するために必要な単結
晶の結晶学的方位の制御は容易でない。
本発明はシリコン基板を種子結晶として用いずに、新た
に、非晶質絶縁体上に結晶学的方位を制御するための種
子結晶領域を形成し、次いで、該種子結晶の結晶学的方
位を維持しつつ、大きなグレインサイズを有する単結晶
シリコン膜を形成する方法を提供することを目的とする
ものである。
に、非晶質絶縁体上に結晶学的方位を制御するための種
子結晶領域を形成し、次いで、該種子結晶の結晶学的方
位を維持しつつ、大きなグレインサイズを有する単結晶
シリコン膜を形成する方法を提供することを目的とする
ものである。
以下、一実施例を示し、図面を用いて、本発明の詳細な
説明する。
説明する。
第1図は本発明に用いたSOI基板の模式図である。第
1ツ1(a)は概略平面図、第1図(b)は概略断面図
である。基板の形成は次のように行った。先に溝幅W、
溝の分離幅dのストライプ状の平行溝14−を10X1
0X6”サイズの領域に形成した。溝の形成はi常の紫
外光を用いたリングラフィ技術、及びドライエツチング
技術を用いて行った。溝幅Wの大きさは15μm、25
μmの2種類を用いた。また、溝分離@dの大きさは1
5μmとした。なお、溝の深さは06μmnとした。次
いで、該溝加工が施された5101膜3表面上に減圧化
学気相成長法で多結晶シリコン膜を全面に堆積した。原
料ガスはモノシランガス(SiH,)を用いた。成長温
度は700℃で、膜厚は06μmとした。次に溝分離領
域上の不必要な多結晶シリコン膜のみをケミカルーメカ
ニカルポリシング技術により、研摩して取りのぞいた。
1ツ1(a)は概略平面図、第1図(b)は概略断面図
である。基板の形成は次のように行った。先に溝幅W、
溝の分離幅dのストライプ状の平行溝14−を10X1
0X6”サイズの領域に形成した。溝の形成はi常の紫
外光を用いたリングラフィ技術、及びドライエツチング
技術を用いて行った。溝幅Wの大きさは15μm、25
μmの2種類を用いた。また、溝分離@dの大きさは1
5μmとした。なお、溝の深さは06μmnとした。次
いで、該溝加工が施された5101膜3表面上に減圧化
学気相成長法で多結晶シリコン膜を全面に堆積した。原
料ガスはモノシランガス(SiH,)を用いた。成長温
度は700℃で、膜厚は06μmとした。次に溝分離領
域上の不必要な多結晶シリコン膜のみをケミカルーメカ
ニカルポリシング技術により、研摩して取りのぞいた。
このケミカルーメカニカルポリシングでは、試料基板を
接着したポリシング定盤と、微小砥粒を含む弱アリカリ
系のボリシンダ液を含ませたポリ′シングクpスとを接
触回転させて、研摩を行うものである。5は以上のごと
く形成された、平行溝4に埋め込まれた島状多結晶シリ
コン膜である。このような、多結晶シリコン膜2を備え
た再結晶化させる場合、大きなサイズのグレイン成長□
を効果的に行わせしめる。
接着したポリシング定盤と、微小砥粒を含む弱アリカリ
系のボリシンダ液を含ませたポリ′シングクpスとを接
触回転させて、研摩を行うものである。5は以上のごと
く形成された、平行溝4に埋め込まれた島状多結晶シリ
コン膜である。このような、多結晶シリコン膜2を備え
た再結晶化させる場合、大きなサイズのグレイン成長□
を効果的に行わせしめる。
次に、レーザ7二−ルカ法について訝、明する。
以上のごlとく溝に埋め込まれた減圧化学気相成長多結
晶シリコン膜5をレーザ7二−ルして、結晶学的配向性
制御を行う基本概念は、先ず、海の一部に優先配向した
種子結晶領域を形成し、次いで結晶学的方位を維持し2
つ、グレイン成長な行わせしめるものである。
晶シリコン膜5をレーザ7二−ルして、結晶学的配向性
制御を行う基本概念は、先ず、海の一部に優先配向した
種子結晶領域を形成し、次いで結晶学的方位を維持し2
つ、グレイン成長な行わせしめるものである。
種子結晶領域の形成は、基板に対して垂直な方向2が<
100>に優先配向する形成条件をめて行った。形成条
件としては、多結晶シリコンの堆学気相成長法で成長さ
せた多結晶シリコン膜をCW−Nd:YAG(波長1.
06μm ) Ly−ザ7二−ルで再結晶化させると、
基板垂直方向に<:100)優先配向した膜を形成でき
ることを見い出した。そこで、第1図(a)に示したよ
うに、CW−Nd:YAGしく/’H8e C1出カフ
Wである。第2図はこのような種子結晶領域を形成する
にあたり、本発明の目的を達成できるような多結晶シリ
コンの堆積条件、レー! を 結、晶シリコンの成長温度、縦軸は基板垂直方向のノl
″゛1( 、ぐ100〉配向量をX線回折で評価した値を示す。
100>に優先配向する形成条件をめて行った。形成条
件としては、多結晶シリコンの堆学気相成長法で成長さ
せた多結晶シリコン膜をCW−Nd:YAG(波長1.
06μm ) Ly−ザ7二−ルで再結晶化させると、
基板垂直方向に<:100)優先配向した膜を形成でき
ることを見い出した。そこで、第1図(a)に示したよ
うに、CW−Nd:YAGしく/’H8e C1出カフ
Wである。第2図はこのような種子結晶領域を形成する
にあたり、本発明の目的を達成できるような多結晶シリ
コンの堆積条件、レー! を 結、晶シリコンの成長温度、縦軸は基板垂直方向のノl
″゛1( 、ぐ100〉配向量をX線回折で評価した値を示す。
第2図に示したごとく、減圧化学気相成長法(LPGV
D)で成長させた多結晶シリコンの方が常圧化学り5相
成艮法(APCVD )で成長させたものよりも<io
o>配向性が良いことが分った。また、レーザとして、
Ar レーザを用いて、アニールを施した結果は第2図
で示したCW−Na:YAG 7=−ルの配向量よりも
劣っており、柚子結晶領域形成には効呆がなかった。第
2図に示したよう蹟、種子結晶領域形成には減圧化学気
相成長法で、成長温度が 670〜720°Cの年11
囲で堆第1<シた多結晶シリコン膜をCW−Nd:YA
Gレーザで7ニールすることが効果的で、該成長温度範
囲の多結晶シリコンを用いた場合、最紹的に形成された
テバイス〜5,5Wである。Arレーザパワーが低い場
合には、再結晶化不十分でグレイン成長がランダムに起
つそしま5が、Arレーザパワーを増加させると、柚子
結晶領域の結晶学的方位を維持しつつ、グレイン成長が
起こることがわかった。
D)で成長させた多結晶シリコンの方が常圧化学り5相
成艮法(APCVD )で成長させたものよりも<io
o>配向性が良いことが分った。また、レーザとして、
Ar レーザを用いて、アニールを施した結果は第2図
で示したCW−Na:YAG 7=−ルの配向量よりも
劣っており、柚子結晶領域形成には効呆がなかった。第
2図に示したよう蹟、種子結晶領域形成には減圧化学気
相成長法で、成長温度が 670〜720°Cの年11
囲で堆第1<シた多結晶シリコン膜をCW−Nd:YA
Gレーザで7ニールすることが効果的で、該成長温度範
囲の多結晶シリコンを用いた場合、最紹的に形成された
テバイス〜5,5Wである。Arレーザパワーが低い場
合には、再結晶化不十分でグレイン成長がランダムに起
つそしま5が、Arレーザパワーを増加させると、柚子
結晶領域の結晶学的方位を維持しつつ、グレイン成長が
起こることがわかった。
垂直方向2は(100)であることが分った。第3図は
前記実施例で得られた再結晶化シリコン膜の基板垂直方
向が<i o o>方位であることを示す電子線写真、
(電子チャキリンダパターンの写□□□である。この電
子チャリングパターン法は数ミクロン程度の微小領域の
結晶学的方位を知ることができ、写真の白黒パターンの
幾可学僕様はその方位なボしている。平行溝に埋め込ま
れた再結晶化シリコン膜を多数評価したところ、基板垂
直方向2は<100>方位に制御されているが、基板面
内方位に関しては制御されていなかった。つまり1つの
溝の中では基板面内方位は同じであったが、ある本実施
例では絶縁体基板1として、石英ガラス°企声られた。
前記実施例で得られた再結晶化シリコン膜の基板垂直方
向が<i o o>方位であることを示す電子線写真、
(電子チャキリンダパターンの写□□□である。この電
子チャリングパターン法は数ミクロン程度の微小領域の
結晶学的方位を知ることができ、写真の白黒パターンの
幾可学僕様はその方位なボしている。平行溝に埋め込ま
れた再結晶化シリコン膜を多数評価したところ、基板垂
直方向2は<100>方位に制御されているが、基板面
内方位に関しては制御されていなかった。つまり1つの
溝の中では基板面内方位は同じであったが、ある本実施
例では絶縁体基板1として、石英ガラス°企声られた。
また、他の耐熱性のあるセラミ・り基板表面を非晶質絶
縁体膜で被横したものを用いても良い。
縁体膜で被横したものを用いても良い。
また前記実施例では満会し領域上の不必要な多結晶シリ
7ンill ’、rケミカルーメカニカルポリシングを
用いて除去したが、何もこれに限る必要はない。例えば
、宿分帥領紗以外をエツチングのマスクとなる膜で被い
、イζ必女な多結晶シリコン膜をエツチングで除去して
もよいし、また全面にレジスト等の有機膜等をコートし
、表面を平爪にしておき、多結晶シリコンと該有機膜等
のエツチングレートがほぼ等しくなるように″してドラ
イエッナングを行ない不必要な多結晶シリコンを除去し
てもよい。ただし前5己ダ4励例のようにボリシングを
用いる力?ノーの方か制イ11性や経済性では優れてい
る。
7ンill ’、rケミカルーメカニカルポリシングを
用いて除去したが、何もこれに限る必要はない。例えば
、宿分帥領紗以外をエツチングのマスクとなる膜で被い
、イζ必女な多結晶シリコン膜をエツチングで除去して
もよいし、また全面にレジスト等の有機膜等をコートし
、表面を平爪にしておき、多結晶シリコンと該有機膜等
のエツチングレートがほぼ等しくなるように″してドラ
イエッナングを行ない不必要な多結晶シリコンを除去し
てもよい。ただし前5己ダ4励例のようにボリシングを
用いる力?ノーの方か制イ11性や経済性では優れてい
る。
以上、述べたように、本発明は、非晶質絶縁体基板上に
Jト晶/i!tk・るいは多結晶シリコン膜が形成板を
用い、CW−Nd:YAGレーザで、平行溝の一子i品
価域を含む、−r行満中のシリコン膜をアーールし、基
板垂直方向が<100>である単A1鴇i?lシリコン
膜を形成させることを特徴としたものである。このため
、I C(IntegrcLted C1rcuits
)の三次元化を考えた気合、基板として、牢結晶シリ
コンウェハーを用いて、その表面の一部を種子結晶とし
、て成長させる方法に比べ1,11i子となる単結晶シ
リコン面を常に野山させておく必要がなく、デバイス作
成上の煩しさがら茫放され、本発明はLST(T+ar
ge 5cale Integrated C1rcu
its )の三次元化に多大な効」を発J、νずSもの
である。
Jト晶/i!tk・るいは多結晶シリコン膜が形成板を
用い、CW−Nd:YAGレーザで、平行溝の一子i品
価域を含む、−r行満中のシリコン膜をアーールし、基
板垂直方向が<100>である単A1鴇i?lシリコン
膜を形成させることを特徴としたものである。このため
、I C(IntegrcLted C1rcuits
)の三次元化を考えた気合、基板として、牢結晶シリ
コンウェハーを用いて、その表面の一部を種子結晶とし
、て成長させる方法に比べ1,11i子となる単結晶シ
リコン面を常に野山させておく必要がなく、デバイス作
成上の煩しさがら茫放され、本発明はLST(T+ar
ge 5cale Integrated C1rcu
its )の三次元化に多大な効」を発J、νずSもの
である。
第1図は本ざ、を明を説明するために用いた基板+R〕
゛造の概、略図、Q;r 2図は本発明の種子結晶領域
形成の効果について説明した図、2g3図は本発明の詳
細な説明するために用いた試別の電子組写真。 1・・・・・・石莢ガラス基板、2・・・・・多あS晶
シリコン第1図 第2図 成長温度(0C)
゛造の概、略図、Q;r 2図は本発明の種子結晶領域
形成の効果について説明した図、2g3図は本発明の詳
細な説明するために用いた試別の電子組写真。 1・・・・・・石莢ガラス基板、2・・・・・多あS晶
シリコン第1図 第2図 成長温度(0C)
Claims (1)
- 非晶質絶縁体表面上の島状シリコン膜をレーザビームア
ニールによって単結晶化させるSOI結晶形べ法におい
て、少なくとも表面に絶縁体層を備えた基板上に非晶質
シリフン膜あるいは多結晶された多結晶シリコンを除去
し、次いでCW−Nd :、’YAG (波長106μ
m)レーザな前記の溝に埋め込基板垂直方向が<100
>配向した単結晶シリコン膜を形成することを特幇とし
たSOI結晶形成法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58131958A JPS6025222A (ja) | 1983-07-21 | 1983-07-21 | Soi結晶形成法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58131958A JPS6025222A (ja) | 1983-07-21 | 1983-07-21 | Soi結晶形成法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6025222A true JPS6025222A (ja) | 1985-02-08 |
JPS6362892B2 JPS6362892B2 (ja) | 1988-12-05 |
Family
ID=15070186
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58131958A Granted JPS6025222A (ja) | 1983-07-21 | 1983-07-21 | Soi結晶形成法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6025222A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0231469A (ja) * | 1988-07-20 | 1990-02-01 | Tokin Corp | 静電誘導型トランジスタ装置の保護回路 |
-
1983
- 1983-07-21 JP JP58131958A patent/JPS6025222A/ja active Granted
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0231469A (ja) * | 1988-07-20 | 1990-02-01 | Tokin Corp | 静電誘導型トランジスタ装置の保護回路 |
Also Published As
Publication number | Publication date |
---|---|
JPS6362892B2 (ja) | 1988-12-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA1225571A (en) | Growth of oriented single crystal semiconductor on insulator | |
JP7161158B2 (ja) | ダイヤモンド基板層の製造方法 | |
JP2660064B2 (ja) | 結晶物品及びその形成方法 | |
JPS6025222A (ja) | Soi結晶形成法 | |
JPH0351289B2 (ja) | ||
JPH04181719A (ja) | 結晶物品の形成方法 | |
KR930000227B1 (ko) | Sog를 이용한 soi 소자 제조방법 | |
JPH01132116A (ja) | 結晶物品及びその形成方法並びにそれを用いた半導体装置 | |
JP2532252B2 (ja) | Soi基板の製造方法 | |
JPH0228560B2 (ja) | Tanketsushoshirikonmakukeiseiho | |
JPH0324719A (ja) | 単結晶膜の形成方法及び結晶物品 | |
JPH0442358B2 (ja) | ||
JPS59121823A (ja) | 単結晶シリコン膜形成法 | |
JP2737152B2 (ja) | Soi形成方法 | |
JPS61106484A (ja) | 半導体装置用基板及びその製造方法 | |
RU2096865C1 (ru) | Способ изготовления кремний на изоляторе структур | |
JP2554336B2 (ja) | 誘電体分離基板の製造方法 | |
JPS63239186A (ja) | 結晶物品およびその形成方法 | |
JPS6091622A (ja) | 半導体基板の製造方法 | |
JP2000026199A (ja) | 炭化珪素単結晶の製造方法および炭化珪素単結晶 | |
JPH0354819A (ja) | Soi基板の製造方法 | |
JPS61270293A (ja) | 半導体単結晶膜の製造法 | |
JP2615629B2 (ja) | 半導体装置の製造方法 | |
JPS6115318A (ja) | Soi結晶形成法 | |
JPH11340141A (ja) | 半導体基板の製造方法 |