JPS60245178A - 薄膜トランジスタ及びその製造方法 - Google Patents

薄膜トランジスタ及びその製造方法

Info

Publication number
JPS60245178A
JPS60245178A JP10102384A JP10102384A JPS60245178A JP S60245178 A JPS60245178 A JP S60245178A JP 10102384 A JP10102384 A JP 10102384A JP 10102384 A JP10102384 A JP 10102384A JP S60245178 A JPS60245178 A JP S60245178A
Authority
JP
Japan
Prior art keywords
thin film
film
parylene
semiconductor layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10102384A
Other languages
English (en)
Inventor
Koji Nomura
幸治 野村
Masaharu Terauchi
正治 寺内
Kuni Ogawa
小川 久仁
Atsushi Abe
阿部 惇
Koji Nitta
新田 恒治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP10102384A priority Critical patent/JPS60245178A/ja
Publication of JPS60245178A publication Critical patent/JPS60245178A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、KL表示装置等の駆動に使用される薄膜トラ
ンジスタ(以下TPTと略す)に関し、特には、特定の
材料及び製造方法によって保護膜を形成したドレイン電
流の経時変化の少ない安定性に優れたTPT及びその製
造方法に関する。
従来例の構成とその問題点 TPTは、ソース・ドレイン電極間の半導体の電気伝導
度を半導体と接する絶縁物層を介して設けられた第3の
電極(ゲート電極)に印加する電圧によって制御するい
わゆる電界効果型トランジスタとして知られている。従
来TPTは、大面積に渡ってスイッチングアレーを形成
し易い点、あるいは材料が安価なため低コストになり得
る々どの点でイメージセンサあるいは液晶やEL表示装
置等のスイッチングアレーを目的に研究が続けられてい
る。
従来TFT中の半導体層の表面や、ソース・ドレイン電
極と半導体層との接触部の表面などは、雰囲気の影響を
受けやすく、酸素ガスや水蒸気が直性これらの表面から
拡散することによって、電気的特性が大きく変動し、商
品として使いものにならなかった。このためスパッタ法
などにより、素子の表面を二酸化シリコン(5in2)
や酸化アルミニウム(ム7120.)などの無機絶縁物
からなる保護膜で被覆することが検討されている。しか
しながらこの場合にも、これらの膜中のピンホール等を
通じて、酸素ガスや水蒸気が拡散し、同様に電気的特性
の変動がみられた。また、スパッタ法によりこれらの保
護膜を形成する場合、高エネルギーを持ったプラズマ粒
子が直接半導体層の表面に入射するため半導体層中に欠
陥が生じて電気的特性が劣化したり、温度が上昇して拡
散などのため電気的特性が変化するなどの不都合があっ
た。
発明の目的 本発明は、従来のTPTにおける前記問題を解決すべく
なされたものであって、耐酸素性及び耐湿性全向上させ
、経時変化の少ない安定なTPT及びその製造方法を提
供するものである。
発明の構成 本発明は前記の目的を達成するためTPTにおいて、半
導体層の表面又は素子の全面をパリレンを主成分とする
薄膜で被覆したことを特徴とする。
本発明によれば、耐酸素性及び耐湿性にすぐれたパリレ
ン薄膜で素子の一部または全面を保護しているので、こ
れらのガス及び水蒸気によるTPTの電気的特性の変化
を極めて小さくすることができる。
実施例の説明 第1図は本発明の実施例によるTPTの断面を示したも
のである。絶縁基板1上に1000人程度の膜厚を有す
るアルミニウムからなるゲート電極2、前記ゲート電極
2を被覆する6000人程度0膜厚を有するムe203
からなる絶縁体層3、前記絶縁体層3の上に500人程
鹿の膜厚を有するCdSeからなる半導体層4、前記半
導体層4の上に数〜数十ミクロンの所定の間隔を隔てて
1oo。
入程度の膜厚を有するアルミニウムからなるソース電極
6及びドレイン電極6、さらに素子全面を被覆する数ミ
クロンの膜厚を有するパリレン薄膜7から構成されてい
る。
第2図は、第1図の実施例においてパリレン薄膜がある
場合aとない場合すのドレイン電流の経時変化を調べた
ものである。ゲート電圧、ドレイン電圧ともに10Vと
一定にして測定を行なったこの図かられかるように、パ
リレン薄膜で被覆した素子では、1000時間経過後の
ドレイン電流の変化は約6係程度であり、十分に実用に
たえうろことがわかった。
半導体層がC+iSeなどの場合には、特に湿度に対す
る電気的特性の変化が大きく、パリレン薄膜で被覆する
ことにより、長期安定性を大幅に改善することができる
パリレン薄膜の形成は、たとえばプラズマ重合法により
形成することができる。第3図は、プラズマ重合装置の
概略図である◇真空チャンバー8内にたとえばバラキシ
レンなどのモノマーガスとアルゴンガスが分圧がそれぞ
れ50 mTorrと4゜m Torr になるように
導入し、電極10とアース間にたとえば13・56 M
Hzの高周波電力を印加して、パラキシレンガスを活性
化し、パリレンの高分子膜を形成することができる。プ
ラズマ重合法により形成された膜は、素子との密着性に
すぐれ、多方向から膜が形成されるため、膜と膜との断
差が存在するような場合でも、断切れの起こる6 ・ 心配がなく信頼性にすぐれている。
熱重合法によりパリレン薄膜を形成した場合にも同様の
効果が得られた。これはたとえばジパラキシレンを70
0′ciで加熱して分離させ室温にある素子表面上で重
合させることにより形成される。この方法によっても安
定で強い重合膜を簡単に形成することができる。
プラズマ重合法及び熱重合法ではともに素子自体が室温
のままパリレン薄膜を形成することができるので、素子
の熱による電気的特性の変化を防止することができる。
またこれらの方法によ多形成したパリレン薄膜は、強い
紫外線を照射することにより分解し、パターン形成も容
易に行なうことができる。
以上の例では、インバーテツドスタガータイプのTPT
について述べたが、スタガータイプのTPTについても
同様の効果が得られることは言うまでもない〇 発明の効果 以上のように、本発明によれば、半導体層の表面又は素
子の全面が、耐酸素性及び耐湿性にすぐれたパリレン薄
膜で被覆されているので、半導体中への酸素ガス及び水
蒸気の拡散を防止し、ドレイン電流の経時変化をきわめ
て小さくすることができる。また製造方法も簡単であり
、量産にも適しており製造コストを大幅に引き下げるこ
とができるため工業的価値も高い。
【図面の簡単な説明】
第1図は本発明の一実施例であるTPTの縦断面図、第
2図はパリレン薄膜がある場合亀とない場合すのTPT
のドレイン電流の経時変化を示す図、第3図はプラズマ
重合装置の概略図を示す。 1・・・・・・絶縁基板、2・・・・・ゲート電極、3
・・・・・・絶縁体層、4・・・・・・半導体層、6・
・・・・・ソース電極、6・・・・・・ドレイン電極、
7・・・・・・本発明のパリレン薄膜、8・・・・・・
真空チャンバー、9・・・・・・サンプルの位置、1o
・・・・・・電極。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 第2図 I IQ IQOl000 糸I逝B寺月4 (14間ン

Claims (3)

    【特許請求の範囲】
  1. (1)半導体層の表面又は素子の全面がパリレンを主成
    分とする薄膜で被覆されていることを特徴とする薄膜ト
    ランジスタ。
  2. (2)半導体層がセレン化カドミウム(CdSe)から
    成ることを特徴とする特許請求の範囲第1項記載の薄膜
    トランジスタ。
  3. (3)半導体層の表面又は素子の全面にパリレンを主成
    分とする薄膜をプラズマ重合法又は熱重合法により形成
    する工程を含むことを特徴とする薄膜トランジスタの製
    造方法。
JP10102384A 1984-05-18 1984-05-18 薄膜トランジスタ及びその製造方法 Pending JPS60245178A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10102384A JPS60245178A (ja) 1984-05-18 1984-05-18 薄膜トランジスタ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10102384A JPS60245178A (ja) 1984-05-18 1984-05-18 薄膜トランジスタ及びその製造方法

Publications (1)

Publication Number Publication Date
JPS60245178A true JPS60245178A (ja) 1985-12-04

Family

ID=14289598

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10102384A Pending JPS60245178A (ja) 1984-05-18 1984-05-18 薄膜トランジスタ及びその製造方法

Country Status (1)

Country Link
JP (1) JPS60245178A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0944116A2 (de) * 1998-02-18 1999-09-22 Lüder, Ernst, Prof. Dr.-Ing. habil. Verfahren zur Herstellung von Dünnschichttransistoren aus Cadmium-Selenid
KR20020095805A (ko) * 2001-06-15 2002-12-28 조대형 물체의 파릴렌 코팅방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5625714A (en) * 1979-08-09 1981-03-12 Canon Inc Color liquid crystal display cell
JPS5646550A (en) * 1979-09-25 1981-04-27 Mitsubishi Electric Corp Manufacture of semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5625714A (en) * 1979-08-09 1981-03-12 Canon Inc Color liquid crystal display cell
JPS5646550A (en) * 1979-09-25 1981-04-27 Mitsubishi Electric Corp Manufacture of semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0944116A2 (de) * 1998-02-18 1999-09-22 Lüder, Ernst, Prof. Dr.-Ing. habil. Verfahren zur Herstellung von Dünnschichttransistoren aus Cadmium-Selenid
EP0944116A3 (de) * 1998-02-18 1999-12-22 Lüder, Ernst, Prof. Dr.-Ing. habil. Verfahren zur Herstellung von Dünnschichttransistoren aus Cadmium-Selenid
KR20020095805A (ko) * 2001-06-15 2002-12-28 조대형 물체의 파릴렌 코팅방법

Similar Documents

Publication Publication Date Title
JPH02308226A (ja) 液晶表示装置
KR940004800A (ko) 반도체메모리장치 및 그 제조 방법
NO20022910L (no) Fremgangsmåte til fremstilling av elektrodelag i en ferroelektrisk minneinnretning, samt ferroelektrisk minneinnretning
JPS6351501B2 (ja)
US6218208B1 (en) Fabrication of a multi-structure ion sensitive field effect transistor with a pH sensing layer of a tin oxide thin film
JP3054862B2 (ja) ダイヤモンド状炭素膜を含むゲート絶縁膜とこれを用いた薄膜トランジスタ及びゲート絶縁膜の形成方法並びにこれらの製造方法
JPS60245178A (ja) 薄膜トランジスタ及びその製造方法
KR970077672A (ko) 증대된 유전 특성을 갖는 산화 탄탈 박막 층의 제조 방법 및 그 층을 사용하는 커패시터
JPS6247170A (ja) 高逆方向抵抗形ダイオ−ド装置
JPS5845028B2 (ja) マトリックス型液晶表示装置
US3568010A (en) Thin film capacitive bolometer and temperature sensor
JPS567480A (en) Film transistor
JPS62140465A (ja) 薄膜トランジスタの製造方法
JPS58172621A (ja) 液晶表示素子
JPS61274367A (ja) 薄膜トランジスタ
Ziebert The influence of O2 and N2 on the hall and field effect mobilities in CdSe and PbTe thin films
JPS6073448A (ja) 雰囲気センサ
JPH0367350B2 (ja)
JPH03212970A (ja) 強誘電体装置
JP2959085B2 (ja) 湿度センサ
JPS613476A (ja) 非晶質シリコン光センサ−
JPS6040945A (ja) 半導体ガスセンサ
JPH0514863B2 (ja)
JPH03274452A (ja) 電界効果トランジスタ型酸素センサ
JPH0894560A (ja) 薄膜型ガスセンサー