JPS6024073A - 双ゲ−ト・シヨツトキ障壁ゲ−ト型電界効果トランジスタ - Google Patents
双ゲ−ト・シヨツトキ障壁ゲ−ト型電界効果トランジスタInfo
- Publication number
- JPS6024073A JPS6024073A JP22174183A JP22174183A JPS6024073A JP S6024073 A JPS6024073 A JP S6024073A JP 22174183 A JP22174183 A JP 22174183A JP 22174183 A JP22174183 A JP 22174183A JP S6024073 A JPS6024073 A JP S6024073A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- layer
- schottky barrier
- films
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 15
- 230000005669 field effect Effects 0.000 title claims description 7
- 239000004065 semiconductor Substances 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 229910052751 metal Inorganic materials 0.000 claims description 44
- 239000002184 metal Substances 0.000 claims description 44
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 11
- 229910045601 alloy Inorganic materials 0.000 abstract 2
- 239000000956 alloy Substances 0.000 abstract 2
- 229910017401 Au—Ge Inorganic materials 0.000 abstract 1
- 238000005530 etching Methods 0.000 abstract 1
- 239000013078 crystal Substances 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 6
- 230000001747 exhibiting effect Effects 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 229910000927 Ge alloy Inorganic materials 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- -1 7-nium Substances 0.000 description 2
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- BYDQGSVXQDOSJJ-UHFFFAOYSA-N [Ge].[Au] Chemical compound [Ge].[Au] BYDQGSVXQDOSJJ-UHFFFAOYSA-N 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 230000000875 corresponding effect Effects 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 238000006386 neutralization reaction Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 235000010893 Bischofia javanica Nutrition 0.000 description 1
- 240000005220 Bischofia javanica Species 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- TXFYZJQDQJUDED-UHFFFAOYSA-N germanium nickel Chemical compound [Ni].[Ge] TXFYZJQDQJUDED-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、双ゲートショットキ障壁ゲート型電界効果ト
ランジスタに関するものである。以下の説明においては
、ショットキ障壁ゲート型電界効果トランジスタをＭｇ
５ＦＥＴと称し、双ゲートショットキ障壁ゲート型電界
効果トランジスタを双ゲー）ＭＥＳＦＥＴ 、単ゲート
ショットキ障壁ゲート型電界効果トランジスタを単ゲー
トＭＥＳＦＥＴとそれぞれ称する。
ランジスタに関するものである。以下の説明においては
、ショットキ障壁ゲート型電界効果トランジスタをＭｇ
５ＦＥＴと称し、双ゲートショットキ障壁ゲート型電界
効果トランジスタを双ゲー）ＭＥＳＦＥＴ 、単ゲート
ショットキ障壁ゲート型電界効果トランジスタを単ゲー
トＭＥＳＦＥＴとそれぞれ称する。
双ゲー）ＭＥＳＦｇＴは、ｎ型半導体層上にオーム性ソ
ース電極、第１ショットキゲート電極、第２ショットキ
ゲート電極、オーム性ドレイン電極が一列にならべられ
た構造をもつ半導体装置であシ、ソース電極と第１シヨ
ツトキゲート電極を含む装置の第１段部分と、第２シヨ
ツトキゲート電極とドレイン電極を含む装置の第２段部
分は、それぞれ単ゲー）ＭＥＳＦＥＴと等価であるとみ
なされる半導体装置である。双ゲー）ＭＥＳＦＥＴは、
通常、カスコード型増幅器として用いられ、さらに、変
調器、復調器およびミキサーとして用いられるＱ この半導体装置を低雑音利得制御可能な力δコ−ド増幅
器として使用する場合には、利得制御機能は第２都部分
の第２ゲートに印加される直流電圧値によって第１段部
分と第２段部分の利得特性が同時に変化されることによ
って発揮され、このときの装置の雑音特性は主に第１段
部分の雑音特性によって決定される。近年通信関係の応
用部門からとくにマイクロ波帯域の周波数で使用可能な
双グー）ＭＥＳＦＥＴが要望されているが、次の２つの
理由によって広く使用されるに至っていない。
ース電極、第１ショットキゲート電極、第２ショットキ
ゲート電極、オーム性ドレイン電極が一列にならべられ
た構造をもつ半導体装置であシ、ソース電極と第１シヨ
ツトキゲート電極を含む装置の第１段部分と、第２シヨ
ツトキゲート電極とドレイン電極を含む装置の第２段部
分は、それぞれ単ゲー）ＭＥＳＦＥＴと等価であるとみ
なされる半導体装置である。双ゲー）ＭＥＳＦＥＴは、
通常、カスコード型増幅器として用いられ、さらに、変
調器、復調器およびミキサーとして用いられるＱ この半導体装置を低雑音利得制御可能な力δコ−ド増幅
器として使用する場合には、利得制御機能は第２都部分
の第２ゲートに印加される直流電圧値によって第１段部
分と第２段部分の利得特性が同時に変化されることによ
って発揮され、このときの装置の雑音特性は主に第１段
部分の雑音特性によって決定される。近年通信関係の応
用部門からとくにマイクロ波帯域の周波数で使用可能な
双グー）ＭＥＳＦＥＴが要望されているが、次の２つの
理由によって広く使用されるに至っていない。
第１の理由は、上述の増幅器として使用した場合、装置
の雑音レベルが要求されている値よシも大きすぎること
であシ、第２の理由は、マイクロ波帯域で使用可能とす
るためには双グー）ＭＥＳＦＥＴを著しく微細な構造と
しなければならないのであるが、そのような微細な構造
をもつ双ゲートＭＥＳＦＥＴを経済的に多葉に生産する
ことに著しい困難があったためである。
の雑音レベルが要求されている値よシも大きすぎること
であシ、第２の理由は、マイクロ波帯域で使用可能とす
るためには双グー）ＭＥＳＦＥＴを著しく微細な構造と
しなければならないのであるが、そのような微細な構造
をもつ双ゲートＭＥＳＦＥＴを経済的に多葉に生産する
ことに著しい困難があったためである。
第１の理由に述べられた欠点を改良する方法として、第
１ゲート部のｎ型半導体層の厚さを第２ゲート部のその
厚さに比し薄くすることによシ、双ゲー）ＭＥＳＦＥＴ
の特性を改良しようとする試みが、アサイらによシジャ
バン・ソサエティ・オプ・アプライド・フィジックス、
第４３巻、４４２頁に記載されているが（Ａｓａｉ ａ
ｔ ａｌ、 ＪａｐａｎＳｏｃｔｅｔｙ ｏｆ Ａｐｐ
ｌｉｅｄ Ｐｈｙｓｉｃ９； Ｖｏ１４３ 、１９７４
ｒＰ、４４２．）、このような複雑な構造をもつ双ゲ
ートＭＥＳＦＥＴを製造することは、生産技術的に多大
な困難を伴なう欠点がある。さらにここで報告された試
作双ゲー）ＭＥＳＦＥＴの特性も利得特性は改善されて
いるが、雑音特性は充分な低雑音特性を示していない。
１ゲート部のｎ型半導体層の厚さを第２ゲート部のその
厚さに比し薄くすることによシ、双ゲー）ＭＥＳＦＥＴ
の特性を改良しようとする試みが、アサイらによシジャ
バン・ソサエティ・オプ・アプライド・フィジックス、
第４３巻、４４２頁に記載されているが（Ａｓａｉ ａ
ｔ ａｌ、 ＪａｐａｎＳｏｃｔｅｔｙ ｏｆ Ａｐｐ
ｌｉｅｄ Ｐｈｙｓｉｃ９； Ｖｏ１４３ 、１９７４
ｒＰ、４４２．）、このような複雑な構造をもつ双ゲ
ートＭＥＳＦＥＴを製造することは、生産技術的に多大
な困難を伴なう欠点がある。さらにここで報告された試
作双ゲー）ＭＥＳＦＥＴの特性も利得特性は改善されて
いるが、雑音特性は充分な低雑音特性を示していない。
他の試みとして、２つのゲート間に電極を設け、この電
極に第１段部の中和回路をとシつけることによシ低雑音
化しようという試みが、ツイールらにより、ＩＥＥＥジ
ャーナル、ンリッドステートサーキッツ、第ＳＣ〜４巻
、１７０貞に記載されているが（Ｚｉｅｌ ａｎｄ Ｔ
ａｋａｇｉ、 ＩＥＥＥ Ｊ 、 ５ｏｌｉｄ ５ｔａ
ｔｅＣｉｒｃｕｉｔｓ、Ｖｏｌ、５Ｃ−４＋ １９６９
＋ ｐ、 １７０．）、このような中和回路をマイクロ
波帯域で形成することは雛かしぐ、現在まで実現されて
いない。
極に第１段部の中和回路をとシつけることによシ低雑音
化しようという試みが、ツイールらにより、ＩＥＥＥジ
ャーナル、ンリッドステートサーキッツ、第ＳＣ〜４巻
、１７０貞に記載されているが（Ｚｉｅｌ ａｎｄ Ｔ
ａｋａｇｉ、 ＩＥＥＥ Ｊ 、 ５ｏｌｉｄ ５ｔａ
ｔｅＣｉｒｃｕｉｔｓ、Ｖｏｌ、５Ｃ−４＋ １９６９
＋ ｐ、 １７０．）、このような中和回路をマイクロ
波帯域で形成することは雛かしぐ、現在まで実現されて
いない。
しかも上記２つの試みにおいても、上記２つの文献には
明確に述べられてはいないが、制御利得範囲内において
、低雑音特性を維持することができない欠点をもってい
る。
明確に述べられてはいないが、制御利得範囲内において
、低雑音特性を維持することができない欠点をもってい
る。
第２の理由に述べられた欠点について、さらに詳述する
。１０ＧＩＪｚから１５ ＧＨｚの範囲で使用可能な双
ゲートＭＥＳＦＥＴは、第１ゲートと第２ゲートの電極
長がともに１ミクロン以下という倣細な構造をもちかつ
この２つの電極間距離が３ミクロン以下でかつ第１ゲー
ト市、極とソース電極間距離が１ミクロン以下で鞘度０
．１ミクロン以下で設置される必要がある。このような
徽細な構造をもつ半導体装置は、通常大蔵生産に用いら
れる光密着露光技術では製造に多大な困′遣があり、高
価な最高性能の電子ビーム露光技術をもって少量生産的
に製造される。
。１０ＧＩＪｚから１５ ＧＨｚの範囲で使用可能な双
ゲートＭＥＳＦＥＴは、第１ゲートと第２ゲートの電極
長がともに１ミクロン以下という倣細な構造をもちかつ
この２つの電極間距離が３ミクロン以下でかつ第１ゲー
ト市、極とソース電極間距離が１ミクロン以下で鞘度０
．１ミクロン以下で設置される必要がある。このような
徽細な構造をもつ半導体装置は、通常大蔵生産に用いら
れる光密着露光技術では製造に多大な困′遣があり、高
価な最高性能の電子ビーム露光技術をもって少量生産的
に製造される。
したがって、本発明の目的は、マイクロ波帯域で低雑音
特性を示す双ゲートＭＥＳＦＥＴを提供することにある
。。
特性を示す双ゲートＭＥＳＦＥＴを提供することにある
。。
本発明による双ゲートＭＥ８ＦＥＴは、半導体基板表面
上に半導体基板とショットキ障壁特性をなす第１の金属
からなる２つの金属膜片と、この２つの金属膜片の間と
両側の半導体基板上に半導体基板とオーム性接触をなす
第２の金属からなる３つの金属膜片をもち、隣接する各
金属膜片は半導体基板表面もしくは保護膜でおおわれた
半導体基板表面によって隔てられている構造をもち、第
１の金属からなる２つの金属膜片はそれぞれ第１ゲート
電極、第２ゲート電極をなし、この２つのゲート電極を
はさむ第２の金属からなる２つの金属膜片のうち第１ゲ
ート電極と隣接する金属膜片はソース電極をなし、第２
ゲート電極と＠接する金属膜片はドレイン電極をなす。
上に半導体基板とショットキ障壁特性をなす第１の金属
からなる２つの金属膜片と、この２つの金属膜片の間と
両側の半導体基板上に半導体基板とオーム性接触をなす
第２の金属からなる３つの金属膜片をもち、隣接する各
金属膜片は半導体基板表面もしくは保護膜でおおわれた
半導体基板表面によって隔てられている構造をもち、第
１の金属からなる２つの金属膜片はそれぞれ第１ゲート
電極、第２ゲート電極をなし、この２つのゲート電極を
はさむ第２の金属からなる２つの金属膜片のうち第１ゲ
ート電極と隣接する金属膜片はソース電極をなし、第２
ゲート電極と＠接する金属膜片はドレイン電極をなす。
ここで半導体基板は、絶縁物もしくは高抵抗半導体結晶
上に形成されたｎ型半導体層をさす。
上に形成されたｎ型半導体層をさす。
第１図を用いて、本発明の構造をもつ双ゲートＭＥＳＦ
ＥＴを製造する実施例を示す。第１図（８）は、高抵抗
ＧａＡａ結晶１１上に形成された長さ７０μｍ。
ＥＴを製造する実施例を示す。第１図（８）は、高抵抗
ＧａＡａ結晶１１上に形成された長さ７０μｍ。
厚さ０．２μｍ、電子濃度２ Ｘ １０＋７ｃｍ−”の
ｎ型ＧａＡｓ層１２をもつ結晶表面に、ｎ型ＧａＡｓと
ショットキ障壁特性を示す第１の金属膜１３として例え
ば厚さ０．６μｍのアルミニウムを被着し、その上に厚
さ０３μｍのフォトレジスト膜１５〜１８を形成したと
ころを示す。フォトレジスタ膜１６．１７の寸法は長さ
３μｍで各々２μｍ隔てて設置されておシ、通常の光＠
着露先決によｐ８易に形成される。
ｎ型ＧａＡｓ層１２をもつ結晶表面に、ｎ型ＧａＡｓと
ショットキ障壁特性を示す第１の金属膜１３として例え
ば厚さ０．６μｍのアルミニウムを被着し、その上に厚
さ０３μｍのフォトレジスト膜１５〜１８を形成したと
ころを示す。フォトレジスタ膜１６．１７の寸法は長さ
３μｍで各々２μｍ隔てて設置されておシ、通常の光＠
着露先決によｐ８易に形成される。
第１図（ｂ）では、第１の金属膜のマスク１５〜１８に
覆われていない部分とこの部分に隣接したマスク下の周
辺部分を除去し、それぞれ長さ１μｍの第１の金属Ｊ膜
片３９．２０を残す。
覆われていない部分とこの部分に隣接したマスク下の周
辺部分を除去し、それぞれ長さ１μｍの第１の金属Ｊ膜
片３９．２０を残す。
第１の金属としてアルミニウムを用いた場合には、除去
は５０℃のリン酸、３分間によって行われる。この化学
腐蝕過程を正確に制御するのは容易であり、長く細い１
９．２０の膜片がｅｒ線することなく均一な形状で形成
される。たとえば、１μｍ厚さで巾（ゲートの長さに対
応する）０．５μｍで長さ３００μｍのアルミニウムの
ストライプを２μｍの巾のマスクを用いて、上述の化学
腐蝕法によって形成することも可能であった。
は５０℃のリン酸、３分間によって行われる。この化学
腐蝕過程を正確に制御するのは容易であり、長く細い１
９．２０の膜片がｅｒ線することなく均一な形状で形成
される。たとえば、１μｍ厚さで巾（ゲートの長さに対
応する）０．５μｍで長さ３００μｍのアルミニウムの
ストライプを２μｍの巾のマスクを用いて、上述の化学
腐蝕法によって形成することも可能であった。
第１の金属膜の除去の方法としては、マスクによって覆
われていない部分をイオンミリング法あるいはスパッタ
ミリング法によって除去し、次に周辺部を化学腐蝕法に
よって除去する方法も有効である。
われていない部分をイオンミリング法あるいはスパッタ
ミリング法によって除去し、次に周辺部を化学腐蝕法に
よって除去する方法も有効である。
第１図（ｃ）では、ｎ型ＧａＡｓ層工２に対しオーム性
接触をなす金属、たとえば金−ゲルマニウム合金を結晶
表面にむかってほぼ垂直方向から蒸着法もしくはスパッ
タ法によって被着させ、厚さ０．１μｍの第２の金属膜
片２１〜２７を形成する。ＧａＡｇ結晶表面上の隣接す
る第１の金属膜片と第２の金属膜片の間は、狭い間隙で
隔てられている。
接触をなす金属、たとえば金−ゲルマニウム合金を結晶
表面にむかってほぼ垂直方向から蒸着法もしくはスパッ
タ法によって被着させ、厚さ０．１μｍの第２の金属膜
片２１〜２７を形成する。ＧａＡｇ結晶表面上の隣接す
る第１の金属膜片と第２の金属膜片の間は、狭い間隙で
隔てられている。
第１図（ｄ）では、マスク１５〜１８を有機溶剤たとえ
ばアセトンで除去することによりマスク上の第２の金属
膜片２１，２３，２５．２７を除去したのち、水素雰囲
気中で４５０℃、３０秒間熱処理することによシ、ｎ型
ＧａＡｓ層１２と第２の金属層２２．２４゜２６とを合
金化させオーム性接触電極をしたところを示す。
ばアセトンで除去することによりマスク上の第２の金属
膜片２１，２３，２５．２７を除去したのち、水素雰囲
気中で４５０℃、３０秒間熱処理することによシ、ｎ型
ＧａＡｓ層１２と第２の金属層２２．２４゜２６とを合
金化させオーム性接触電極をしたところを示す。
第１図（、）では、高抵抗ＧａＡｓ結晶秋面上の第１の
金属膜を、このうち、第１ゲートおよび應２ゲートに相
当する第１の金属膜片１９，２０へのポンディングパッ
ド部分の除いて、除去したのち、第２の金属膜片２２，
２６の上に金の膜２８．２９をそれぞれ蒸着法もしくは
メッキ法によって１〜２μｍの厚さに形成させ、容易に
ボンディング可能なソース電極およびドレイン電極を形
成したところを示す。
金属膜を、このうち、第１ゲートおよび應２ゲートに相
当する第１の金属膜片１９，２０へのポンディングパッ
ド部分の除いて、除去したのち、第２の金属膜片２２，
２６の上に金の膜２８．２９をそれぞれ蒸着法もしくは
メッキ法によって１〜２μｍの厚さに形成させ、容易に
ボンディング可能なソース電極およびドレイン電極を形
成したところを示す。
第２図は、第１の製造方法の実施例によって製造された
双ゲー）ＭＥＳＦＥＴの平面図を示す。点線の四角形で
示された１２ａは、ｎ型ＧａＡｓ層の外周を示す。１９
ａ、２０ａはそれぞれ第１図（、）の工程で残された第
１の金属からなる第１ゲート１９および第２ゲート２０
へのポンディングパッドである。
双ゲー）ＭＥＳＦＥＴの平面図を示す。点線の四角形で
示された１２ａは、ｎ型ＧａＡｓ層の外周を示す。１９
ａ、２０ａはそれぞれ第１図（、）の工程で残された第
１の金属からなる第１ゲート１９および第２ゲート２０
へのポンディングパッドである。
ｎ ｍ Ｇ ａ Ａ ｓ層の縦方向の長さは５通常１０
０〜３００μｍである。
０〜３００μｍである。
上述の実施例では、マスク１５〜１８はフォトレジスト
膜であったが、マスク材料としてノ・７ニウム、モリブ
デン、クロム等の金属も可能である。
膜であったが、マスク材料としてノ・７ニウム、モリブ
デン、クロム等の金属も可能である。
このような金属膜をマスクとして用いた場合にはマスク
１６．１７とその上の第２の金属被膜２３゜２５は除去
されなくてもよい。
１６．１７とその上の第２の金属被膜２３゜２５は除去
されなくてもよい。
ｎ型半導体結晶としてＧａＡａを用いた上述の実施例で
は、ショットキ障壁特性を示す第１の金属材料としてア
ルミニウムを用いた例を示したが、その他の材料たとえ
ば白金、クロム、モリブデン。
は、ショットキ障壁特性を示す第１の金属材料としてア
ルミニウムを用いた例を示したが、その他の材料たとえ
ば白金、クロム、モリブデン。
チタン、金、銀、あるいはこれらの複合膜を用いること
も可能である。オーム性金属材料としては、金・ゲルマ
ニウム合金の他に、金・ゲルミニラム・ニッケル合金あ
るいはニッケル・ゲルマニウム合金等も可能である。
も可能である。オーム性金属材料としては、金・ゲルマ
ニウム合金の他に、金・ゲルミニラム・ニッケル合金あ
るいはニッケル・ゲルマニウム合金等も可能である。
さらに半導体結晶としては、シリコン、インジウム・ヒ
素、インジウム・隣、ガリウム・インジウム・ヒ素等の
混晶も用いることができる。
素、インジウム・隣、ガリウム・インジウム・ヒ素等の
混晶も用いることができる。
前記実施例では、隣接する金属片間の距離は１μｍであ
ったが、この距離が大きくなると、この部分での直流損
失が双グー）ＭＥＳＦＥＴのマイクロ波特性に悪形醤を
及ばず。
ったが、この距離が大きくなると、この部分での直流損
失が双グー）ＭＥＳＦＥＴのマイクロ波特性に悪形醤を
及ばず。
このため、この距離は２μｍ以下程度とすることが望ま
しい。
しい。
以上に述べた製造方法では、形成されるマスクの最小線
巾は２μｍであり、そのすべて光学露光法で形成された
。製造された双ゲー）ＭＥＳＦＥＴのゲート長は、第１
ゲート、第２ゲートの双方とも１μｍであり、ソース電
極と第１ゲートとは正確に１μｍ離れた位置に、しかも
位置あわせ作業なしに、形成されている。
巾は２μｍであり、そのすべて光学露光法で形成された
。製造された双ゲー）ＭＥＳＦＥＴのゲート長は、第１
ゲート、第２ゲートの双方とも１μｍであり、ソース電
極と第１ゲートとは正確に１μｍ離れた位置に、しかも
位置あわせ作業なしに、形成されている。
本発明の実施例によって製造された双ゲートＭＥＳＦＥ
Ｔの電気的特性について、従来の双ゲー）ＭＥＳＦＥＴ
の特性と比較して述べよう。ここで従来の双ゲー）ＭＥ
ＳＦＥＴとは、中間金属片がないことを除いて実施例の
双ゲー）ＭＥＳＦＥＴと同一寸法、同一構造の電子ビー
ム露光法によ）製造された双ゲートＭＥＳＦＥＴを意味
する。入力信号はバイアス回路とチー−すを介して第１
ゲートに加えられ、出力信号はドレイン電極からチー−
すとバイアス回路を介してと９だされる。測定は４ＧＨ
ｚから１６（Ｊｚの周波数帯で行われ、入力側のチュー
ナは各周波数で最小雑音指数が得られるように調整され
、出力側のチューナは出力利得を最大にするように調整
された。直流印加電圧は、ドレイン電圧４Ｖ、第１ゲー
ト電圧−１，５ｖであυ、ソース電極と第２ゲート電極
は直流的にもマイクロ波的にも接地されてｂる。このと
きのドレイン電流は、１０ｍＡである。これらの条件は
、雑音レベルを最小にするバイアス条件に相当する。ま
た本発明による双グー）ＭＥＳＦＥＴの中間金属膜片は
、直流的にもマイクロ波的にも他の電極や外部・とけ結
びつけられておらず、浮いた状態になっている。
Ｔの電気的特性について、従来の双ゲー）ＭＥＳＦＥＴ
の特性と比較して述べよう。ここで従来の双ゲー）ＭＥ
ＳＦＥＴとは、中間金属片がないことを除いて実施例の
双ゲー）ＭＥＳＦＥＴと同一寸法、同一構造の電子ビー
ム露光法によ）製造された双ゲートＭＥＳＦＥＴを意味
する。入力信号はバイアス回路とチー−すを介して第１
ゲートに加えられ、出力信号はドレイン電極からチー−
すとバイアス回路を介してと９だされる。測定は４ＧＨ
ｚから１６（Ｊｚの周波数帯で行われ、入力側のチュー
ナは各周波数で最小雑音指数が得られるように調整され
、出力側のチューナは出力利得を最大にするように調整
された。直流印加電圧は、ドレイン電圧４Ｖ、第１ゲー
ト電圧−１，５ｖであυ、ソース電極と第２ゲート電極
は直流的にもマイクロ波的にも接地されてｂる。このと
きのドレイン電流は、１０ｍＡである。これらの条件は
、雑音レベルを最小にするバイアス条件に相当する。ま
た本発明による双グー）ＭＥＳＦＥＴの中間金属膜片は
、直流的にもマイクロ波的にも他の電極や外部・とけ結
びつけられておらず、浮いた状態になっている。
第３図は、測定された雑音指数および電力オＵ得を示す
図であシ、図中Ａ 、 Ａ’はそれぞれ本発明による双
グー）ＭＥＳＦＥＴの雑音指数と電力オ（１得を、Ｂ
、 Ｂ’は従来のＭＥＳＦＥＴのそれらを、そしてＣ１
Ｃ′は比較のために掲げたゲート長１μｍの単グー）Ｍ
ＥＳＦＥＴの特性をそれぞれ示す。単ゲートＭＥＳＦ、
ＥＴは、ドレイン電圧４■、ドレイン電流１０ｍＡにバ
イアスされている。
図であシ、図中Ａ 、 Ａ’はそれぞれ本発明による双
グー）ＭＥＳＦＥＴの雑音指数と電力オ（１得を、Ｂ
、 Ｂ’は従来のＭＥＳＦＥＴのそれらを、そしてＣ１
Ｃ′は比較のために掲げたゲート長１μｍの単グー）Ｍ
ＥＳＦＥＴの特性をそれぞれ示す。単ゲートＭＥＳＦ、
ＥＴは、ドレイン電圧４■、ドレイン電流１０ｍＡにバ
イアスされている。
この第３図から、従来の双グー）ＭｇＳＦＥＴの電力利
得が単ゲートＭＥＳＦＥＴのそれより、３ないし４ｄＢ
大きいことがわかる。しかしながらその雑音特性は単ゲ
ートのものに較べ約１ｄＢ悪くなっていることも同時に
わかる。
得が単ゲートＭＥＳＦＥＴのそれより、３ないし４ｄＢ
大きいことがわかる。しかしながらその雑音特性は単ゲ
ートのものに較べ約１ｄＢ悪くなっていることも同時に
わかる。
これに対し本発明の双ゲートＭＥＳＦＥＴは、従来の双
ゲートＭＥＳＦＥＴよシ若千大きい電力利得を保ちなが
ら、しかも、単ゲートＭＥＳＦＥＴとほぼ等して雑音指
数を示している。すなわち本発明の双ゲー）ＭＥＳＦＥ
Ｔの特徴は、従来の双ゲートＭＥＳＦＥＴ Ｖｃ戟べ著
しい低雑音化が、単ゲートのものよりはるかに大きな出
力電力利得値を実現しながら、得られていることにある
といってよい。
ゲートＭＥＳＦＥＴよシ若千大きい電力利得を保ちなが
ら、しかも、単ゲートＭＥＳＦＥＴとほぼ等して雑音指
数を示している。すなわち本発明の双ゲー）ＭＥＳＦＥ
Ｔの特徴は、従来の双ゲートＭＥＳＦＥＴ Ｖｃ戟べ著
しい低雑音化が、単ゲートのものよりはるかに大きな出
力電力利得値を実現しながら、得られていることにある
といってよい。
以下に、本発明による双グー）ＭｇＳＦＥＴが伺故この
ような低雑音特性を示すのかを簡単に説明する。
ような低雑音特性を示すのかを簡単に説明する。
双ゲートＭＥＳＦＥＴの雑音特性は、その第１段部分の
雑音特性によって規定されることがよく知られている。
雑音特性によって規定されることがよく知られている。
この雑音は、半導体基板、たとえばＱａＡｓの場合では
、３ ＫＶ ７ｃｍ以上の高電場になっているｎ型Ｇ
ａ Ａ ｓ層の領域から主に発生することが解明されて
いる。従来の構造の双ゲー） ＭＥＳＦＥＴでは、第１
ゲート下の空乏層によって狭められたｎ型ＧａＡｇ層中
に形成されているチャネルを通り抜けた電子は充分に減
速されることなく第２ゲート下のチャネルに流れこんで
いく。すなわち、第′１段部分と第２段部分はお互いに
相関しあっているため、第１段部分の３ＫＶ／α以上の
高電界領域は第２ゲート電極の方向にむかりて姑びた状
態にある。このため、通常の単ゲー）ＭＥＳＦＥｒに戦
べて、従来の構造の双ゲー）ＭＥＳＦｇＴでは高電界領
域の長さが長くなシ、雑音レベルが大きがった。
、３ ＫＶ ７ｃｍ以上の高電場になっているｎ型Ｇ
ａ Ａ ｓ層の領域から主に発生することが解明されて
いる。従来の構造の双ゲー） ＭＥＳＦＥＴでは、第１
ゲート下の空乏層によって狭められたｎ型ＧａＡｇ層中
に形成されているチャネルを通り抜けた電子は充分に減
速されることなく第２ゲート下のチャネルに流れこんで
いく。すなわち、第′１段部分と第２段部分はお互いに
相関しあっているため、第１段部分の３ＫＶ／α以上の
高電界領域は第２ゲート電極の方向にむかりて姑びた状
態にある。このため、通常の単ゲー）ＭＥＳＦＥｒに戦
べて、従来の構造の双ゲー）ＭＥＳＦｇＴでは高電界領
域の長さが長くなシ、雑音レベルが大きがった。
一方、本発明の双ゲートＭＥＳＦＥＴでは、第１段部分
を通シ抜けた電子の大部分は中間金属片に流れ込み、急
速に減速され、電場の大きさはほとんどゼロになる。そ
のため１本発明による双グー）ＭｇＳＦＥＴでは、高電
場領域の長さがほぼ単ゲートＭＥＳＦＥＴのそれと同程
度となシ、単ゲートＭＥＳＦＥＴと同程度の低雑音特性
が実現したのである。本発明の構造の双グー）ＭＥＳＦ
ＥＴの中間金属片の長さは、電子の相当部分が中間金属
片に流れ込むに充分な長さが必要であシ、この長さは、
ｎ型半導体層の厚さの約２倍以上に相当する。
を通シ抜けた電子の大部分は中間金属片に流れ込み、急
速に減速され、電場の大きさはほとんどゼロになる。そ
のため１本発明による双グー）ＭｇＳＦＥＴでは、高電
場領域の長さがほぼ単ゲートＭＥＳＦＥＴのそれと同程
度となシ、単ゲートＭＥＳＦＥＴと同程度の低雑音特性
が実現したのである。本発明の構造の双グー）ＭＥＳＦ
ＥＴの中間金属片の長さは、電子の相当部分が中間金属
片に流れ込むに充分な長さが必要であシ、この長さは、
ｎ型半導体層の厚さの約２倍以上に相当する。
第１図（ａ） 、 （ｂ） 、 （Ｃ） 、 （ｄ）
、 （ｅ）は、本発明による構造をもつスゲ−）ＭＥＳ
ＦＥＴの製造工程を順次説明するための砥略１析而図で
あり、第２図は、上記製造工程によって製造されたスゲ
−）ＭＥＳＦＥＴの平面図、第３図は、種々のＭＥＳＦ
ＥＴの雑音指数および醒カ第１得の周波数依存性を示す
図。 第３図中、Ａ 、 Ａ’は、本発明による双ゲートＭＥ
ＳＦＥＴを中間金属膜片を浮かして入出力の整合をとっ
て駆動したときの雑背特性と利得特性とを示し、Ｂ 、
Ｂ’は、従来の双ゲートＭＥＳＦ’ＢＴを入出力の整
合をとって駆動したときの雑音特性と第１１得特性とを
示し、ｃ 、 ｃ’は、単ゲートＭＥＳＦＥＴの同様な
特性を示す。 図中、１１は尚抵抗ＧａＡ ｓ結晶、１２はｎ型ＧａＡ
ｓ層、１３はｎｍ、ＧａＡｓ層とシＢットキ障壁特性を
示す第１の金属膜、１５，１６．１７．１８は７オトレ
ジスト膜、１９は第１ゲート電極、２０は第２ゲート電
極、２１，２２，２３，２４，２５，２６．２７はｎ型
Ｇ ａ Ａ ｓ層とオーム性接触を示す第２の金属膜で
、２２はソース電極、２４は中間金属膜片、２６はドレ
イン′電極であシ、２８．２９はそれぞれソース電極お
よびドレイン電極に被着された金膜である。 また、１２ａはｎ型ＧａＡ ａ層の外周で’）Ｌ１９ａ
は第１ゲート電極１９のポンディングパッド、２０ｍは
第２ゲート電極２０のボンティングバッド、２４ａは中
間金属膜片２４のポンディングパッドである。 代理人 弁理士 内 原 −′ ・−二２・′ 第１口 第Ｚ巳 １’？（Ｌ
、 （ｅ）は、本発明による構造をもつスゲ−）ＭＥＳ
ＦＥＴの製造工程を順次説明するための砥略１析而図で
あり、第２図は、上記製造工程によって製造されたスゲ
−）ＭＥＳＦＥＴの平面図、第３図は、種々のＭＥＳＦ
ＥＴの雑音指数および醒カ第１得の周波数依存性を示す
図。 第３図中、Ａ 、 Ａ’は、本発明による双ゲートＭＥ
ＳＦＥＴを中間金属膜片を浮かして入出力の整合をとっ
て駆動したときの雑背特性と利得特性とを示し、Ｂ 、
Ｂ’は、従来の双ゲートＭＥＳＦ’ＢＴを入出力の整
合をとって駆動したときの雑音特性と第１１得特性とを
示し、ｃ 、 ｃ’は、単ゲートＭＥＳＦＥＴの同様な
特性を示す。 図中、１１は尚抵抗ＧａＡ ｓ結晶、１２はｎ型ＧａＡ
ｓ層、１３はｎｍ、ＧａＡｓ層とシＢットキ障壁特性を
示す第１の金属膜、１５，１６．１７．１８は７オトレ
ジスト膜、１９は第１ゲート電極、２０は第２ゲート電
極、２１，２２，２３，２４，２５，２６．２７はｎ型
Ｇ ａ Ａ ｓ層とオーム性接触を示す第２の金属膜で
、２２はソース電極、２４は中間金属膜片、２６はドレ
イン′電極であシ、２８．２９はそれぞれソース電極お
よびドレイン電極に被着された金膜である。 また、１２ａはｎ型ＧａＡ ａ層の外周で’）Ｌ１９ａ
は第１ゲート電極１９のポンディングパッド、２０ｍは
第２ゲート電極２０のボンティングバッド、２４ａは中
間金属膜片２４のポンディングパッドである。 代理人 弁理士 内 原 −′ ・−二２・′ 第１口 第Ｚ巳 １’？（Ｌ
Claims (1)
- １、平坦な表面をもつ半導体基板表面上に、ソース電極
、第１ショットキ隙壁ゲート電極、第２ショットキ障壁
ゲート電極、ドレイン電極を順に配してなる双ゲート・
ショットキ障壁ゲート型電界効果トランジスタの、第１
シヨツトキ陣壁ゲート電極と第２シヨツトキ障壁ゲート
電極とにはさまれた領域にこれら２つのゲート電極とは
独立した半導体基板に対しオーミックに接触する島状領
域（以下、中間金属膜片と称する）を設けたことを特徴
とする双ゲートショットキ障壁ゲート型電界効果トラン
ジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22174183A JPS6024073A (ja) | 1983-11-25 | 1983-11-25 | 双ゲ−ト・シヨツトキ障壁ゲ−ト型電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22174183A JPS6024073A (ja) | 1983-11-25 | 1983-11-25 | 双ゲ−ト・シヨツトキ障壁ゲ−ト型電界効果トランジスタ |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1777476A Division JPS5931870B2 (ja) | 1975-02-26 | 1976-02-20 | 双ゲ−ト・シヨツトキ障壁ゲ−ト型電界効果トランジスタとその製造方法およびその駆動方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6024073A true JPS6024073A (ja) | 1985-02-06 |
Family
ID=16771498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22174183A Pending JPS6024073A (ja) | 1983-11-25 | 1983-11-25 | 双ゲ−ト・シヨツトキ障壁ゲ−ト型電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6024073A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01179461A (ja) * | 1988-01-07 | 1989-07-17 | Fujitsu Ltd | 電界効果型トランジスタ |
| JPH02125473A (ja) * | 1988-11-02 | 1990-05-14 | Nec Corp | ＧａＡｓデュアルゲートＦＥＴ |
| JP2008021949A (ja) * | 2006-07-14 | 2008-01-31 | Sony Corp | 半導体素子及びこれを備える通信機器 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4852483A (ja) * | 1971-10-29 | 1973-07-23 | ||
| JPS52100979A (en) * | 1976-02-20 | 1977-08-24 | Nec Corp | Production and drive of dual gate schottky barrier gate type fieled ef fect transistor |
-
1983
- 1983-11-25 JP JP22174183A patent/JPS6024073A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4852483A (ja) * | 1971-10-29 | 1973-07-23 | ||
| JPS52100979A (en) * | 1976-02-20 | 1977-08-24 | Nec Corp | Production and drive of dual gate schottky barrier gate type fieled ef fect transistor |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01179461A (ja) * | 1988-01-07 | 1989-07-17 | Fujitsu Ltd | 電界効果型トランジスタ |
| JPH02125473A (ja) * | 1988-11-02 | 1990-05-14 | Nec Corp | ＧａＡｓデュアルゲートＦＥＴ |
| JP2008021949A (ja) * | 2006-07-14 | 2008-01-31 | Sony Corp | 半導体素子及びこれを備える通信機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4048646A (en) | Dual-gate schottky barrier gate fet having an intermediate electrode and a method of making same | |
| US5341015A (en) | Semiconductor device with reduced stress on gate electrode | |
| JPS6164171A (ja) | 半導体素子の製造方法 | |
| US5770489A (en) | Method of making a compound semiconductor field-effect transistor | |
| JPS6024073A (ja) | 双ゲ−ト・シヨツトキ障壁ゲ−ト型電界効果トランジスタ | |
| JPS5931870B2 (ja) | 双ゲ−ト・シヨツトキ障壁ゲ−ト型電界効果トランジスタとその製造方法およびその駆動方法 | |
| JPH08298267A (ja) | 半導体装置及びその製造方法 | |
| JPH08172104A (ja) | 半導体装置 | |
| JPS6352473A (ja) | 化合物半導体装置 | |
| JPH0252438A (ja) | 電界効果トランジスタの製造方法 | |
| JPS62156877A (ja) | シヨツトキ−ゲ−ト電界効果トランジスタおよびその製造方法 | |
| JPS6142963A (ja) | 半導体装置の製造方法 | |
| JPS609171A (ja) | 半導体装置の製造方法 | |
| JPS59114826A (ja) | 半導体装置の製造方法 | |
| JPH038106B2 (ja) | ||
| JPS60160670A (ja) | 半導体装置及びその製造方法 | |
| JPS5870576A (ja) | 半導体装置 | |
| JPS6155970A (ja) | 電界効果トランジスタ | |
| JPS63228671A (ja) | 半導体装置の製造方法 | |
| JPS61144880A (ja) | 電界効果トランジスタの製造方法 | |
| JPS58114461A (ja) | 半導体装置 | |
| JPS6272175A (ja) | 半導体装置の製造方法 | |
| JPH0340438A (ja) | 電界効果トランジスタの製造方法 | |
| JPS58123777A (ja) | シヨツトキゲ−ト電界効果トランジスタとその製造方法 | |
| JPH043102B2 (ja) |