JPS60240144A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPS60240144A JPS60240144A JP9574184A JP9574184A JPS60240144A JP S60240144 A JPS60240144 A JP S60240144A JP 9574184 A JP9574184 A JP 9574184A JP 9574184 A JP9574184 A JP 9574184A JP S60240144 A JPS60240144 A JP S60240144A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- pellet
- layer
- fixed
- semiconductor pellet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 56
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 239000008188 pellet Substances 0.000 claims abstract description 51
- 239000012212 insulator Substances 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 16
- 230000002093 peripheral effect Effects 0.000 claims description 14
- 239000007788 liquid Substances 0.000 claims description 3
- 229920002050 silicone resin Polymers 0.000 abstract description 13
- 239000000463 material Substances 0.000 abstract description 8
- 230000005684 electric field Effects 0.000 abstract description 4
- 229910052751 metal Inorganic materials 0.000 abstract description 4
- 239000002184 metal Substances 0.000 abstract description 4
- 239000004809 Teflon Substances 0.000 abstract description 3
- 229920006362 Teflon® Polymers 0.000 abstract description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052750 molybdenum Inorganic materials 0.000 abstract description 2
- 239000011733 molybdenum Substances 0.000 abstract description 2
- 229910000679 solder Inorganic materials 0.000 abstract description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052721 tungsten Inorganic materials 0.000 abstract description 2
- 239000010937 tungsten Substances 0.000 abstract description 2
- 229920002379 silicone rubber Polymers 0.000 description 13
- 239000004945 silicone rubber Substances 0.000 description 13
- 230000000694 effects Effects 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
- H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10157—Shape being other than a cuboid at the active surface
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
本発明は半導体装置及びその製造方法に関するしくはサ
イリスタ等の電力用半導体素子の外周面の耐圧が改善さ
れている構造の半導体装置及びその製造方法である。
イリスタ等の電力用半導体素子の外周面の耐圧が改善さ
れている構造の半導体装置及びその製造方法である。
［発明の技術的背景］
第４図は半導体ペレツ゛ト１が比較的大きい電力用半導
体素子の要部構造を示すものである。 同図において２
は熱緩衝板であって半導体ペレット１の７ノ一ド側表面
に合金を介して固着される。
体素子の要部構造を示すものである。 同図において２
は熱緩衝板であって半導体ペレット１の７ノ一ド側表面
に合金を介して固着される。
半導体ペレット１の接合の一部が外周面に露出している
。 一般に半導体層の外部に露出した接合部における沿
面放電を防止する方法としては、第４図に示すように露
出した外周面に傾斜を持たせたいわゆるベベル面３を作
り、接合表面部分の電界をやわらげる方法が用いられる
。 また第５図に示すように接合表面部をベベル構造と
し、この外周面３とカソード側表面７とにわたってガラ
スもしくはシリコーンゴムのごとき表面保護用絶縁物層
４を被着する方法がある。 また第６図に示すように接
合面に絶縁物膜（例えばシリコン酸化膜）５を形成した
り、′第７図に示すように接合部分にガードリンク６を
設けその表面電界をやわらげる方法もとられる。
。 一般に半導体層の外部に露出した接合部における沿
面放電を防止する方法としては、第４図に示すように露
出した外周面に傾斜を持たせたいわゆるベベル面３を作
り、接合表面部分の電界をやわらげる方法が用いられる
。 また第５図に示すように接合表面部をベベル構造と
し、この外周面３とカソード側表面７とにわたってガラ
スもしくはシリコーンゴムのごとき表面保護用絶縁物層
４を被着する方法がある。 また第６図に示すように接
合面に絶縁物膜（例えばシリコン酸化膜）５を形成した
り、′第７図に示すように接合部分にガードリンク６を
設けその表面電界をやわらげる方法もとられる。
電力半導体素子では一般に第５図で示すようにベベル面
を形成しかつその表面にシリコーンゴム等の表面保護用
絶縁物を被着したものが多く使用されている。
を形成しかつその表面にシリコーンゴム等の表面保護用
絶縁物を被着したものが多く使用されている。
［背景技術の問題点コ
電力用半導体装置は使用される電力量によって形状や大
きさも種々あるが例えばペレットの厚さは０．数ｍｍな
いし１ｍｍまた使用電圧は数百■ないし数ｋＶのものが
多い。 ペレットの厚さに比し使用電圧が非常に高いの
で上記の第６図或いは第７図に示す方法では耐圧が不十
分で電力用には採用できない。 第５図に示す方法は外
周面がベベル構造であることと、表面保護用絶縁物層４
を被着したこととにより外周面の耐圧向上には相当の効
果が得られている。 表面保護用絶縁物層４としてはシ
リコーンゴム系樹脂等が使用されているが、その材料の
進歩と脱泡処理など被着工程の改善により表面保護用絶
縁物層４の層内の絶縁耐力は十分であり、現在では問題
となっていない。
きさも種々あるが例えばペレットの厚さは０．数ｍｍな
いし１ｍｍまた使用電圧は数百■ないし数ｋＶのものが
多い。 ペレットの厚さに比し使用電圧が非常に高いの
で上記の第６図或いは第７図に示す方法では耐圧が不十
分で電力用には採用できない。 第５図に示す方法は外
周面がベベル構造であることと、表面保護用絶縁物層４
を被着したこととにより外周面の耐圧向上には相当の効
果が得られている。 表面保護用絶縁物層４としてはシ
リコーンゴム系樹脂等が使用されているが、その材料の
進歩と脱泡処理など被着工程の改善により表面保護用絶
縁物層４の層内の絶縁耐力は十分であり、現在では問題
となっていない。
現在の半導体ペレット１の側面の耐電圧はカソード表面
７と熱緩衝板２とにはさまれる上記絶縁物層４の表面に
沿う絶縁耐圧によって制限されている。 沿面耐電圧を
向上することが第１の問題点である。 また第５図に示
す従来構造では表面保護用絶縁物層４が半導体ペレット
１の主面７（カソード表面）から突出（第８図のｄで示
す部分）するとともに半導体ペレット１の主面７上にそ
の一部が被着している。 第８図に示す８は圧接電極で
あって、完成された半導体ペレット（第５図に示すもの
と同一）の主面７のカソード電極に圧接された状態で半
導体ペレット等どともに外囲器（図示していない）に封
入される。 圧接電極８は半導体ペレット１の主面の中
心位置に圧接されるよう設６１されているが、実際には
組立部品等の較差のため中心よりずれるのが一般である
。 このずれが一定値を越えると圧接電極８が表面保護
用絶縁物層４に接触し、圧接の不均一が生じ、半導体装
置を破壊する原因となる。 これによって圧接電極８の
直径が制限される。 他方ウェーハ材料の使用効率や素
子の電力容量の増加等の要請により半導体ペレット１の
主面上の能動領域を周縁部のできるだけ近くまで拡大し
、圧接電極８の径もそれに応じて増加したいという要求
が強い。
７と熱緩衝板２とにはさまれる上記絶縁物層４の表面に
沿う絶縁耐圧によって制限されている。 沿面耐電圧を
向上することが第１の問題点である。 また第５図に示
す従来構造では表面保護用絶縁物層４が半導体ペレット
１の主面７（カソード表面）から突出（第８図のｄで示
す部分）するとともに半導体ペレット１の主面７上にそ
の一部が被着している。 第８図に示す８は圧接電極で
あって、完成された半導体ペレット（第５図に示すもの
と同一）の主面７のカソード電極に圧接された状態で半
導体ペレット等どともに外囲器（図示していない）に封
入される。 圧接電極８は半導体ペレット１の主面の中
心位置に圧接されるよう設６１されているが、実際には
組立部品等の較差のため中心よりずれるのが一般である
。 このずれが一定値を越えると圧接電極８が表面保護
用絶縁物層４に接触し、圧接の不均一が生じ、半導体装
置を破壊する原因となる。 これによって圧接電極８の
直径が制限される。 他方ウェーハ材料の使用効率や素
子の電力容量の増加等の要請により半導体ペレット１の
主面上の能動領域を周縁部のできるだけ近くまで拡大し
、圧接電極８の径もそれに応じて増加したいという要求
が強い。
これが第２の問題点である。
［発明の目的７
本発明は前記問題点を解決し、素子の耐電圧を向上しか
つウェーハ材料の使硼効率と、素子の生産歩留とを改善
できる構造の半導体装置及びその製造方法を提供するこ
とを目的とする。
つウェーハ材料の使硼効率と、素子の生産歩留とを改善
できる構造の半導体装置及びその製造方法を提供するこ
とを目的とする。
「発明の概要」
この発明による半導体装置は、（ａ）接合の一部が外周
面に露出している半導体ペレットと、（ｂ）接合を保護
するためこの外周面に固着しているとともにペレットの
第１の主面（例えばカソード表面）を含む平面より突出
しない（したがって第１主面上にも被着しない）第１の
絶縁物層と、（Ｃ）この第１の絶縁物層の外周面に固着
して所定の耐電圧に対し十分長い沿面距離を有する第２
の絶縁物層ど、（ｄ ）該ペレットの第２の主面（例え
ばアノード面）、第１の絶縁物層及び第２の絶縁物層に
固着された熱緩衝板とを具備することを特徴とする。
面に露出している半導体ペレットと、（ｂ）接合を保護
するためこの外周面に固着しているとともにペレットの
第１の主面（例えばカソード表面）を含む平面より突出
しない（したがって第１主面上にも被着しない）第１の
絶縁物層と、（Ｃ）この第１の絶縁物層の外周面に固着
して所定の耐電圧に対し十分長い沿面距離を有する第２
の絶縁物層ど、（ｄ ）該ペレットの第２の主面（例え
ばアノード面）、第１の絶縁物層及び第２の絶縁物層に
固着された熱緩衝板とを具備することを特徴とする。
またこの発明による半導体装置の製造方法は次の通りで
ある。 上記半導体ペレットに熱緩衝板を固着した後、
既硬化状態の第２の絶縁物層を熱緩衝板に直接又は熱緩
衝板に装着した位置決め冶具にはめ合わせする。 次に
第１の絶縁物層がペレットの第１の主面を含む平面より
突出しないようにするため該平面と熱緩衝板面と第２の
絶縁物層内面と該ペレットの外周面との四面により形成
される環状空間の容積よりも少ない量であり、かつペレ
ット外周面の接合を保護し熱緩衝板面を覆い所定の耐電
圧を維持できる量の液状もしくは未硬化状態の第１の絶
縁物を環状空間内に注入する。
ある。 上記半導体ペレットに熱緩衝板を固着した後、
既硬化状態の第２の絶縁物層を熱緩衝板に直接又は熱緩
衝板に装着した位置決め冶具にはめ合わせする。 次に
第１の絶縁物層がペレットの第１の主面を含む平面より
突出しないようにするため該平面と熱緩衝板面と第２の
絶縁物層内面と該ペレットの外周面との四面により形成
される環状空間の容積よりも少ない量であり、かつペレ
ット外周面の接合を保護し熱緩衝板面を覆い所定の耐電
圧を維持できる量の液状もしくは未硬化状態の第１の絶
縁物を環状空間内に注入する。
次に第１の絶縁物を硬化させることにより、第２の絶縁
物層の内周面およびペレット外周面に固着する第１の絶
縁物層を形成する。 本発明の方法は以上の工程を含む
ことを特徴とする。
物層の内周面およびペレット外周面に固着する第１の絶
縁物層を形成する。 本発明の方法は以上の工程を含む
ことを特徴とする。
［発明の実施例］
第１図ないし第３図に本発明の実施例を示す。
半導体ペレット１（例えばＰＮ接合ダイオード）の接合
部が露出する外周面３は、その部分の表面電界を弱める
ため適当な角度θを持つベベル面となっている。 この
外周面（ベベル面）３の全周にわたって第１の絶縁物層
である表面保護用シリコーン樹脂層４が固着している。
部が露出する外周面３は、その部分の表面電界を弱める
ため適当な角度θを持つベベル面となっている。 この
外周面（ベベル面）３の全周にわたって第１の絶縁物層
である表面保護用シリコーン樹脂層４が固着している。
またこのシリコーン樹脂層４は半導体ペレット１の第
１の主面であるカソード表面７を含むＡ−Ａ面より上方
に突出せず、カソード表面７に被着していない構造とな
っている。 シリコーン樹脂層４の外周面１０には沿面
距離ぶを長くするためリング状のシリコーンゴム層又は
テフロン層等の第２の絶縁物層９が固着している。 ま
た半導体ペレット１の第２の主面であるアノード面１１
にはんだ等の金属を介してモリブデン或いはタングステ
ン等の金属板の熱緩衝板２が固着されている。
１の主面であるカソード表面７を含むＡ−Ａ面より上方
に突出せず、カソード表面７に被着していない構造とな
っている。 シリコーン樹脂層４の外周面１０には沿面
距離ぶを長くするためリング状のシリコーンゴム層又は
テフロン層等の第２の絶縁物層９が固着している。 ま
た半導体ペレット１の第２の主面であるアノード面１１
にはんだ等の金属を介してモリブデン或いはタングステ
ン等の金属板の熱緩衝板２が固着されている。
本発明の半導体装置は次の方法で製造される。
半導体ペレット１にはんだ付等の方法により熱緩衝板２
を固着したのち半導体ペレット１の側面に適当な角度θ
（実施例では約６０度）のベベル面を形成する。 次に
リング状の第２の絶縁物層（例えばシリコーンゴム層）
９を熱緩衝板２に直接はめ合わせしく第２図および第３
図）、又は熱緩衝Ｆｉ２に装着した位置決め治具（図示
していない）にはめ合わせしく第１図）、シリコーンゴ
ム層９を熱緩衝板２の所定位置に配置する。 次に液状
もしくは未硬化状態の第１の絶縁物（例えばシリコーン
系樹脂）を半導体ペレット１とシリコーンゴム層９の間
に注入する。 シリコーン樹脂の注入量は、硬化後のシ
リコーン樹脂層（第１の絶縁物層）４がＡ−Ａ平面より
突出しないようにするためＡ−Ａ平面と熱緩衝板２とシ
リコーンゴム層の内面１０とペレットの外周面３との四
面により形成される環状空間の容積よりも少ない量であ
ることが必要であり、またペレット外周面３の接合部と
熱緩衝板面を覆い所定の耐電圧を維持できる量以上の注
入量を必要とする。 本実施例ではペレットの大きさ約
３５ｍｍφのもので上記環状空間の容積の４０〜６０％
のシリコーン樹脂量で良好な結果を得ている。 次にシ
リコーン樹脂を硬化させシリコーンゴム層９、熱緩衝板
２およびペレット外周面に固着するシリコーン樹脂層４
を形成する。
を固着したのち半導体ペレット１の側面に適当な角度θ
（実施例では約６０度）のベベル面を形成する。 次に
リング状の第２の絶縁物層（例えばシリコーンゴム層）
９を熱緩衝板２に直接はめ合わせしく第２図および第３
図）、又は熱緩衝Ｆｉ２に装着した位置決め治具（図示
していない）にはめ合わせしく第１図）、シリコーンゴ
ム層９を熱緩衝板２の所定位置に配置する。 次に液状
もしくは未硬化状態の第１の絶縁物（例えばシリコーン
系樹脂）を半導体ペレット１とシリコーンゴム層９の間
に注入する。 シリコーン樹脂の注入量は、硬化後のシ
リコーン樹脂層（第１の絶縁物層）４がＡ−Ａ平面より
突出しないようにするためＡ−Ａ平面と熱緩衝板２とシ
リコーンゴム層の内面１０とペレットの外周面３との四
面により形成される環状空間の容積よりも少ない量であ
ることが必要であり、またペレット外周面３の接合部と
熱緩衝板面を覆い所定の耐電圧を維持できる量以上の注
入量を必要とする。 本実施例ではペレットの大きさ約
３５ｍｍφのもので上記環状空間の容積の４０〜６０％
のシリコーン樹脂量で良好な結果を得ている。 次にシ
リコーン樹脂を硬化させシリコーンゴム層９、熱緩衝板
２およびペレット外周面に固着するシリコーン樹脂層４
を形成する。
一般に絶縁物の沿面耐圧は絶縁物の材質と表面状態く水
分或いは不純物の付着、表面の粗さ等の状態）および沿
面距離によって左石される。 本発明はカソード表面７
がら熱緩衝板２にいたる絶縁物層の表面に沿う最短距離
ｉ（第１図）を増加し素子の耐圧を向上しようとするも
のである。
分或いは不純物の付着、表面の粗さ等の状態）および沿
面距離によって左石される。 本発明はカソード表面７
がら熱緩衝板２にいたる絶縁物層の表面に沿う最短距離
ｉ（第１図）を増加し素子の耐圧を向上しようとするも
のである。
したがって第２の絶縁物層９（シリコーンゴム層）の形
状は例えば第２図に示すように絶縁物層９の円周にそっ
て凹部や切欠部等を設けた構造成いは第３図に示すよう
に絶縁物層９は熱緩衝板１１を挾んで上下の高さ方向に
長い構造等のように所定の使用電圧に十分耐えられる距
離ｌを有する形状とする。 また第１の絶縁物層４およ
び第２の絶縁物層９の材質は本実施例ではシリコーンゴ
ム系樹脂およびシリコーンゴム（或いはテフロン）であ
るが、絶縁性とよくなじんで接着可能な材質のものなら
よい。 また半導体素子としてはダイオードのみならず
パワートランジスタやサイリスタ等であっても差し支え
ない。
状は例えば第２図に示すように絶縁物層９の円周にそっ
て凹部や切欠部等を設けた構造成いは第３図に示すよう
に絶縁物層９は熱緩衝板１１を挾んで上下の高さ方向に
長い構造等のように所定の使用電圧に十分耐えられる距
離ｌを有する形状とする。 また第１の絶縁物層４およ
び第２の絶縁物層９の材質は本実施例ではシリコーンゴ
ム系樹脂およびシリコーンゴム（或いはテフロン）であ
るが、絶縁性とよくなじんで接着可能な材質のものなら
よい。 また半導体素子としてはダイオードのみならず
パワートランジスタやサイリスタ等であっても差し支え
ない。
［発明の効果］
本発明の半導体装置及びその製造方法の効果を列記すれ
ば次の通りである。
ば次の通りである。
（ａ ） 半導体ペレットの外周に第１および第２の二
重の絶縁物層を配置したことにより沿面放電距離が長く
なり半導体装置の耐圧特性が改善される。
重の絶縁物層を配置したことにより沿面放電距離が長く
なり半導体装置の耐圧特性が改善される。
（ｂ） 第１の絶縁物層が半導体ペレットの第１の主面
より突出しないので圧接電極の径を大きくして圧接面を
広くし、より均一にシリコンウェーハを圧接することが
でき、素子の歩留りが改善されるとともにウェーハの周
辺まで能動領域とし−Ｃ使用ぐきるので、ウェーハ材料
の使用効率が良くなる。
より突出しないので圧接電極の径を大きくして圧接面を
広くし、より均一にシリコンウェーハを圧接することが
でき、素子の歩留りが改善されるとともにウェーハの周
辺まで能動領域とし−Ｃ使用ぐきるので、ウェーハ材料
の使用効率が良くなる。
（Ｃ） 第１絶縁物層を形成する・とき、従来に比し注
入樹脂量が少なく制御し易いので生産性があがる。
入樹脂量が少なく制御し易いので生産性があがる。
第１図は本発明の一実施例である半導体装置の要部断面
図、第２図および第３図は本発明の他の実施例を示す半
導体装置の要部断面図、第４図ないし第７図は従来の半
導体装置の接合の露出部分の沿面放電を防止する構造を
示す要部断面図、第８図は従来技術を説明するための半
導体装置の要部断面図である。 １・・・半導体ペレット、 ２・・・熱緩衝板、 ３・
・・半導体ペレット外周面くベベル面）、 ４・・・第
１の絶縁物層（シリコーン樹脂層）、 ７・・・半導体
ペレットの第１の主面（カソード表面）、 ８・・・圧
接電極、 ９・・・第２の絶縁物層（シリコーンゴム層
）、 １１・・・半導体ペレットの第２の主面（アノー
ド表面）。 第１２図 第２図 第３図 第４図 第５図 第８図 ｊ
図、第２図および第３図は本発明の他の実施例を示す半
導体装置の要部断面図、第４図ないし第７図は従来の半
導体装置の接合の露出部分の沿面放電を防止する構造を
示す要部断面図、第８図は従来技術を説明するための半
導体装置の要部断面図である。 １・・・半導体ペレット、 ２・・・熱緩衝板、 ３・
・・半導体ペレット外周面くベベル面）、 ４・・・第
１の絶縁物層（シリコーン樹脂層）、 ７・・・半導体
ペレットの第１の主面（カソード表面）、 ８・・・圧
接電極、 ９・・・第２の絶縁物層（シリコーンゴム層
）、 １１・・・半導体ペレットの第２の主面（アノー
ド表面）。 第１２図 第２図 第３図 第４図 第５図 第８図 ｊ
Claims (1)
- 【特許請求の範囲】 １ 少なくとも１つ以上の接合を有し該接合の一部が外
周面に露出している半導体ペレットと、該外周面に固着
しかつ該ペレットの第１の主面を含む平面より突出しな
い第１の絶縁物層と、第１の絶縁物層の外周面に固着し
ている第２の絶縁物層と、該ペレットの第２の主面、第
１の絶縁物層及び第２の絶縁物層に固着している熱緩衝
板とを具備することを特徴とする半導体装置。 ２ 少なくとも１つ以上の接合を有し該接合の一部が外
周面に露出している半導体ペレットと、該外周面に固着
しかつ該ペレットの第１の主面を含む平面より突出しな
い第１の絶縁物層と、第１の絶縁物層の外周面に固着し
ている第２の絶縁物層と、該ペレットの第２の固着して
いる熱緩衝板とを具備する半導体装置を製造するための
方法であって、該ペレットに熱緩衝板を固着したのち、 （ａ ）既硬化状態の第２の絶縁物層を熱緩衝板にはめ
合わせるはめ合わせ工程と、 （ｂ）第１の主面を含む平面と熱緩衝板と第２の絶縁物
層内面と該ペレットの外周面との四面により形成される
環状空間の容積よりも少ない量の液状もしくは未硬化状
態の第１の絶縁物を環状空間内に注入する第１絶縁物注
入工程と、 （Ｃ）該第１絶縁物を硬化させることにより、第２の絶
縁物層の内周面および該ペレットの外周面に固着する第
１の絶縁物層を形成する第１絶縁物層形成工程と を含む半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9574184A JPS60240144A (ja) | 1984-05-15 | 1984-05-15 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9574184A JPS60240144A (ja) | 1984-05-15 | 1984-05-15 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60240144A true JPS60240144A (ja) | 1985-11-29 |
Family
ID=14145910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9574184A Pending JPS60240144A (ja) | 1984-05-15 | 1984-05-15 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60240144A (ja) |
-
1984
- 1984-05-15 JP JP9574184A patent/JPS60240144A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2739970B2 (ja) | 圧接型半導体装置 | |
| US3736474A (en) | Solderless semiconductor devices | |
| US4673961A (en) | Pressurized contact type double gate static induction thyristor | |
| JP5811325B2 (ja) | 半導体素子および半導体装置 | |
| US3588632A (en) | Structurally reinforced semiconductor device | |
| JPS60240144A (ja) | 半導体装置及びその製造方法 | |
| JPH07153787A (ja) | 圧接型半導体装置及びその製造方法 | |
| US10249747B2 (en) | Turn-off power semiconductor device with improved centering and fixing of a gate ring, and method for manufacturing the same | |
| JP6647151B2 (ja) | 半導体装置およびその製造方法並びに半導体モジュールおよび電力変換装置 | |
| US20210384155A1 (en) | Die attachment structure and method for manufacturing the same | |
| JP7203214B2 (ja) | 浮動性実装を有する電力半導体装置 | |
| JP7149907B2 (ja) | 半導体装置および半導体素子 | |
| US4329707A (en) | Glass-sealed power thyristor | |
| JPH0693451B2 (ja) | 半導体装置及びその製造方法 | |
| US20220302046A1 (en) | Semiconductor device and method of fabricating semiconductor device | |
| US4559697A (en) | Method of fixing insertion electrode panel in compression-bonded semiconductor device | |
| JPS607495Y2 (ja) | 半導体素子 | |
| JP3259599B2 (ja) | 圧接型半導体装置 | |
| JPH08330337A (ja) | 平型半導体装置 | |
| JPS6097672A (ja) | 半導体装置およびその製造方法 | |
| JPS5917854B2 (ja) | 半導体装置 | |
| JP3324317B2 (ja) | 逆導通型半導体スイッチング装置 | |
| GB2031225A (en) | Glass-sealed thyristor junctions | |
| JP2903864B2 (ja) | 平形半導体装置の製造方法 | |
| JPS59194466A (ja) | 半導体装置 |