JPS60237743A - 大容量デ−タ交換機 - Google Patents
大容量デ−タ交換機Info
- Publication number
- JPS60237743A JPS60237743A JP59094027A JP9402784A JPS60237743A JP S60237743 A JPS60237743 A JP S60237743A JP 59094027 A JP59094027 A JP 59094027A JP 9402784 A JP9402784 A JP 9402784A JP S60237743 A JPS60237743 A JP S60237743A
- Authority
- JP
- Japan
- Prior art keywords
- data
- bus
- buses
- horizontal
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/32—Handling requests for interconnection or transfer for access to input/output bus using combination of interrupt and burst mode transfer
- G06F13/34—Handling requests for interconnection or transfer for access to input/output bus using combination of interrupt and burst mode transfer with priority control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の技術分野）
本発明は、データ交換機、特に大容量の交換に適用しう
る複数のデータ通信モジエールを有するデータ交換機に
関する。
る複数のデータ通信モジエールを有するデータ交換機に
関する。
（従来技術）
従来、大容量のデータ交換機は、多数のデータ通信モジ
ュールを大容量の通信媒体で結合して構成するか、複数
のデータ通信モジュールを比較的小容量の通信媒体で結
合し、それらを比較的大容量の通信媒体で階層的に結合
して構成していた。
ュールを大容量の通信媒体で結合して構成するか、複数
のデータ通信モジュールを比較的小容量の通信媒体で結
合し、それらを比較的大容量の通信媒体で階層的に結合
して構成していた。
そのため、前者では１１個々のデータ通信モジエールの
トラヒックに比して大きな容量の通信媒体との接続によ
）％個々のデータ通信モジュールが高価になシ、また後
者では、比較的小容量の通信媒体と、大容量の通信媒体
間のトラヒックが大きくなシ、該トラヒックを処理する
データ通信モジュールが高価になる欠点があった。これ
らの欠点はいずれも少数のバスにトラヒックが集中する
ことによシ生ずるものである。
トラヒックに比して大きな容量の通信媒体との接続によ
）％個々のデータ通信モジュールが高価になシ、また後
者では、比較的小容量の通信媒体と、大容量の通信媒体
間のトラヒックが大きくなシ、該トラヒックを処理する
データ通信モジュールが高価になる欠点があった。これ
らの欠点はいずれも少数のバスにトラヒックが集中する
ことによシ生ずるものである。
（発明の目的）
本発明は、トラヒックを多数の水平、垂直バスに分散さ
せることにより、上記欠点のトラヒックが集中する通信
媒体を除去することによシ、各々のデータ通信モジュー
ルが、比較的小容量の通信媒体と通信するだけで、全体
として大容量のトラヒックを処理できるデータ交換機を
提供するものである。
せることにより、上記欠点のトラヒックが集中する通信
媒体を除去することによシ、各々のデータ通信モジュー
ルが、比較的小容量の通信媒体と通信するだけで、全体
として大容量のトラヒックを処理できるデータ交換機を
提供するものである。
（発明の要約）
本発明の大容量データ交換機は、複数のデータ伝送媒体
よシなる水平バス群と、複数のデータ伝送媒体よシなる
垂直バス群が、論理的に格子状に配置され、各格子点で
、データ通信モジュールが、該格子点の水平バスと垂直
バスに接続され、各データ通信モジーールは、収容回線
とバスとの通信。
よシなる水平バス群と、複数のデータ伝送媒体よシなる
垂直バス群が、論理的に格子状に配置され、各格子点で
、データ通信モジュールが、該格子点の水平バスと垂直
バスに接続され、各データ通信モジーールは、収容回線
とバスとの通信。
水平バスと垂直バス間の通信および収容回線相互間の通
信機能を有することを特徴とする。
信機能を有することを特徴とする。
（実施例）
第１図は本発明の犬容最パケット交換機の一実施例を示
すブロック図である。大容量パケット交換機は、複数の
垂直バス■１．■２．・・・・・・、Ｖｘと、複数の水
平バスＨ，，Ｈ，，・・・・・・、Ｈｙと、データ通信
モジュール１１’、１２．・・・・・・、Ｘｙを含み、
各データ通信モジュール１１．１２．・・・・・・、ｘ
ｙは論理的に格子状に配列された垂直バスＶ１．Ｖ、、
・・・・・・Ｖｘと水平バスＨ８゜Ｈｓ、・・・・・・
、Ｈｙの各々対応する格子点に接続されている。
すブロック図である。大容量パケット交換機は、複数の
垂直バス■１．■２．・・・・・・、Ｖｘと、複数の水
平バスＨ，，Ｈ，，・・・・・・、Ｈｙと、データ通信
モジュール１１’、１２．・・・・・・、Ｘｙを含み、
各データ通信モジュール１１．１２．・・・・・・、ｘ
ｙは論理的に格子状に配列された垂直バスＶ１．Ｖ、、
・・・・・・Ｖｘと水平バスＨ８゜Ｈｓ、・・・・・・
、Ｈｙの各々対応する格子点に接続されている。
このように構成された大容量パケット交換機において、
データ通信モジュール１ｙに収容された回線（図示せず
）とデータ通信モジュールｘ１に収容された回線（図示
せず）とが１通信を行なう場合を例にとってデータの流
れを説明する。データ通信モジュール１ｙに収容された
回線からのデータは垂直バスＶ、を経てデータ通信モジ
ュール１１に入力される。このデータ通信モジュール１
１では入力されたデータが中継であることを判断し、こ
のデータを水平バスＨ，に出力する。さらに水平バスＨ
１を経てデータ通信モジュールｘ１に入力され、このデ
ータ通信モジュールＸ１に収容されている回線にデータ
通信モジュール１ｙからのデータが送出される。
データ通信モジュール１ｙに収容された回線（図示せず
）とデータ通信モジュールｘ１に収容された回線（図示
せず）とが１通信を行なう場合を例にとってデータの流
れを説明する。データ通信モジュール１ｙに収容された
回線からのデータは垂直バスＶ、を経てデータ通信モジ
ュール１１に入力される。このデータ通信モジュール１
１では入力されたデータが中継であることを判断し、こ
のデータを水平バスＨ，に出力する。さらに水平バスＨ
１を経てデータ通信モジュールｘ１に入力され、このデ
ータ通信モジュールＸ１に収容されている回線にデータ
通信モジュール１ｙからのデータが送出される。
なお、この例では通信に関係するデータ通信モジュール
は、発１着、中継の三つであったが１発着が同一のデー
タ通信モジュールに収容されている回線間で行なわれる
場合、あるいは発着のデータ通信モジュールが１本の垂
直、水平バスに接続されている場合には中継は不要でお
る。また、ある格子点のデータ通信モジュールが障害あ
るいは輻棲で使用できない場合は、複数のデータ通信モ
ジュールを経由した通信が行なわれる。
は、発１着、中継の三つであったが１発着が同一のデー
タ通信モジュールに収容されている回線間で行なわれる
場合、あるいは発着のデータ通信モジュールが１本の垂
直、水平バスに接続されている場合には中継は不要でお
る。また、ある格子点のデータ通信モジュールが障害あ
るいは輻棲で使用できない場合は、複数のデータ通信モ
ジュールを経由した通信が行なわれる。
第２図は第１図におけるデータ通信モジュールの一実施
例を示すブロック図である。各データ通信モジュールは
、垂直バスＶと接続されている垂直バス収容部１００と
、水平バスＨと接続されている水平バス収容部２００と
、回線５００を収容する回線収容部３００と、垂直バス
■と水平パスＨ相互間１回線相互間、および回線とバス
間のトラヒックを処理する中継部４００を備えている。
例を示すブロック図である。各データ通信モジュールは
、垂直バスＶと接続されている垂直バス収容部１００と
、水平バスＨと接続されている水平バス収容部２００と
、回線５００を収容する回線収容部３００と、垂直バス
■と水平パスＨ相互間１回線相互間、および回線とバス
間のトラヒックを処理する中継部４００を備えている。
次に第３図〜第５図によシ更に詳細に説明する。
第３図および第４図は第２図に示したデータ通信モジュ
ール１個の基本構成の一実施例を示すブロック図であり
、第３図は水平バス収容部、垂直バス収容部および中継
部を示し、また第４図は回線とのインタフェースをとる
回線収容部を示す。さらに第５図は本実施例における信
号のフレーム形式の一実施例を示す。
ール１個の基本構成の一実施例を示すブロック図であり
、第３図は水平バス収容部、垂直バス収容部および中継
部を示し、また第４図は回線とのインタフェースをとる
回線収容部を示す。さらに第５図は本実施例における信
号のフレーム形式の一実施例を示す。
第３図において、１１０は垂直バス■とインタフェース
する垂直バスインタフェース部であり、送受の制御には
ＣＯＭＡ／ＣＤ方式をとっている。また、２１０は水平
バスＨとインタフェースする水平バスインタフェース部
であシ、垂直バスインタフェース部１１０とハード構成
は同じである。４１０は垂直バスインタフェース部１１
０．水平バスインタフェース部２１０からのＤＭＡを制
御するＤＭＡ制御部である。４２０は各種割込みを調停
する割込制御部、４３０はこのデータ通信モジュール全
体を制御するプログラムを実行する中央処理部、また、
４４０はデータ通信モジュールのメモリ部である。以上
のＤＭＡ制御部４１０、割込制御部４２０、中央処理部
４３０１およびメモリ部４４０により第２図に示す中継
部４００を構成している。
する垂直バスインタフェース部であり、送受の制御には
ＣＯＭＡ／ＣＤ方式をとっている。また、２１０は水平
バスＨとインタフェースする水平バスインタフェース部
であシ、垂直バスインタフェース部１１０とハード構成
は同じである。４１０は垂直バスインタフェース部１１
０．水平バスインタフェース部２１０からのＤＭＡを制
御するＤＭＡ制御部である。４２０は各種割込みを調停
する割込制御部、４３０はこのデータ通信モジュール全
体を制御するプログラムを実行する中央処理部、また、
４４０はデータ通信モジュールのメモリ部である。以上
のＤＭＡ制御部４１０、割込制御部４２０、中央処理部
４３０１およびメモリ部４４０により第２図に示す中継
部４００を構成している。
さらに第４図の３１０，３２０．・・・・・・、３ｎＯ
は回線インク７工−ス部で、主に中央処理部４３０とメ
モリ部４４０によシ回線とのインタフェースを制御する
。
は回線インク７工−ス部で、主に中央処理部４３０とメ
モリ部４４０によシ回線とのインタフェースを制御する
。
次にこのデータ通信モジュールの動作態様として中継、
自モジュール宛、および他モジエール宛送信の場合につ
いてそれぞれ説明する。
自モジュール宛、および他モジエール宛送信の場合につ
いてそれぞれ説明する。
まず第１番目の例としてこのデータ通信モジ為−ルが中
継として用いられる場合について説明する。水平バスＨ
１垂直バスＶ上の信号は、第５図に示すフレーム形式を
とっているとする。この７レ一ム形式はバスの要求及び
衝突の防止の効果もある同期確立用のパターン信号６１
０、アドレス情報６２０、制御情報６３０、情報フィー
ルド６４０％ＣＲ，Ｃ６５０、および終結を示すパター
ン信号６１０の順に構成されている。ここでアドレス情
報６２０は送信先のモジュールのアドレスであシ、それ
ぞれには垂直バス上のアドレス６２１と水平バス上のア
ドレス６２２が設定されている。
継として用いられる場合について説明する。水平バスＨ
１垂直バスＶ上の信号は、第５図に示すフレーム形式を
とっているとする。この７レ一ム形式はバスの要求及び
衝突の防止の効果もある同期確立用のパターン信号６１
０、アドレス情報６２０、制御情報６３０、情報フィー
ルド６４０％ＣＲ，Ｃ６５０、および終結を示すパター
ン信号６１０の順に構成されている。ここでアドレス情
報６２０は送信先のモジュールのアドレスであシ、それ
ぞれには垂直バス上のアドレス６２１と水平バス上のア
ドレス６２２が設定されている。
まず受信時に、垂直バスＶから垂直バスインタフェース
部１１０に垂直バス受信データ線１１１を介して同期確
立用のパターン信号が入る。ここで垂直バスインタフェ
ース１１０の中に予め設定されている垂直バス上のアド
レスと入力された垂直バス上のアドレス６２１を比較し
一致した場合、受信動作を開始する。アドレス検出の為
の一定時間のタイミング後、垂直バスインタフェース部
１１０は垂直バス受信ＤＭＡ要求・＠認信号線１１３に
ＤＭＡによるバス占有の要求ｒだす。
部１１０に垂直バス受信データ線１１１を介して同期確
立用のパターン信号が入る。ここで垂直バスインタフェ
ース１１０の中に予め設定されている垂直バス上のアド
レスと入力された垂直バス上のアドレス６２１を比較し
一致した場合、受信動作を開始する。アドレス検出の為
の一定時間のタイミング後、垂直バスインタフェース部
１１０は垂直バス受信ＤＭＡ要求・＠認信号線１１３に
ＤＭＡによるバス占有の要求ｒだす。
ＤＭＡ制御部４１０では４ｉ数個のＤＭＡ要求を調停し
た後ＤＭＡ制御部４１０より中央処理部４３０を停める
為の要求、応答制御にＤＭＡ要求信号線４１１、ＤＭＡ
受付確認信号５４１２で信号のやシとシをして垂直バス
インタフェース部１１０からの要求を認める旨の信号を
垂直バス受信ＤＭＡ要求・確認信号線１１３に返す。こ
れを受けて垂直バスインタフェース部１１０はデータバ
スｏｏｌ上に受信したデータをだす。この時同時にＤＭ
Ａ制御部４１０からメモリ部４４０に対する書込みの制
御信号がＤＭＡメモリ書込信号線４１３から出てゲート
Ｇ１を通ってメモリ部４４０へタイミング信号が供給さ
れる。又同時に書込むメモリ部４４０上のアドレスがＤ
ＭＡ制御部４１０からアドレスバス０００上に出されこ
れによシメモリ部４４０上に受信したデータが格納され
る。その後垂直バスインタフェース部１１０の垂直バス
割込信号線１１５からの受信完了の割込信号によシ割込
制御部４２０で割込みの調停がされる。その後、中央処
理部４３０に対し割込要求信号＃４２１を介して割込み
が入り、割込処理のプログラムが起動される。このプロ
グラムによって要因が解析され自ノード宛でない事が受
信信号のアドレス情報６２０より判断されると、水平バ
スＨに送出する処理プログラムに渡される。その後送信
処理が起動され、メモリ部４４０上のデータを指定する
情報をＤＭＡ制御部４１０の水平バスＨの送信側に設定
後、送信処理を水平バスインタフェース部２１０に対し
て起動する。すると水平バスＨを占有後水平バス送信Ｄ
ＭＡ要求確認信号線２１４から送信のＤＭＡ要求信号に
よ、９ＤＭＡ制御部４１０でＤＭＡの調停がされた後、
ＤＭＡメモリ読取信号線４１４を介してメモリ部４４０
からのデータを読出すためのタイミング信号グー）Ｇ２
を通うてメモリ部４４０に出される。メモリ部４４０か
ら読出されたデータはデータバス００１を通って水平バ
スインタフェース部２１０に書込まれ、ビットシリアル
の信号に変換された後水平バス送信データ線２１２を介
して水平バスＨに送出される。
た後ＤＭＡ制御部４１０より中央処理部４３０を停める
為の要求、応答制御にＤＭＡ要求信号線４１１、ＤＭＡ
受付確認信号５４１２で信号のやシとシをして垂直バス
インタフェース部１１０からの要求を認める旨の信号を
垂直バス受信ＤＭＡ要求・確認信号線１１３に返す。こ
れを受けて垂直バスインタフェース部１１０はデータバ
スｏｏｌ上に受信したデータをだす。この時同時にＤＭ
Ａ制御部４１０からメモリ部４４０に対する書込みの制
御信号がＤＭＡメモリ書込信号線４１３から出てゲート
Ｇ１を通ってメモリ部４４０へタイミング信号が供給さ
れる。又同時に書込むメモリ部４４０上のアドレスがＤ
ＭＡ制御部４１０からアドレスバス０００上に出されこ
れによシメモリ部４４０上に受信したデータが格納され
る。その後垂直バスインタフェース部１１０の垂直バス
割込信号線１１５からの受信完了の割込信号によシ割込
制御部４２０で割込みの調停がされる。その後、中央処
理部４３０に対し割込要求信号＃４２１を介して割込み
が入り、割込処理のプログラムが起動される。このプロ
グラムによって要因が解析され自ノード宛でない事が受
信信号のアドレス情報６２０より判断されると、水平バ
スＨに送出する処理プログラムに渡される。その後送信
処理が起動され、メモリ部４４０上のデータを指定する
情報をＤＭＡ制御部４１０の水平バスＨの送信側に設定
後、送信処理を水平バスインタフェース部２１０に対し
て起動する。すると水平バスＨを占有後水平バス送信Ｄ
ＭＡ要求確認信号線２１４から送信のＤＭＡ要求信号に
よ、９ＤＭＡ制御部４１０でＤＭＡの調停がされた後、
ＤＭＡメモリ読取信号線４１４を介してメモリ部４４０
からのデータを読出すためのタイミング信号グー）Ｇ２
を通うてメモリ部４４０に出される。メモリ部４４０か
ら読出されたデータはデータバス００１を通って水平バ
スインタフェース部２１０に書込まれ、ビットシリアル
の信号に変換された後水平バス送信データ線２１２を介
して水平バスＨに送出される。
又水平バス割込信号線２１５からの送信完了の割込み信
号により割込制御部４２０で割込みの調停がされた後中
央処理部４３０に送信処理が完了した旨通知される。こ
れは水平バスＨから入りて垂直バスＶＫ出て行く時も同
様である。
号により割込制御部４２０で割込みの調停がされた後中
央処理部４３０に送信処理が完了した旨通知される。こ
れは水平バスＨから入りて垂直バスＶＫ出て行く時も同
様である。
次いで第２番則の例として水平バスＨ又は垂直バスＶか
ら入って来た受信データが自ノード宛であった場合を説
明する。
ら入って来た受信データが自ノード宛であった場合を説
明する。
先に挙げた受信処理のプログラムにおいて、受信したア
ドレス情報６２０が自ノードに割り付られたアドレスと
一致した時、自ノード宛である事が判定され、回線イン
タフェース部３１０，３２，０゜・・・・・・、３ｎＯ
のどれに該当されるか判断するプログラムに処理が渡さ
れる。そこにおいて例えば回線インタフェース部３２０
と判定されると２回線インタフェース部３２０を起動し
、ここでは回線インタフェース部３２０の割込信号線３
２３からの周期的な送信データ要求の割込み信号によシ
割込制御部４２０で割込みが調停された後、該回線イン
タフェース部３２０に対するアドレス情報を示すアドレ
スバス０００と送信するデータを乗せるデータバス００
１を駆動させ、中央処理部データ書込信号＃！４３１か
らのデータの書込みを指示する信号によシ該回線インタ
フェース部３２０に書込まれる。その後該回線インタフ
ェース部３２０はビットシリアルの信号に変換し送信デ
ータ線３２２により回線上に送出される。
ドレス情報６２０が自ノードに割り付られたアドレスと
一致した時、自ノード宛である事が判定され、回線イン
タフェース部３１０，３２，０゜・・・・・・、３ｎＯ
のどれに該当されるか判断するプログラムに処理が渡さ
れる。そこにおいて例えば回線インタフェース部３２０
と判定されると２回線インタフェース部３２０を起動し
、ここでは回線インタフェース部３２０の割込信号線３
２３からの周期的な送信データ要求の割込み信号によシ
割込制御部４２０で割込みが調停された後、該回線イン
タフェース部３２０に対するアドレス情報を示すアドレ
スバス０００と送信するデータを乗せるデータバス００
１を駆動させ、中央処理部データ書込信号＃！４３１か
らのデータの書込みを指示する信号によシ該回線インタ
フェース部３２０に書込まれる。その後該回線インタフ
ェース部３２０はビットシリアルの信号に変換し送信デ
ータ線３２２により回線上に送出される。
第３番目の例として回線から入って来たデータを他のモ
ジュールに送出する場合について示す。
ジュールに送出する場合について示す。
例として回線インタフェース部３２０からとすると、受
信データ線３２１よシ受信されたビットシリアルの受信
データは回線インタフェース部３２０でパラレルの信号
に変換された後、受信したデータがある旨を割込信号線
を介して通知する。
信データ線３２１よシ受信されたビットシリアルの受信
データは回線インタフェース部３２０でパラレルの信号
に変換された後、受信したデータがある旨を割込信号線
を介して通知する。
割込制御部４２０は割込みを調停した後、割込要求信号
線４２１、割込受付確認信号線４２２の信号（（よシ中
央処理部４３０を割込み処理に入らさせる。割込処理プ
ログラムで受信データ全アドレスバス０００．データバ
スｏ ０１ ｔｃよりデータ読取信号ｆｓ４．３２から
データの引き渡しを指示する信号をだして回線インタフ
ェース部３２０から読み出す。
線４２１、割込受付確認信号線４２２の信号（（よシ中
央処理部４３０を割込み処理に入らさせる。割込処理プ
ログラムで受信データ全アドレスバス０００．データバ
スｏ ０１ ｔｃよりデータ読取信号ｆｓ４．３２から
データの引き渡しを指示する信号をだして回線インタフ
ェース部３２０から読み出す。
やがてデータが最終であると判定されると受信したデー
タをノード判定の処理に渡す。ここで自ノードであれば
前記第２番目に挙げた処理を行い、他のノードである事
がわかれば水平バスＨまたは垂直バスＶに対して送信す
る処理を起動する。送信するノードが水平バスＨのアド
レスに一致していれば水平バスＨを、また垂直バスＶの
アドレスに一致していれば垂直バスＶを選択する。どち
らにも一致していなければあるアルゴリズムによりどち
らかが選択される。
タをノード判定の処理に渡す。ここで自ノードであれば
前記第２番目に挙げた処理を行い、他のノードである事
がわかれば水平バスＨまたは垂直バスＶに対して送信す
る処理を起動する。送信するノードが水平バスＨのアド
レスに一致していれば水平バスＨを、また垂直バスＶの
アドレスに一致していれば垂直バスＶを選択する。どち
らにも一致していなければあるアルゴリズムによりどち
らかが選択される。
仮に垂直バス■が選択されたとすると、垂直バスインタ
フェース部１１０に対して、ＤＭＡ制御部４１０で垂直
バスインタフェース部１１０ Ｆ）送信′側のＤＭＡ情
報の設定後、送信起動がされる。
フェース部１１０に対して、ＤＭＡ制御部４１０で垂直
バスインタフェース部１１０ Ｆ）送信′側のＤＭＡ情
報の設定後、送信起動がされる。
すると垂直バスインタフェース部１１ ｏ＆［［バス■
を占有後、垂直バス送信ＤＭＡ要求信号線１１４から送
信のＤＭＡ信号をＤＭＡ制御部４１０に対して出し、Ｄ
ＭＡ制御部４１０上の該チャネルの情報を基にＤＭＡ要
求信号線４１１ 、 ＤＭＡ受付確認信号線４１２によ
る中央処理部４３０との応答によりバスｏｏｏ、ｏｏｔ
を占有した後、ＤＭＡメモ＋７４威信号線４１４のＤＭ
Ａでのデータ読み取）信号によシグー）Ｇ２を介してメ
モリ部４４０制御してメモリ部４４０上の送信データを
引取シビットシリアルの信号に変換して垂直バス送信デ
ータ線１１２より垂直バス■に送出する。
を占有後、垂直バス送信ＤＭＡ要求信号線１１４から送
信のＤＭＡ信号をＤＭＡ制御部４１０に対して出し、Ｄ
ＭＡ制御部４１０上の該チャネルの情報を基にＤＭＡ要
求信号線４１１ 、 ＤＭＡ受付確認信号線４１２によ
る中央処理部４３０との応答によりバスｏｏｏ、ｏｏｔ
を占有した後、ＤＭＡメモ＋７４威信号線４１４のＤＭ
Ａでのデータ読み取）信号によシグー）Ｇ２を介してメ
モリ部４４０制御してメモリ部４４０上の送信データを
引取シビットシリアルの信号に変換して垂直バス送信デ
ータ線１１２より垂直バス■に送出する。
なお、本実施例の場合、各データ通信モジュールが１０
０Ｋｂｐｓの能力を持っている場合に、各バスのトラヒ
ックは約０．４〜０．４５Ｍｂｐ、であるが、交換機全
体では３．’ ６ Ｍｂ ｐ ｓのトラヒックの処理が
できる計算と々る。この比は水平あるいは垂直バスの本
数に比例しておシ１例えば１Ｍｂｐｓの通信媒体を水平
、垂直１００本用いることにより全体とじて１００Ｍｂ
ｐｓの交換が可能であシ、この場合の各データ通信モジ
ュールのトラヒックは１００Ｋｂｐｓ程度と小さく設計
できる。
０Ｋｂｐｓの能力を持っている場合に、各バスのトラヒ
ックは約０．４〜０．４５Ｍｂｐ、であるが、交換機全
体では３．’ ６ Ｍｂ ｐ ｓのトラヒックの処理が
できる計算と々る。この比は水平あるいは垂直バスの本
数に比例しておシ１例えば１Ｍｂｐｓの通信媒体を水平
、垂直１００本用いることにより全体とじて１００Ｍｂ
ｐｓの交換が可能であシ、この場合の各データ通信モジ
ュールのトラヒックは１００Ｋｂｐｓ程度と小さく設計
できる。
（発明の効果）
本発明は、以上説明したように、トラヒックを多数の通
信媒体に分散し、そのバス間を多数のデータ通信モジュ
ールで中継することにより、比較的小容量のデータ処理
容量を持つデータ通信モジュールで全体として、大きな
容量を持つデータ交換機を構成する効果がある。
信媒体に分散し、そのバス間を多数のデータ通信モジュ
ールで中継することにより、比較的小容量のデータ処理
容量を持つデータ通信モジュールで全体として、大きな
容量を持つデータ交換機を構成する効果がある。
第１図は本発明の一実施例を示すブロック図、第２図は
本発明におけるデータ通信モジュールの基本構成を示す
ブロック図、第３図および第４図は第２図に示したデー
タ穐信モジーールの詳細ブロック図、第５図は本発明で
適用される信号のフレーム形式の一実施例を示す図であ
る。 １１．２１．・・・・・・Ｘｙ：データ通信モジュール
、ｖ、ｙ、。 ■８．・・・・・・、Ｖｘ：垂直バス、Ｈ、Ｈ，、）１
．、・・由・、ＨＹ：水平パス、１００：垂直バス収容
部、２００：水平バス収容部、３００：回線収容部、４
００：中継部、５００：回線、１１０：垂直バスインタ
フェース部、１１１：垂直バス受信データ線、１１２：
垂直バス送信データ線、１１３：垂直バス受信ＤＭＡ要
求・確認信号線、１１４：垂直バス送信ＤＭＡ要求−確
認信号線、１１５：垂直バス割込信号線、２１０：水平
バスインタフェース部、２１１：水平バス受信データ線
、２１２：水平バス送信データ線、２１３：水平バス受
信ＤＭＡ要求・確認信号線、２１４：水平バス送信ＤＭ
Ａ要求・確昭信号線、２１５：水平バス割込信号線、３
１０．３２０．・・・・・・ ３ ｎ Ｏ：回線インタ
フェース部、３１１．３２１．・・・・・・ ３ ｎ
１ ：回線側受信データ線、３１２．３２２．・・・・
・・ ３ ｎ ２ ：回線側送信データ線、３１３．３
２３．・・・・・・ ３ ｎ ３ ：回線インタフェー
ス割込信号線、４１０：ＤＭＡ制御部、４１１：ＤＭＡ
要求信号線、４１２：ＤＭＡ受付確認信号線、４１３
： ＤＭＡメモリ書込信号線、４１４：ＤＭＡメモリ読
取信号線、４１５：ＤＭＡ制御部割込信号線、４２０：
割込制御部、４２１：割込要求信号線、４２２：割込受
付確認信号線、４３０：中央処理部、４３１：中央処理
部データ書込信号線、４３２：中央処理部データ読取信
号線、４４０：メモリ部、Ｇｌ、Ｇ２：ゲート、０００
ニアドレスバス、００１：データバス。
本発明におけるデータ通信モジュールの基本構成を示す
ブロック図、第３図および第４図は第２図に示したデー
タ穐信モジーールの詳細ブロック図、第５図は本発明で
適用される信号のフレーム形式の一実施例を示す図であ
る。 １１．２１．・・・・・・Ｘｙ：データ通信モジュール
、ｖ、ｙ、。 ■８．・・・・・・、Ｖｘ：垂直バス、Ｈ、Ｈ，、）１
．、・・由・、ＨＹ：水平パス、１００：垂直バス収容
部、２００：水平バス収容部、３００：回線収容部、４
００：中継部、５００：回線、１１０：垂直バスインタ
フェース部、１１１：垂直バス受信データ線、１１２：
垂直バス送信データ線、１１３：垂直バス受信ＤＭＡ要
求・確認信号線、１１４：垂直バス送信ＤＭＡ要求−確
認信号線、１１５：垂直バス割込信号線、２１０：水平
バスインタフェース部、２１１：水平バス受信データ線
、２１２：水平バス送信データ線、２１３：水平バス受
信ＤＭＡ要求・確認信号線、２１４：水平バス送信ＤＭ
Ａ要求・確昭信号線、２１５：水平バス割込信号線、３
１０．３２０．・・・・・・ ３ ｎ Ｏ：回線インタ
フェース部、３１１．３２１．・・・・・・ ３ ｎ
１ ：回線側受信データ線、３１２．３２２．・・・・
・・ ３ ｎ ２ ：回線側送信データ線、３１３．３
２３．・・・・・・ ３ ｎ ３ ：回線インタフェー
ス割込信号線、４１０：ＤＭＡ制御部、４１１：ＤＭＡ
要求信号線、４１２：ＤＭＡ受付確認信号線、４１３
： ＤＭＡメモリ書込信号線、４１４：ＤＭＡメモリ読
取信号線、４１５：ＤＭＡ制御部割込信号線、４２０：
割込制御部、４２１：割込要求信号線、４２２：割込受
付確認信号線、４３０：中央処理部、４３１：中央処理
部データ書込信号線、４３２：中央処理部データ読取信
号線、４４０：メモリ部、Ｇｌ、Ｇ２：ゲート、０００
ニアドレスバス、００１：データバス。
Claims (1)
- 【特許請求の範囲】 複数のデータ伝送媒体よ多なる水平バス群と。 複数のデータ伝送媒体よシなる垂直バス群が、論理的に
格子状に配置され、各格子点で、データ通信モジュール
が、該格子点の水平バスと垂直バスに接続され、各デー
タ通信モジ為−ルは、収容回線とバスとの通信、水平バ
スと垂直バス間の通信および収容回線相互間の通信機能
を有することを特徴とするデータ交換機。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59094027A JPS60237743A (ja) | 1984-05-11 | 1984-05-11 | 大容量デ−タ交換機 |
| US06/731,352 US4701755A (en) | 1984-05-11 | 1985-05-07 | Data switching system |
| CA000481328A CA1243387A (en) | 1984-05-11 | 1985-05-10 | Data switching system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59094027A JPS60237743A (ja) | 1984-05-11 | 1984-05-11 | 大容量デ−タ交換機 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60237743A true JPS60237743A (ja) | 1985-11-26 |
Family
ID=14099076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59094027A Pending JPS60237743A (ja) | 1984-05-11 | 1984-05-11 | 大容量デ−タ交換機 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4701755A (ja) |
| JP (1) | JPS60237743A (ja) |
| CA (1) | CA1243387A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6342542A (ja) * | 1986-08-06 | 1988-02-23 | アメリカン テレフオン アンド テレグラフ カムパニ− | デ−タパケット空間分割スイッチおよびデ−タパケットの交換方法 |
| JPS6364440A (ja) * | 1986-09-04 | 1988-03-22 | Nec Corp | パケツト回線交換用空間分割スイツチ |
| JPS6416045A (en) * | 1987-04-30 | 1989-01-19 | Philips Nv | Exchange network control method and circuit arrangement |
| JPH02126745A (ja) * | 1988-11-07 | 1990-05-15 | Nec Corp | 双方向多段ネットワーク |
| JPH0310438A (ja) * | 1989-06-07 | 1991-01-18 | Nec Corp | パケットネットワーク |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7917088B2 (en) * | 2004-04-13 | 2011-03-29 | Impinj, Inc. | Adaptable detection threshold for RFID tags and chips |
| US7501953B2 (en) * | 2004-04-13 | 2009-03-10 | Impinj Inc | RFID readers transmitting preambles denoting communication parameters and RFID tags interpreting the same and methods |
| US7973643B2 (en) * | 2004-04-13 | 2011-07-05 | Impinj, Inc. | RFID readers transmitting preambles denoting data rate and methods |
| US8391785B2 (en) * | 2005-04-29 | 2013-03-05 | Impinj, Inc. | Interference rejection in RFID tags |
| CN101895465B (zh) * | 2010-07-05 | 2012-12-05 | 北京航空航天大学 | 一种具有分布式交换的机载网络及其在该机载网络下的信息通信方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4063220A (en) * | 1975-03-31 | 1977-12-13 | Xerox Corporation | Multipoint data communication system with collision detection |
| US4340776A (en) * | 1980-10-29 | 1982-07-20 | Siemens Corporation | Modular telecommunication system |
| US4488151A (en) * | 1981-12-10 | 1984-12-11 | Burroughs Corporation | Arbiter switch for a concurrent network of processors |
| US4441162A (en) * | 1981-04-22 | 1984-04-03 | Pitney Bowes Inc. | Local network interface with control processor & DMA controller for coupling data processing stations to common serial communications medium |
| US4596982A (en) * | 1983-02-14 | 1986-06-24 | Prime Computer, Inc. | Reconfigurable ring communications network |
| US4597078A (en) * | 1983-10-19 | 1986-06-24 | Digital Equipment Corporation | Bridge circuit for interconnecting networks |
-
1984
- 1984-05-11 JP JP59094027A patent/JPS60237743A/ja active Pending
-
1985
- 1985-05-07 US US06/731,352 patent/US4701755A/en not_active Expired - Lifetime
- 1985-05-10 CA CA000481328A patent/CA1243387A/en not_active Expired
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6342542A (ja) * | 1986-08-06 | 1988-02-23 | アメリカン テレフオン アンド テレグラフ カムパニ− | デ−タパケット空間分割スイッチおよびデ−タパケットの交換方法 |
| EP0256701A2 (en) * | 1986-08-06 | 1988-02-24 | AT&T Corp. | Crosspoint circuitry for data packet space division switches |
| JPS6364440A (ja) * | 1986-09-04 | 1988-03-22 | Nec Corp | パケツト回線交換用空間分割スイツチ |
| JPS6416045A (en) * | 1987-04-30 | 1989-01-19 | Philips Nv | Exchange network control method and circuit arrangement |
| JPH02126745A (ja) * | 1988-11-07 | 1990-05-15 | Nec Corp | 双方向多段ネットワーク |
| JPH0310438A (ja) * | 1989-06-07 | 1991-01-18 | Nec Corp | パケットネットワーク |
Also Published As
| Publication number | Publication date |
|---|---|
| CA1243387A (en) | 1988-10-18 |
| US4701755A (en) | 1987-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7349424B2 (en) | On-chip inter-subsystem communication including concurrent data traffic routing | |
| KR100814904B1 (ko) | 칩 내부 회로 간의 데이터 전송을 위한 통신 시스템 | |
| JPH08235141A (ja) | 情報処理システム | |
| JPS60237743A (ja) | 大容量デ−タ交換機 | |
| JPS58211233A (ja) | コンピユ−タ・システム | |
| US6523077B1 (en) | Data processing apparatus and data processing method accessing a plurality of memories in parallel | |
| US7433989B2 (en) | Arbitration method of a bus bridge | |
| JPS61217858A (ja) | デ−タ伝送装置 | |
| JPH09223103A (ja) | 情報処理システム | |
| JP3233470B2 (ja) | コンピュータシステム | |
| EP0060535A2 (en) | Multiprocessor network | |
| CN217157097U (zh) | 一种用于实现多master优先级控制输出的双总线电路 | |
| EP1459191B1 (en) | Communication bus system | |
| JP2003085125A (ja) | メモリ制御器及びメモリ制御方法 | |
| JP3476660B2 (ja) | Ａｔｍスイッチ | |
| JPS6217879Y2 (ja) | ||
| SU1288709A1 (ru) | Устройство дл сопр жени ЭВМ с внешними устройствами | |
| JPH0567055A (ja) | 外部バスを複数有するマルチプロセツサシステム | |
| SU734697A1 (ru) | Коммутационное устройство дл мультипроцессорной системы | |
| JPS6029139B2 (ja) | 処理装置間結合方式 | |
| JPS59177629A (ja) | デ−タ転送システム | |
| JPH01205259A (ja) | ブロック転送回路 | |
| JPH04205452A (ja) | Ｄｍａコントローラ | |
| JPS60219849A (ja) | パケツト処理装置 | |
| JPH04235660A (ja) | マルチプロセッサシステムの共通メモリ装置及び通信制御方法 |