JPS60235252A - 状態履歴記憶装置 - Google Patents
状態履歴記憶装置Info
- Publication number
- JPS60235252A JPS60235252A JP59091492A JP9149284A JPS60235252A JP S60235252 A JPS60235252 A JP S60235252A JP 59091492 A JP59091492 A JP 59091492A JP 9149284 A JP9149284 A JP 9149284A JP S60235252 A JPS60235252 A JP S60235252A
- Authority
- JP
- Japan
- Prior art keywords
- address
- storage circuit
- state history
- state
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、情報処理装置の動作トレースのために内部状
態の履歴を逐一記録する状態履歴記憶装置に関する。
態の履歴を逐一記録する状態履歴記憶装置に関する。
（従来技術）
従来、この種の状態履歴装置は第１図に示すように、状
態履歴記憶回路１０と、情報処理装置１００から信号１
２０Ｃｌ−介して送られてくる内部状態情報を人力して
状態履歴記憶回路１０への書込みデータを与えるための
内部状態情報レジスタ４０と、状態履歴記憶回路１０用
のアドレスレジスタ２０と、アドレスカウンタ６０とか
ら構成されていた。第１図では各種タイミング、例えば
ファムウェアステップの実行ごとに情報処理装置１００
から入力きハ、た内部状態情′＃、盆内部状態情報レジ
スタ４０を介して状態履歴記憶回路１０に格納していた
。このとき、状態履歴記憶回路１０ヘノ格納アドレスは
アドレスレジスタ２０で与えられてお９、上記各種タイ
ミングごとに信号線２０４を介して入力される歩進ノく
ルス全契機にアドレスカウンタ３０の出力により＋１だ
けアドレスレジスタ２０の内科が増分されるよう更新し
ていた。このようにして状態履歴回路１０に順次、状態
履歴情報が記憶され、記憶された情報は情報処理装置、
の不正な動作や障害が発生したときに取山さｒシ、原因
の究明に有効に利用式れてきた。しかし、状態履歴回路
１０の容量は有限であるために、問題の原因が生じてか
ら状態が検出され、上記歩進パルスが停止される葦での
時間が長い場合には状態履歴回路１０がオーバフローし
てし１い、問題解決のための・１′ｈ報を提供でさない
という欠点があった。
態履歴記憶回路１０と、情報処理装置１００から信号１
２０Ｃｌ−介して送られてくる内部状態情報を人力して
状態履歴記憶回路１０への書込みデータを与えるための
内部状態情報レジスタ４０と、状態履歴記憶回路１０用
のアドレスレジスタ２０と、アドレスカウンタ６０とか
ら構成されていた。第１図では各種タイミング、例えば
ファムウェアステップの実行ごとに情報処理装置１００
から入力きハ、た内部状態情′＃、盆内部状態情報レジ
スタ４０を介して状態履歴記憶回路１０に格納していた
。このとき、状態履歴記憶回路１０ヘノ格納アドレスは
アドレスレジスタ２０で与えられてお９、上記各種タイ
ミングごとに信号線２０４を介して入力される歩進ノく
ルス全契機にアドレスカウンタ３０の出力により＋１だ
けアドレスレジスタ２０の内科が増分されるよう更新し
ていた。このようにして状態履歴回路１０に順次、状態
履歴情報が記憶され、記憶された情報は情報処理装置、
の不正な動作や障害が発生したときに取山さｒシ、原因
の究明に有効に利用式れてきた。しかし、状態履歴回路
１０の容量は有限であるために、問題の原因が生じてか
ら状態が検出され、上記歩進パルスが停止される葦での
時間が長い場合には状態履歴回路１０がオーバフローし
てし１い、問題解決のための・１′ｈ報を提供でさない
という欠点があった。
（発明の目的）
本発明の目的は、情報処理装置ん′：の内部状態情報が
逐一記録されている場合にデバッグ状況に応じて柔軟に
冗長な情報を記録しないように指定できるように構成し
、有限な状態履歴記憶容量をよシ有効に利用できるよう
に１機能させた状態履歴記憶装置を提供することにある
。
逐一記録されている場合にデバッグ状況に応じて柔軟に
冗長な情報を記録しないように指定できるように構成し
、有限な状態履歴記憶容量をよシ有効に利用できるよう
に１機能させた状態履歴記憶装置を提供することにある
。
（発明の構成）
本発明による状！塵履歴記憶装面ば状態履歴記憶回路と
、アドレスレジスタと、状態履歴採取指定記憶回路と、
アドレス歩進手段とを具備して構成したものである。
、アドレスレジスタと、状態履歴採取指定記憶回路と、
アドレス歩進手段とを具備して構成したものである。
状態履歴記憶回路は、マイクロプログラムｆｒｉｌｌ
Ｉｎされた情報処理装置の内部状態情報を状態履歴とし
て逐一登録するためのものである。
Ｉｎされた情報処理装置の内部状態情報を状態履歴とし
て逐一登録するためのものである。
アドレスレジスタは、状）：Ｍ 履歴記憶回路への格納
アドレスを指示するためのものである。
アドレスを指示するためのものである。
状態履歴採取指定記憶回路は、情報処理装置に含葦れで
いる制御記憶アドレスレジスタの一部でたけ全部の出力
をアドレス入力として使用し、状態履歴の採取を指定す
るためのものである。
いる制御記憶アドレスレジスタの一部でたけ全部の出力
をアドレス入力として使用し、状態履歴の採取を指定す
るためのものである。
アドレス歩進手段は、状態履歴採取指定回路の読出し出
力の値に応じて、アドレスレジスタの格納アドレスの歩
進を決定すると共に、必要に応じてアドレスの歩進を実
行するためのものである。
力の値に応じて、アドレスレジスタの格納アドレスの歩
進を決定すると共に、必要に応じてアドレスの歩進を実
行するためのものである。
（実施例）
次に、本発明について図面を参照して詳細に説明する。
本発明の実施例金示す第２図において、本発明の状態履
歴記憶装置は状態履歴記憶回路１０と、情報処理装置１
００から信号線２００を介して送られる内部状態情報を
入力として上記状態履歴記憶回路１０への書込みデータ
を与えるための内部状態情報レジスタ４０と、状ｙポ履
歴記憶回路１゜用のアドレスレジスタ２０と、アドレス
カウンタ６０と、情報処理装置１００の内部の制御記憶
１２０にアドレスを与える制御記憶アドレスレジスタ１
１０の一部、−または全部の出力をアドレス入力とする
状態履歴採取指定記憶回路５０と、状態履歴採取指定記
憶回路５０から読出［〜た出力を一方の入力に与え、他
方の入力には各種タイミング、例えばファームウェアス
テップの実行ごとに信号線２０４を介して歩進パルスを
与えたＡＮＤゲート６０とから構成される。
歴記憶装置は状態履歴記憶回路１０と、情報処理装置１
００から信号線２００を介して送られる内部状態情報を
入力として上記状態履歴記憶回路１０への書込みデータ
を与えるための内部状態情報レジスタ４０と、状ｙポ履
歴記憶回路１゜用のアドレスレジスタ２０と、アドレス
カウンタ６０と、情報処理装置１００の内部の制御記憶
１２０にアドレスを与える制御記憶アドレスレジスタ１
１０の一部、−または全部の出力をアドレス入力とする
状態履歴採取指定記憶回路５０と、状態履歴採取指定記
憶回路５０から読出［〜た出力を一方の入力に与え、他
方の入力には各種タイミング、例えばファームウェアス
テップの実行ごとに信号線２０４を介して歩進パルスを
与えたＡＮＤゲート６０とから構成される。
次に、第２図に示す本発明の実施例の動作について図面
を参照しながら詳細に説、明する。
を参照しながら詳細に説、明する。
情報処理装置１００から送出される内部状態情報は、デ
ータｆｙ３２００−ｑ介して内部状態情報レジスタ４０
に設定される。さらに、内部状態情報レジスタ４０の出
力はデータ線２０１を介して送出され、書込みデータと
して状態履歴記憶回路１゜に入力される。一方、状態履
歴記憶回路１ｏ用のアドレスレジスタ２０の出力はデー
タＭＪ２０２ｆｆｉ介し、アドレス入力として状態履歴
記憶回路１゜に入力される。すなわち、アドレスレジス
タ２゜により示される状態履歴記憶回路１ｏの番地に内
部状態情報レジスタ４０の内容が書込葦れる。アドレス
レジスタ２０の出力はさらにデータ線２０２を介してア
ドレスカウンタ３０に入力される。アト１／スカウンタ
３０の役割は、次の書込みタイミングのために状態履歴
記憶回路１０に現在書込寸れた番地の次の番地全計算す
ることである。アドレスカウンタ６０の出力は、状態履
歴記憶回路１０用のアドレスレジスタ２０に入力され、
更新信号がＡＮＤゲート６ｏから信号線２０６を介して
供給されたとき、状態履歴記憶回路１０月のアドレスレ
ジスタ２０に設定される。ＡＮＤゲート６０の一方の入
力端子には、各種タイミング信号、例えば情報処理袋は
の動き全判ｒ、１１１するクロックやファームウェアの
実行ごとに発生されるパルスが入力される。すなわち、
このタイミング信号によって与えられる間隔で状態履歴
記憶回路１０用のアドレスレジスタ２０が歩進され、状
態履歴記憶回路１０に順次、情報処理装置１００の内部
状態が格納されてゆく。しかし、ＡＮＤゲート６０の他
方の入力端子には状態履歴採取指定記憶回路５０から読
出した出力が信号線２０５を介して入力されている。信
号線２０５上の論理値が“１″のときに・ば、ＡＮＤゲ
ート６０の出力端子には信号線２０４上のタイミング信
号がこの１壕出力され、上記のようにデータは順次格納
されるが、論理値が′Ｏｎのときには信号線２０４上の
タイミング信号によらずＡＮＤゲート６０の出力は論理
値″０”となって状態履歴記憶回路１０用のアドレスレ
ジスタ２０の歩進が行われない。この結果、状態履歴記
憶回路１０へのデータの格納が抑止される。状態履歴採
取指定記憶回路５０のアドレス入力端子には、情報処理
装置１００の内部の制御記憶アドレスレジスタ１１０の
内容の一部、葦たは全部がデータ線２０７を介して入力
されている。
ータｆｙ３２００−ｑ介して内部状態情報レジスタ４０
に設定される。さらに、内部状態情報レジスタ４０の出
力はデータ線２０１を介して送出され、書込みデータと
して状態履歴記憶回路１゜に入力される。一方、状態履
歴記憶回路１ｏ用のアドレスレジスタ２０の出力はデー
タＭＪ２０２ｆｆｉ介し、アドレス入力として状態履歴
記憶回路１゜に入力される。すなわち、アドレスレジス
タ２゜により示される状態履歴記憶回路１ｏの番地に内
部状態情報レジスタ４０の内容が書込葦れる。アドレス
レジスタ２０の出力はさらにデータ線２０２を介してア
ドレスカウンタ３０に入力される。アト１／スカウンタ
３０の役割は、次の書込みタイミングのために状態履歴
記憶回路１０に現在書込寸れた番地の次の番地全計算す
ることである。アドレスカウンタ６０の出力は、状態履
歴記憶回路１０用のアドレスレジスタ２０に入力され、
更新信号がＡＮＤゲート６ｏから信号線２０６を介して
供給されたとき、状態履歴記憶回路１０月のアドレスレ
ジスタ２０に設定される。ＡＮＤゲート６０の一方の入
力端子には、各種タイミング信号、例えば情報処理袋は
の動き全判ｒ、１１１するクロックやファームウェアの
実行ごとに発生されるパルスが入力される。すなわち、
このタイミング信号によって与えられる間隔で状態履歴
記憶回路１０用のアドレスレジスタ２０が歩進され、状
態履歴記憶回路１０に順次、情報処理装置１００の内部
状態が格納されてゆく。しかし、ＡＮＤゲート６０の他
方の入力端子には状態履歴採取指定記憶回路５０から読
出した出力が信号線２０５を介して入力されている。信
号線２０５上の論理値が“１″のときに・ば、ＡＮＤゲ
ート６０の出力端子には信号線２０４上のタイミング信
号がこの１壕出力され、上記のようにデータは順次格納
されるが、論理値が′Ｏｎのときには信号線２０４上の
タイミング信号によらずＡＮＤゲート６０の出力は論理
値″０”となって状態履歴記憶回路１０用のアドレスレ
ジスタ２０の歩進が行われない。この結果、状態履歴記
憶回路１０へのデータの格納が抑止される。状態履歴採
取指定記憶回路５０のアドレス入力端子には、情報処理
装置１００の内部の制御記憶アドレスレジスタ１１０の
内容の一部、葦たは全部がデータ線２０７を介して入力
されている。
葦ず、状態履歴採取指定記憶回路５ｏには、障害探索や
デバッグ開始の前に情報処理装置の保守を行うための保
守プロセサから状態端＠を採取すべきものとする。この
ときには、状態情報を採取するためのマイクロプログラ
ムのアドレスに対応して、状態履歴採取指定記憶回路５
ｏのエントリーに″′１＃全書込む。
デバッグ開始の前に情報処理装置の保守を行うための保
守プロセサから状態端＠を採取すべきものとする。この
ときには、状態情報を採取するためのマイクロプログラ
ムのアドレスに対応して、状態履歴採取指定記憶回路５
ｏのエントリーに″′１＃全書込む。
次に、状態情報全採取する必要がないものとする。この
ときには、マイクロプログラムのアドレスに対応するエ
ン） ＩＪ−に’０”！ｒ４１込んでおく。
ときには、マイクロプログラムのアドレスに対応するエ
ン） ＩＪ−に’０”！ｒ４１込んでおく。
状態履歴採取指定記憶回路５０のエントリー数は制御記
憶１２０の全エン） ＩＪ−数であれば、きめ細かく内
部状態の採取／非採取を指定することができるが、一般
にマイクロプログラムは通常のソフトウェアプログラム
と同様に、論理的なセグメントを形成するように閉じて
動作することが多い。
憶１２０の全エン） ＩＪ−数であれば、きめ細かく内
部状態の採取／非採取を指定することができるが、一般
にマイクロプログラムは通常のソフトウェアプログラム
と同様に、論理的なセグメントを形成するように閉じて
動作することが多い。
そこで、マイクロプログラムの次の実行アドレスは、現
在の実行アドレスの近傍であることが多い。
在の実行アドレスの近傍であることが多い。
よって多くの場合、この特性を利用して！ｌ制御記憶ア
ドレスレジスタ１１０の上位部分のみを状態履歴採取指
定記憶回路５０のアドレスとしても使用できる。
ドレスレジスタ１１０の上位部分のみを状態履歴採取指
定記憶回路５０のアドレスとしても使用できる。
（発明の効果）
本発明には以上説明したように、マイクロプログラムの
１番地、寸たばａ数番地ごとに状態履歴の採取／非採取
を指定できるような構成全採用することによって、障害
や不正動作が発生してから検出される壕での時間が長い
場合であっても、充分な状態履歴を採取することが可能
であると云う効果がある。
１番地、寸たばａ数番地ごとに状態履歴の採取／非採取
を指定できるような構成全採用することによって、障害
や不正動作が発生してから検出される壕での時間が長い
場合であっても、充分な状態履歴を採取することが可能
であると云う効果がある。
第１図は、従来技術による状態履歴記憶装置を示すブロ
ック図である。 第２図は、本発明の一実施例による状態履歴記憶装置を
示すブロック図である。 １０・噂・状態履歴記憶回路 ２０・・・アドレスレジスタ ６０１１・・アドレスカウンタ ４０拳−・内部状態情報レジスタ ５０・・・状態履歴採取指定記憶回路 ６０＠・・ＡＮＤゲート １００・・・１ｈ報処理装置 １１０Φ・・制ｔβ６己′ｉ’ｆ：ｔアドレスレジスタ
１２０・・・ｉｌＪ御記位 ２００〜２０７−・・信号線 特許出願人 日本寅気株式会社 代理人 弁理士 井 ノ ロ 壽
ック図である。 第２図は、本発明の一実施例による状態履歴記憶装置を
示すブロック図である。 １０・噂・状態履歴記憶回路 ２０・・・アドレスレジスタ ６０１１・・アドレスカウンタ ４０拳−・内部状態情報レジスタ ５０・・・状態履歴採取指定記憶回路 ６０＠・・ＡＮＤゲート １００・・・１ｈ報処理装置 １１０Φ・・制ｔβ６己′ｉ’ｆ：ｔアドレスレジスタ
１２０・・・ｉｌＪ御記位 ２００〜２０７−・・信号線 特許出願人 日本寅気株式会社 代理人 弁理士 井 ノ ロ 壽
Claims (1)
- マイクロプログラム制御された情報処理装置の内部状態
情報全状態履歴として逐一登録するための状態履歴記憶
回路と、前記状態履歴記憶回路への格納アドレスを指示
するためのアドレスレジスタと、前記情報処理装置に含
ぼれている制御記憶アドレスレジスタの一部またけ全部
の出力をアドレス入力として状態履歴の採取を指定する
ための状態履歴採取指定記憶回路と、前記状態履歴採取
指定回路の読出し出力の値に応じて前記アドレスレジス
タの格納アドレスの歩進を決定すると共に、必要に応じ
てアドレスの歩進を実行するためのアドレス歩進手段と
を具備して構成したことを特徴とする状態履歴記憶ｉｔ
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59091492A JPS60235252A (ja) | 1984-05-08 | 1984-05-08 | 状態履歴記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59091492A JPS60235252A (ja) | 1984-05-08 | 1984-05-08 | 状態履歴記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60235252A true JPS60235252A (ja) | 1985-11-21 |
Family
ID=14027907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59091492A Pending JPS60235252A (ja) | 1984-05-08 | 1984-05-08 | 状態履歴記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60235252A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63298452A (ja) * | 1987-05-28 | 1988-12-06 | Nec Corp | トレ−サ回路 |
| US9231595B2 (en) | 2013-06-12 | 2016-01-05 | International Business Machines Corporation | Filtering event log entries |
-
1984
- 1984-05-08 JP JP59091492A patent/JPS60235252A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63298452A (ja) * | 1987-05-28 | 1988-12-06 | Nec Corp | トレ−サ回路 |
| US9231595B2 (en) | 2013-06-12 | 2016-01-05 | International Business Machines Corporation | Filtering event log entries |
| US9904608B2 (en) | 2013-06-12 | 2018-02-27 | International Business Machines Corporation | Filtering event log entries |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR860000114B1 (ko) | 논리추적장치(論理追跡裝置) | |
| JPS60235252A (ja) | 状態履歴記憶装置 | |
| JPS5850053A (ja) | ヒストリメモリの制御方式 | |
| JPS5840772B2 (ja) | デ−タ比較一致表示方式 | |
| JPH0750452B2 (ja) | バストレース機構 | |
| JPS5953586B2 (ja) | ログアウト制御装置 | |
| JPS5939783B2 (ja) | 論理状態追跡装置 | |
| JPS62119643A (ja) | 履歴情報格納方式 | |
| JPS62166449A (ja) | 論理装置の履歴記憶装置 | |
| JPS626341A (ja) | 情報処理装置 | |
| JPS63298452A (ja) | トレ−サ回路 | |
| JPH0475147A (ja) | 情報処理システムにおける時間監視装置 | |
| JPH05257831A (ja) | 入出力処理装置 | |
| JPS6210737A (ja) | 障害診断支援装置のリセツト回路 | |
| SU1642472A1 (ru) | Устройство дл контрол выполнени последовательности действий оператора | |
| JPH04359326A (ja) | 履歴情報記録方式 | |
| JPH0282334A (ja) | バスサイクルトレース回路 | |
| JPH0326416B2 (ja) | ||
| JPS58223854A (ja) | デ−タ処理システム | |
| JPS64734B2 (ja) | ||
| JPS63292248A (ja) | デ−タ処理システム | |
| JPS62166450A (ja) | 論理装置の履歴解折装置 | |
| JPS58182770A (ja) | 状態履歴記憶装置 | |
| JPS58182769A (ja) | 状態履歴記憶装置 | |
| JPH0443422A (ja) | 電子ディスクサブシステム |