JPS60225456A - 半導体用リ−ドフレ−ム - Google Patents
半導体用リ−ドフレ−ムInfo
- Publication number
- JPS60225456A JPS60225456A JP8338184A JP8338184A JPS60225456A JP S60225456 A JPS60225456 A JP S60225456A JP 8338184 A JP8338184 A JP 8338184A JP 8338184 A JP8338184 A JP 8338184A JP S60225456 A JPS60225456 A JP S60225456A
- Authority
- JP
- Japan
- Prior art keywords
- alloy
- plating layer
- plated layer
- lead frame
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49582—Metallic layers on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の背景と目的〕
本発明は半導体装置に用いられるリーｒフレームに関す
るものでちる。
るものでちる。
一般に半導体装置は、リードフレーム材を基体とし、半
導体素子を素子固定部に取付けるベレットゼンデイング
、次いで金属細線を用いて半導体素子と内部リード端子
部を配線するワイヤゼンデイング、さらにセラミックや
樹脂による封止などの工程を経て組立てられる。前記の
リードフレーム材としてはコノクール、鉄、４２合合金
金どの鉄系素材、あるいは銅や銅合金から成る銅系素材
が用いられている。鉄系素材では該素材上にＣｕめっき
した後、さらにＡｇめっき層を設けたものが用いられ、
また銅系素材では該素材上にＡｇめっき層を設けたもの
が用いられている。そしてＡｇなどの貴金属を節約する
意図から半導体素子固定部及び金属線と結線される内部
リード端子部の部分のみにＡｇめつき層を設けることが
一般に行われている。しかし部分的にＡｇめっき層を設
けただめ妃、ＩＪ −Ｆ’の外部部分、例えば樹脂封止
後外部に出る部分は半導体装置の組立中の高温加熱によ
りその表面にＣｕの酸化物が形成され、外部リード部の
半田付性が阻害されるという欠点があった。
導体素子を素子固定部に取付けるベレットゼンデイング
、次いで金属細線を用いて半導体素子と内部リード端子
部を配線するワイヤゼンデイング、さらにセラミックや
樹脂による封止などの工程を経て組立てられる。前記の
リードフレーム材としてはコノクール、鉄、４２合合金
金どの鉄系素材、あるいは銅や銅合金から成る銅系素材
が用いられている。鉄系素材では該素材上にＣｕめっき
した後、さらにＡｇめっき層を設けたものが用いられ、
また銅系素材では該素材上にＡｇめっき層を設けたもの
が用いられている。そしてＡｇなどの貴金属を節約する
意図から半導体素子固定部及び金属線と結線される内部
リード端子部の部分のみにＡｇめつき層を設けることが
一般に行われている。しかし部分的にＡｇめっき層を設
けただめ妃、ＩＪ −Ｆ’の外部部分、例えば樹脂封止
後外部に出る部分は半導体装置の組立中の高温加熱によ
りその表面にＣｕの酸化物が形成され、外部リード部の
半田付性が阻害されるという欠点があった。
上記の欠点を改善するために、金属基板上にＮｉ−８ｎ
又はＣｏ−８ｎめつき層を設けた後部分的にＡｇめつき
層を設けることも提案されている。しかしこのような構
造においては大気中などの酸化性雰囲気で３００℃を越
える温度で加熱を受けた場合、Ｎ１−８ｎ又はＣｏ−８
ｎめつき層とＡｇめつき層の間の密着性が不十分なため
にＡｇめつき層が剥離するという欠点があった。従って
Ｎｉ−８ｎ又はＣｏ−＝Ｓｎ上に部分的にＡｇめつき層
を設けたり−Ｐフレーム材を用いて半導体装置を組立て
る際には耐熱性の面から３００℃以下の温度条件に制限
されるため組立作業性の面からも問題があった。
又はＣｏ−８ｎめつき層を設けた後部分的にＡｇめつき
層を設けることも提案されている。しかしこのような構
造においては大気中などの酸化性雰囲気で３００℃を越
える温度で加熱を受けた場合、Ｎ１−８ｎ又はＣｏ−８
ｎめつき層とＡｇめつき層の間の密着性が不十分なため
にＡｇめつき層が剥離するという欠点があった。従って
Ｎｉ−８ｎ又はＣｏ−＝Ｓｎ上に部分的にＡｇめつき層
を設けたり−Ｐフレーム材を用いて半導体装置を組立て
る際には耐熱性の面から３００℃以下の温度条件に制限
されるため組立作業性の面からも問題があった。
一方、半導体素子固定部においてはＡｇペーストを用い
て素子をペレット付けする例が多ぐなってＡｇめつき層
である必要がなくなり、却って半導体素子固定部のＡｇ
層が材料コストを」二げるという欠点があった。しかも
Ａｇにはマイグレーションの問題があり、Ａｇめっきの
面積をより小さくしてマイグレーションの作用を少なく
しだいという要望もあった。
て素子をペレット付けする例が多ぐなってＡｇめつき層
である必要がなくなり、却って半導体素子固定部のＡｇ
層が材料コストを」二げるという欠点があった。しかも
Ａｇにはマイグレーションの問題があり、Ａｇめっきの
面積をより小さくしてマイグレーションの作用を少なく
しだいという要望もあった。
本発明は前述した従来技術の課題に鑑みなされたもので
あシ、その目的は半導体の信頼性を左右する樹脂封止性
を向上させると共にＡｇめつき層の耐熱性を向上させ、
さらにＡｇ量を節約すると同時にＡｇのマイグレーショ
ンを少なくすることができる新規な半導体用り−Ｐフレ
ームを郷案することにある。
あシ、その目的は半導体の信頼性を左右する樹脂封止性
を向上させると共にＡｇめつき層の耐熱性を向上させ、
さらにＡｇ量を節約すると同時にＡｇのマイグレーショ
ンを少なくすることができる新規な半導体用り−Ｐフレ
ームを郷案することにある。
本発明の要旨は、半導体用り−Ｐフレーム基体上にＮｉ
−８ｎ 、 Ｃｏ−８ｎ又はＮｉ −Ｃｏ−３μ合金
めっき層を設け、次いで半導体素子が金属細線と結線さ
れる内部リード端子部のみにＣｕ又はＣｕ合金めつき層
を設け、さらにこの上にＡｇ層を設けたことにある。前
記の基体は下地層として予めＮｉ又はＣｕめつき層を設
けたものでもよい。
−８ｎ 、 Ｃｏ−８ｎ又はＮｉ −Ｃｏ−３μ合金
めっき層を設け、次いで半導体素子が金属細線と結線さ
れる内部リード端子部のみにＣｕ又はＣｕ合金めつき層
を設け、さらにこの上にＡｇ層を設けたことにある。前
記の基体は下地層として予めＮｉ又はＣｕめつき層を設
けたものでもよい。
リードフレーム基体上に設けられるＮｉ −Ｓｎ合金、
Ｃｏ−８μ合金あるいはＮｉ −Ｃｏ−３μ合金につい
ては、合金の組成によって半田付性が変化することが認
められ、いずれの場合においてもＳｎの含有量が５０ｗ
ｔ％以上のものが良好な半田付性を示すことが確認され
た。しかしＳｎ含有量が９０ｗｔ係を越えると合金自体
の融点が低下するという欠点がある。従って上記の合金
、特にＮｉ −８μ合金におけるＳｎ含有量は５０〜９
０ ｗｔ％、特に７０〜８０ｗｔ％であることが好まし
い。
Ｃｏ−８μ合金あるいはＮｉ −Ｃｏ−３μ合金につい
ては、合金の組成によって半田付性が変化することが認
められ、いずれの場合においてもＳｎの含有量が５０ｗ
ｔ％以上のものが良好な半田付性を示すことが確認され
た。しかしＳｎ含有量が９０ｗｔ係を越えると合金自体
の融点が低下するという欠点がある。従って上記の合金
、特にＮｉ −８μ合金におけるＳｎ含有量は５０〜９
０ ｗｔ％、特に７０〜８０ｗｔ％であることが好まし
い。
まだ、リードフレーム基体の素材としては従来用いられ
ているＣｕ 、 Ｃｕ合金等の銅系材料、又けＦｅ、
コ、Ｓ−ル、４２合金、ＳＵＳ等の鉄系材料が用いられ
る。銅系材料は銅の熱拡散を抑制するためにＮ１下地層
を設けることが好ましく、他方鉄系材料は導電性を付与
するためにＣｕ下地層を設け゛ることか好ましい。
ているＣｕ 、 Ｃｕ合金等の銅系材料、又けＦｅ、
コ、Ｓ−ル、４２合金、ＳＵＳ等の鉄系材料が用いられ
る。銅系材料は銅の熱拡散を抑制するためにＮ１下地層
を設けることが好ましく、他方鉄系材料は導電性を付与
するためにＣｕ下地層を設け゛ることか好ましい。
以下、添付図面を参照しながら本発明の実施例について
説明する。
説明する。
実施例１
厚さ０．３１のＳｎ入り銅から成る基体１を第１図に示
される・ξターンに打抜き、半導体素子固定部５、内部
リード部６及び外部リード部７が形成されたフレームを
作った。このフレームに対して脱脂、酸洗等の前処理を
施した後、電解めっき法によりピロリン酸浴から第３図
に示されるＮｉ −８μ合金めつき層２を厚さ０．２μ
となるように基体全面に設けた。次いでシアン化銅浴か
ら同じく第３図に示される厚さ約０．２μのＣｕメッキ
層４を中間めっき層として設け、さらに内部ＩＪ −１
端子部６に厚さ４μの部分Ａｇめっき層３を設けた。最
後に、Ａｇめつき層３に覆われていない部分のＣｕめつ
き層をシアン浴中で陽極的に溶解除去して本発明の半導
体用リードフレーム（第３図参照）を作製した。
される・ξターンに打抜き、半導体素子固定部５、内部
リード部６及び外部リード部７が形成されたフレームを
作った。このフレームに対して脱脂、酸洗等の前処理を
施した後、電解めっき法によりピロリン酸浴から第３図
に示されるＮｉ −８μ合金めつき層２を厚さ０．２μ
となるように基体全面に設けた。次いでシアン化銅浴か
ら同じく第３図に示される厚さ約０．２μのＣｕメッキ
層４を中間めっき層として設け、さらに内部ＩＪ −１
端子部６に厚さ４μの部分Ａｇめっき層３を設けた。最
後に、Ａｇめつき層３に覆われていない部分のＣｕめつ
き層をシアン浴中で陽極的に溶解除去して本発明の半導
体用リードフレーム（第３図参照）を作製した。
なお従来例として、第２図に示されるリードフレームを
上記と同様の方法で作製した。すなわち、基体１上に厚
さ０．２μのＮｉ−３μ合金めつき層２を設けた後、半
導体素子固定部５及び内部リード端子部６に厚さ４μの
部分Ａｇめっき層３を設けた。
上記と同様の方法で作製した。すなわち、基体１上に厚
さ０．２μのＮｉ−３μ合金めつき層２を設けた後、半
導体素子固定部５及び内部リード端子部６に厚さ４μの
部分Ａｇめっき層３を設けた。
また別の従来例として、基体１−ヒに全面Ｃｕめつき層
を約０．２μの厚さで設けた後、半導体素子固定部５及
び内部リーＰ端子部６に部分Ａｇめつき層３を設けたり
−ｒフレームも作製した。
を約０．２μの厚さで設けた後、半導体素子固定部５及
び内部リーＰ端子部６に部分Ａｇめつき層３を設けたり
−ｒフレームも作製した。
実施例２
第４図に示されるように厚さ０．３脇のＦｅから成る基
体８を第１図に示される／ｅターンに打抜き、脱脂、酸
洗等の前処理を施した後、シアン化浴からＣｕめつき層
９を４μの厚さで基体全面に設け、次いでＮｉ−８μ合
金めつき層２で全面を覆った後、中間層としてＣｕめつ
き層４を設け、さらに内部リード端子部６にＡｇめつき
層３を設け、最後にシアン浴中でＡｇめつき層３に覆わ
れていない部分のＣｕめつき層を溶解除去して本発明の
半導体用リードフレーム（第４図参照）を作製した。
体８を第１図に示される／ｅターンに打抜き、脱脂、酸
洗等の前処理を施した後、シアン化浴からＣｕめつき層
９を４μの厚さで基体全面に設け、次いでＮｉ−８μ合
金めつき層２で全面を覆った後、中間層としてＣｕめつ
き層４を設け、さらに内部リード端子部６にＡｇめつき
層３を設け、最後にシアン浴中でＡｇめつき層３に覆わ
れていない部分のＣｕめつき層を溶解除去して本発明の
半導体用リードフレーム（第４図参照）を作製した。
なお従来例として、第５図に示されるリードフレームを
上記と同様の方法で作製した。すなわち、Ｆｅから成る
基体８上にＣｕめつき層９を４μの厚さで設けた後、半
導体素子固定部５及び内部リーＰ端子部６に部分Ａｇめ
つき層３を設けた。
上記と同様の方法で作製した。すなわち、Ｆｅから成る
基体８上にＣｕめつき層９を４μの厚さで設けた後、半
導体素子固定部５及び内部リーＰ端子部６に部分Ａｇめ
つき層３を設けた。
以上のようにして作製したサンプルの特性比較試験を次
の３つの評価項目について行った。すなわち、大気中、
４００℃で２分間加熱処理した後の■外部リード部の半
田付性、■Ａｇめつき層の密着性、及び■モールド樹脂
との密着性の３項目について行った。得られた結果を第
１表に示す。なお、評価方法は下記の方法により判定し
た。
の３つの評価項目について行った。すなわち、大気中、
４００℃で２分間加熱処理した後の■外部リード部の半
田付性、■Ａｇめつき層の密着性、及び■モールド樹脂
との密着性の３項目について行った。得られた結果を第
１表に示す。なお、評価方法は下記の方法により判定し
た。
（１）半田付性
６：４半田を２３０±５℃で溶融し、フラックスとして
５−ｉｏｏ（タムラ化研製）金用い、ＭＩＬ−８ＴＤ−
２０２Ｄ−２０８Ｂの方法に準゛じて半田付操作を行い
、半田ぬれ面積により判定した。
５−ｉｏｏ（タムラ化研製）金用い、ＭＩＬ−８ＴＤ−
２０２Ｄ−２０８Ｂの方法に準゛じて半田付操作を行い
、半田ぬれ面積により判定した。
○・・・・・・良好（１００〜９ｏ ％ ） 、Δ・・
・・・・可（８９〜７５％）、×・・・・・・不良（７
４％以下）（ｉｉ） Ａｇめつき密着性 Ａｇめつき面に粘着テープを張り付けた後、ビーリング
してＡｇめつき面の剥離及び膨れの有無を４０倍の実体
顕微鏡で判定した。
・・・・可（８９〜７５％）、×・・・・・・不良（７
４％以下）（ｉｉ） Ａｇめつき密着性 Ａｇめつき面に粘着テープを張り付けた後、ビーリング
してＡｇめつき面の剥離及び膨れの有無を４０倍の実体
顕微鏡で判定した。
○・・・・・・良好（剥離及び膨れ無し）、×・・・・
・Ａｇめつき層の剥離又は膨れ有シ） （ｉｉｉ）樹脂密着性 基体、Ｃｕめつき層及びＮｉ−８ｎめつき層と、樹脂と
の密着性を調べるために、打抜く前のり−Ｐフレーム材
に実施例１及び２記載のめつき処理と同様のめつき処理
を行った後、４００℃で２分間大気中で加熱処理し、さ
らに樹脂をモールドし、樹脂との密着性をせん断強度に
よシ評価した。
・Ａｇめつき層の剥離又は膨れ有シ） （ｉｉｉ）樹脂密着性 基体、Ｃｕめつき層及びＮｉ−８ｎめつき層と、樹脂と
の密着性を調べるために、打抜く前のり−Ｐフレーム材
に実施例１及び２記載のめつき処理と同様のめつき処理
を行った後、４００℃で２分間大気中で加熱処理し、さ
らに樹脂をモールドし、樹脂との密着性をせん断強度に
よシ評価した。
○・・・・・・良好（８ｂ／ｃｍ”以上）、△・・・・
・・可（７，９〜５ Ｋ１７ｃｍ２）、×・・・・・・
不可（ｓＫｆ／ｃｔｎ２以下）第 １ 表 以上、本発明の実施例を従来例と比較して詳しく説明し
たが、本発明が上記の実施例に限定されないことは勿論
であシ、以下に本発明の変形例について説明する。
・・可（７，９〜５ Ｋ１７ｃｍ２）、×・・・・・・
不可（ｓＫｆ／ｃｔｎ２以下）第 １ 表 以上、本発明の実施例を従来例と比較して詳しく説明し
たが、本発明が上記の実施例に限定されないことは勿論
であシ、以下に本発明の変形例について説明する。
すなわち、本発明において内部リード端子部６に設けら
れるＡｇめつき層３゛は金属細線とのワイヤゼ／ディン
グ用であるから該Ａｇめつき層３の構造としては種々の
ものが考えられ、第６図にそれらの中の代表例を示す。
れるＡｇめつき層３゛は金属細線とのワイヤゼ／ディン
グ用であるから該Ａｇめつき層３の構造としては種々の
ものが考えられ、第６図にそれらの中の代表例を示す。
第６図Ａは従来例によるものであり、Ｂ〜Ｄが本発明に
よるものである。すなわちＢはＡｇめつき層１０を内部
リード端子部全体に設けたもの、ＣはＡｇめつき層１０
をリード幅よシ狭い丸形又は角形のポイントで設けたも
の、ＤはＡｇめつき層１０を各リードにベルト状に設け
たものである。なお、内部リーＰ端子部のリード材側面
へのＡｇめつきはＡｇマイグレーションの面からは好ま
しくないが、これを皆無とすることは不可能であり、従
ってリード材側面にＡｇめつき層が回シ込んだ構造も本
発明の範囲内である。
よるものである。すなわちＢはＡｇめつき層１０を内部
リード端子部全体に設けたもの、ＣはＡｇめつき層１０
をリード幅よシ狭い丸形又は角形のポイントで設けたも
の、ＤはＡｇめつき層１０を各リードにベルト状に設け
たものである。なお、内部リーＰ端子部のリード材側面
へのＡｇめつきはＡｇマイグレーションの面からは好ま
しくないが、これを皆無とすることは不可能であり、従
ってリード材側面にＡｇめつき層が回シ込んだ構造も本
発明の範囲内である。
また、上記の実施例では基体１上に設けるめっき層２と
してＮｉ−８ｎ合金を用いたが、Ｃｏ−８ｎ°又はＮｉ
−Ｃｏ−８ｎ合金を用いても同様な効果が得られるこ
とは言うまでもない。
してＮｉ−８ｎ合金を用いたが、Ｃｏ−８ｎ°又はＮｉ
−Ｃｏ−８ｎ合金を用いても同様な効果が得られるこ
とは言うまでもない。
以上説明したように本発明によれば、半導体用リードフ
レームに設ける部分Ａｇめつきの量を大幅に少なくする
ことができ、それによって貴金属たるＡｇを節約するこ
とは勿論、Ａｇマイグレーションの因子が小さくなる。
レームに設ける部分Ａｇめつきの量を大幅に少なくする
ことができ、それによって貴金属たるＡｇを節約するこ
とは勿論、Ａｇマイグレーションの因子が小さくなる。
また、Ａｇめつき層の密着性が改善されるので半導体装
置における組立作業性が向上し、それによる経済的効果
は非常に太きい。他方、半導体装置の信頼性の面からも
Ａｇめつき層の密着性が向上した他、樹脂封止性におい
て優れた特性が得られるという効果を有する。
置における組立作業性が向上し、それによる経済的効果
は非常に太きい。他方、半導体装置の信頼性の面からも
Ａｇめつき層の密着性が向上した他、樹脂封止性におい
て優れた特性が得られるという効果を有する。
なお、Ａｇめっき層の密着性が向上した理由は、Ｎｉ−
８ｎ合金、Ｃｏ−８ｎ合金又はＮｉ −Ｇｏ−８ｎ合金
とＡｇめつき層との密着性は基本的に不安定であり、こ
の点を中間層としてＣｕめつき層を設けたことにより改
善したからであシ、また樹脂との密着性が良い理由は銅
系素材の基体を使用した場合に加熱処理によシ表面に密
着性の悪い酸化膜が形成される欠点を、酸化膜の密着性
が良いＮｉ−８ｎ合金、Ｃｏ−８ｎ合金又はＮｉ −Ｃ
ｏ−８ｎ合金のめつき層を設けて改善したからである。
８ｎ合金、Ｃｏ−８ｎ合金又はＮｉ −Ｇｏ−８ｎ合金
とＡｇめつき層との密着性は基本的に不安定であり、こ
の点を中間層としてＣｕめつき層を設けたことにより改
善したからであシ、また樹脂との密着性が良い理由は銅
系素材の基体を使用した場合に加熱処理によシ表面に密
着性の悪い酸化膜が形成される欠点を、酸化膜の密着性
が良いＮｉ−８ｎ合金、Ｃｏ−８ｎ合金又はＮｉ −Ｃ
ｏ−８ｎ合金のめつき層を設けて改善したからである。
・
第１図は半導体用リードフレームの打抜き後のノミター
ンの１例を示す平面図、第２図はＣｕ合金を基体とする
場合の従来の半導体用リードフレームの１例を示す第１
図■−■線による横断面図、第３図及び第４図は本発明
の半導体用リードフレームの実施例を示す横断面図、第
５図はＦｅ合金を基体とする場合の従来の半導体用リー
ドフレームの１例を示す横断面図、第６図は部分的にＡ
ｇめつき層を設ける場合の例を示す半導体用リードフレ
ームの平面図で、Ａは従来例、Ｂ〜Ｄは本発明の実施例
である。 各図中、同一部分には同一符号を付し、１は基体（銅合
金）、２はＮｉ−８ｎ合金層、３はＡｇめつき層、４は
中間Ｃｕめつき層、５は半導体素子固定部、６は内部リ
ード端子部、７は外部リード部、８は基体（Ｆｅ合金）
、９はＣｕめつき層、１０は゛部分Ａｇめつきである。 代理人 弁理士 佐 藤 不元雄 鼠 １配 δ ９ δ 第 ６ 巳 八 δ Ｃ
ンの１例を示す平面図、第２図はＣｕ合金を基体とする
場合の従来の半導体用リードフレームの１例を示す第１
図■−■線による横断面図、第３図及び第４図は本発明
の半導体用リードフレームの実施例を示す横断面図、第
５図はＦｅ合金を基体とする場合の従来の半導体用リー
ドフレームの１例を示す横断面図、第６図は部分的にＡ
ｇめつき層を設ける場合の例を示す半導体用リードフレ
ームの平面図で、Ａは従来例、Ｂ〜Ｄは本発明の実施例
である。 各図中、同一部分には同一符号を付し、１は基体（銅合
金）、２はＮｉ−８ｎ合金層、３はＡｇめつき層、４は
中間Ｃｕめつき層、５は半導体素子固定部、６は内部リ
ード端子部、７は外部リード部、８は基体（Ｆｅ合金）
、９はＣｕめつき層、１０は゛部分Ａｇめつきである。 代理人 弁理士 佐 藤 不元雄 鼠 １配 δ ９ δ 第 ６ 巳 八 δ Ｃ
Claims (3)
- （１） 金属基板上にＮｉ −Ｓｎ合金、Ｃｏ−８ｎ合
金、Ｎｉ −Ｃｏ −Ｓｎ合金の中のいずれか１種のめ
つき層を肢け、次いで半導体素子が金属細線と結線され
る内部リード端子部のみにＣｕ又はＣｕ合金めつき層を
設け、さらに前記Ｃｕ又はＣｕ合金めつき層上にＡｇ’
めっき層を設けてなることを特徴とする半導体用リード
フレーム。 - （２） 前記の金属基板が予め下地層としてＮｉ又はＣ
ｕめつき層を設けて彦る金属基板であることを特徴とす
る前項（＋）記載の半導体用リードフレーム。 - （３） Ｎｉ −Ｓｎ合金、Ｃｏ−８ｎ合金またはＮｉ
−Ｃｏ −８ｎ合金のＳｎ含有量が５０〜！ＪＯｗｔ
％であることを特徴とする前項（１）又は（２）記載の
半導体用リードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8338184A JPS60225456A (ja) | 1984-04-24 | 1984-04-24 | 半導体用リ−ドフレ−ム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8338184A JPS60225456A (ja) | 1984-04-24 | 1984-04-24 | 半導体用リ−ドフレ−ム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60225456A true JPS60225456A (ja) | 1985-11-09 |
Family
ID=13800839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8338184A Pending JPS60225456A (ja) | 1984-04-24 | 1984-04-24 | 半導体用リ−ドフレ−ム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60225456A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0926735A2 (en) * | 1997-12-25 | 1999-06-30 | Japan Solderless Terminal Mfg. Co., Ltd. | Tin-nickel alloy and component surface-treated with alloy |
| WO2016005201A1 (de) * | 2014-07-08 | 2016-01-14 | Continental Teves Ag & Co. Ohg | Sensor mit opferanode |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53141577A (en) * | 1977-05-17 | 1978-12-09 | Mitsubishi Electric Corp | Lead frame for integrated circuit |
| JPS5472676A (en) * | 1977-11-21 | 1979-06-11 | Nippon Gakki Seizo Kk | Lead frame having alloy intermediate layer |
| JPS5481777A (en) * | 1977-12-13 | 1979-06-29 | Nippon Gakki Seizo Kk | Lead frame structure with intermediate layer |
| JPS54129976A (en) * | 1978-03-31 | 1979-10-08 | Nippon Gakki Seizo Kk | Ic lead frame |
| JPS57122554A (en) * | 1981-01-22 | 1982-07-30 | Toshiba Corp | Lead frame for semiconductor device |
-
1984
- 1984-04-24 JP JP8338184A patent/JPS60225456A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53141577A (en) * | 1977-05-17 | 1978-12-09 | Mitsubishi Electric Corp | Lead frame for integrated circuit |
| JPS5472676A (en) * | 1977-11-21 | 1979-06-11 | Nippon Gakki Seizo Kk | Lead frame having alloy intermediate layer |
| JPS5481777A (en) * | 1977-12-13 | 1979-06-29 | Nippon Gakki Seizo Kk | Lead frame structure with intermediate layer |
| JPS54129976A (en) * | 1978-03-31 | 1979-10-08 | Nippon Gakki Seizo Kk | Ic lead frame |
| JPS57122554A (en) * | 1981-01-22 | 1982-07-30 | Toshiba Corp | Lead frame for semiconductor device |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0926735A2 (en) * | 1997-12-25 | 1999-06-30 | Japan Solderless Terminal Mfg. Co., Ltd. | Tin-nickel alloy and component surface-treated with alloy |
| EP0926735A3 (en) * | 1997-12-25 | 2002-04-17 | Japan Solderless Terminal Mfg. Co., Ltd. | Tin-nickel alloy and component surface-treated with alloy |
| WO2016005201A1 (de) * | 2014-07-08 | 2016-01-14 | Continental Teves Ag & Co. Ohg | Sensor mit opferanode |
| DE102014213218A1 (de) * | 2014-07-08 | 2016-02-18 | Continental Teves Ag & Co. Ohg | Sensor mit Opferanode |
| KR20170018940A (ko) * | 2014-07-08 | 2017-02-20 | 콘티넨탈 테베스 아게 운트 코. 오하게 | 희생 양극을 구비하는 센서 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4529667A (en) | Silver-coated electric composite materials | |
| CA2118758C (en) | Lead frame for integrated circuits | |
| JPS60257160A (ja) | 半導体装置 | |
| JPH11350188A (ja) | 電気・電子部品用材料とその製造方法、およびその材料を用いた電気・電子部品 | |
| JPH11350189A (ja) | 電気・電子部品用材料とその製造方法、その材料を用いた電気・電子部品 | |
| JPH04329891A (ja) | 錫めっき銅合金材およびその製造方法 | |
| JPH04337657A (ja) | 半導体装置用リードフレーム | |
| JP2925815B2 (ja) | 半導体チップ実装用リードフレームとその製造方法 | |
| JP2000077593A (ja) | 半導体用リードフレーム | |
| JPS60225456A (ja) | 半導体用リ−ドフレ−ム | |
| JPH01257356A (ja) | 半導体用リードフレーム | |
| JPS6149450A (ja) | 半導体用リ−ドフレ−ム | |
| JPS6242037B2 (ja) | ||
| EP0084161B1 (en) | Lead frames for electronic and electric devices | |
| JPS6142941A (ja) | 半導体用リ−ドフレ−ム | |
| JPS5936954A (ja) | 半導体用リ−ドフレ−ム | |
| JPH1084065A (ja) | 電子部品用導電材料 | |
| JPH06302740A (ja) | 半導体装置用リードフレーム | |
| JPS60201651A (ja) | 半導体用リ−ドフレ−ム | |
| JPH09283688A (ja) | 銅被覆リードフレーム材 | |
| JPS61198507A (ja) | 電子部品用複合材料及びその製造方法 | |
| JPS61174344A (ja) | リ−ドフレ−ム用銅合金 | |
| JPS6353287A (ja) | Ａｇ被覆導体 | |
| JPS6214452A (ja) | 半導体用リ−ドフレ−ム | |
| JPS60253107A (ja) | 耐熱性Ａｇ被覆導体 |