JPS6021531A - 不揮発性半導体メモリ - Google Patents
不揮発性半導体メモリInfo
- Publication number
- JPS6021531A JPS6021531A JP58127710A JP12771083A JPS6021531A JP S6021531 A JPS6021531 A JP S6021531A JP 58127710 A JP58127710 A JP 58127710A JP 12771083 A JP12771083 A JP 12771083A JP S6021531 A JPS6021531 A JP S6021531A
- Authority
- JP
- Japan
- Prior art keywords
- film
- moisture resistance
- semiconductor device
- ultraviolet ray
- absorption end
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕 ゛
本発明は、紫外線照射によるデータ消去を特徴とする不
揮発性メモリ半導体装１に関し、特に、該半導体装ｆｔ
のファイナルパッシベーションＭＫ関する。
揮発性メモリ半導体装１に関し、特に、該半導体装ｆｔ
のファイナルパッシベーションＭＫ関する。
紫外線照射によるデータ消去を特徴とするＦＡＭＯＳ
（ＦＬｏａｔｉｎｇ ｇａｔｅ ＡｖａＬａｎｃｈｅＭ
ｅｔａｌＯｔｓｉｄｅ Ｓｅｍ１ｃｏｎｄａｃｔｏｒ
）型Ｅ’ＰＲＯＭ（ＵＶ Ｅｒａｓａｂｌｅ ａｎｄ
ＰｒｏｇｒａｍａｂｌｅＲｅａｄＯｎｌｙ Ｍｅｍｏｒ
ｙ ） のような不揮発性メモリ半導体装置のファイナ
ルパッジベージ目ン膜として素子表面に対して紫外線照
射によるデータ消去が可能のように紫外線を透過するこ
とが可能なシリコン酸化膜（Ｓｉｎ、膜）を使用するこ
とが考えられる。これらのメモリ半導体装置は、耐湿性
の点を考慮して、セラミ、り型パッケージに封止し、そ
の信頼性の向上を図るように構成されて来た。しかしな
がら、七ラミｌり型パッケージの使用は、メモリ半導体
装置の生産コストの面で望しいものではなかった。
（ＦＬｏａｔｉｎｇ ｇａｔｅ ＡｖａＬａｎｃｈｅＭ
ｅｔａｌＯｔｓｉｄｅ Ｓｅｍ１ｃｏｎｄａｃｔｏｒ
）型Ｅ’ＰＲＯＭ（ＵＶ Ｅｒａｓａｂｌｅ ａｎｄ
ＰｒｏｇｒａｍａｂｌｅＲｅａｄＯｎｌｙ Ｍｅｍｏｒ
ｙ ） のような不揮発性メモリ半導体装置のファイナ
ルパッジベージ目ン膜として素子表面に対して紫外線照
射によるデータ消去が可能のように紫外線を透過するこ
とが可能なシリコン酸化膜（Ｓｉｎ、膜）を使用するこ
とが考えられる。これらのメモリ半導体装置は、耐湿性
の点を考慮して、セラミ、り型パッケージに封止し、そ
の信頼性の向上を図るように構成されて来た。しかしな
がら、七ラミｌり型パッケージの使用は、メモリ半導体
装置の生産コストの面で望しいものではなかった。
従って、本発明者は、不揮発性メモリ半導体装置の生産
コストを低減化するために、及びＥＦＲＯＭ市場の動向
に追随するために従来のセラミック型パッケージの使用
から、プラスチックモールド型（レジンモールド型）パ
ンケージの使用を検討した。
コストを低減化するために、及びＥＦＲＯＭ市場の動向
に追随するために従来のセラミック型パッケージの使用
から、プラスチックモールド型（レジンモールド型）パ
ンケージの使用を検討した。
本発明の目的は、不揮発性メモリ半導体装置をプラスチ
ックモールド型パッケージにした場合の耐湿性の向上を
図るとともに半導体素子にデータ消去に必要な紫外線波
長を効果的に透過させることが可能な素子保護膜を提す
ることにある・本発明はプラスチックモールド型パッケ
ージ内に組み込まれる半導体素子の素子保護膜としてプ
ラズマ気相化学反応によって形成されるプラズマ嘘化シ
リコン膜（以下、この膜をＰ−８ｉＮ）ＩＱと称する）
をメモリ半導体装置に採用したもσ）である。Ｐ−８ｉ
Ｎ膜は、通常、紫外線を透過しにくいと信じられていた
ものを、本発明者の検討によりメモリ半導体装置に採用
可能にしたものである。
ックモールド型パッケージにした場合の耐湿性の向上を
図るとともに半導体素子にデータ消去に必要な紫外線波
長を効果的に透過させることが可能な素子保護膜を提す
ることにある・本発明はプラスチックモールド型パッケ
ージ内に組み込まれる半導体素子の素子保護膜としてプ
ラズマ気相化学反応によって形成されるプラズマ嘘化シ
リコン膜（以下、この膜をＰ−８ｉＮ）ＩＱと称する）
をメモリ半導体装置に採用したもσ）である。Ｐ−８ｉ
Ｎ膜は、通常、紫外線を透過しにくいと信じられていた
ものを、本発明者の検討によりメモリ半導体装置に採用
可能にしたものである。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および、添付図面からあきらかになるでお
ろう。
明細書の記述および、添付図面からあきらかになるでお
ろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
を簡単に説明すれば、下記のとおりである。
すなわちフローティングゲート上にチャージしている電
荷を励起するに足る紫外線を透過し、かつ、素子の耐湿
性な保証し得る吸収端波長を２６０ｎｍ〜３２０ロｍに
制限したＰ−８ｉＮ膜を素子のファイルパッシベーショ
ン膜として形成することにエリ、不揮発性メモリ半導体
装置のプラスチックモールド型パッケージ化を可能にす
るものである。
荷を励起するに足る紫外線を透過し、かつ、素子の耐湿
性な保証し得る吸収端波長を２６０ｎｍ〜３２０ロｍに
制限したＰ−８ｉＮ膜を素子のファイルパッシベーショ
ン膜として形成することにエリ、不揮発性メモリ半導体
装置のプラスチックモールド型パッケージ化を可能にす
るものである。
一般に、ＦＡＭ心Ｓ型ＥＰＲＯＭ半導体装置のデータ消
去は、フローティングゲートにチャージきれている着荷
を紫外線照射による光電効果の作用を利用１〜ることに
Ｉす、励起して行なう。励起に必要なエネルギーは、フ
ローティングゲートに存在する個々の電子のエネルギー
によって異なるが、その範囲はある一定の範囲に存在す
ると考えら刊、ている。従って、光電効果の原理から電
子を真空準位まで励起させるのみ必要な波長エネルギー
を持った光を照射することに工ってフローディングゲー
トにトラップされている電子を励起させることで、メモ
リ内のデータが消去される。この理論を裏づけるＰ−８
ｉＮ膜の吸収端波長とそのフローティングゲート上０）
１１ｔ子を励起し、データを消去する着での紫外線照射
時間の関係を探る実験によれば、吸収端波長とデータを
消去する−までの紫外線照射時間の関係は吸収端波長が
長いほど、紫外線照射時間が長くなる仙向を示ず。特罠
、吸収端波長が３２０１ｍ以上になると紫外線透過率が
低下するため紫外線照射時間が急赦に増加−ｉ−る傾向
を示す。以上のことから、フローティングゲートに存在
する電子を最も効果的に励起し得るファイナルパッジベ
ージ望ン膜の吸収端波長が決定される。実験によれば、
ファイナルパッシベーション膜の本来の特質を損わずか
つ、電子励旬な効果的に行なわさせるためにＰ−８ｉＮ
膜の吸収端波長を、上限を３２０ｎｍに、下限を２６０
ｎｍニ設定することが望しい。
去は、フローティングゲートにチャージきれている着荷
を紫外線照射による光電効果の作用を利用１〜ることに
Ｉす、励起して行なう。励起に必要なエネルギーは、フ
ローティングゲートに存在する個々の電子のエネルギー
によって異なるが、その範囲はある一定の範囲に存在す
ると考えら刊、ている。従って、光電効果の原理から電
子を真空準位まで励起させるのみ必要な波長エネルギー
を持った光を照射することに工ってフローディングゲー
トにトラップされている電子を励起させることで、メモ
リ内のデータが消去される。この理論を裏づけるＰ−８
ｉＮ膜の吸収端波長とそのフローティングゲート上０）
１１ｔ子を励起し、データを消去する着での紫外線照射
時間の関係を探る実験によれば、吸収端波長とデータを
消去する−までの紫外線照射時間の関係は吸収端波長が
長いほど、紫外線照射時間が長くなる仙向を示ず。特罠
、吸収端波長が３２０１ｍ以上になると紫外線透過率が
低下するため紫外線照射時間が急赦に増加−ｉ−る傾向
を示す。以上のことから、フローティングゲートに存在
する電子を最も効果的に励起し得るファイナルパッジベ
ージ望ン膜の吸収端波長が決定される。実験によれば、
ファイナルパッシベーション膜の本来の特質を損わずか
つ、電子励旬な効果的に行なわさせるためにＰ−８ｉＮ
膜の吸収端波長を、上限を３２０ｎｍに、下限を２６０
ｎｍニ設定することが望しい。
本発明者は、このような吸収端波長な持つＰ −８ｉＮ
換を形成できることを見い出した。このとき耐湿性とク
ラ１．り（割れ目）等を考慮して形成すれば、輩外線透
過可能で耐湿性の優れたパ、シペーション膜をＰ−８ｉ
Ｎ膜で作成可能でわる。
換を形成できることを見い出した。このとき耐湿性とク
ラ１．り（割れ目）等を考慮して形成すれば、輩外線透
過可能で耐湿性の優れたパ、シペーション膜をＰ−８ｉ
Ｎ膜で作成可能でわる。
以下、本発明者が明らかにしたｍｔ湿性とクラックの問
題について説明する。
題について説明する。
モールドクラック（レジン内に発生する割れ目）、ポン
ディングクラック（ボインデインクパッド部に発生する
割れ目）発生は、ファイナルバ・ノシベーシ目ン膜の厚
さに起因する。Ｐ−８ｉＮｌｌｉとモールドクラック、
ボンディングクラック発生の実ｉ１［よれば、モールド
クラック、及びボッディングクラックは、膜厚が薄い程
発生し易い順向にある。特に、ポンディングクラックは
、膜厚１．０μｍを境にして、不良発生率の増減が著し
く、１．０μｍ以上の膜厚においては不良発生率は緩や
かに低下する。従って本発明においては、膜厚の厚さを
約１．０μｍ付近に決定することが望しいと分かった。
ディングクラック（ボインデインクパッド部に発生する
割れ目）発生は、ファイナルバ・ノシベーシ目ン膜の厚
さに起因する。Ｐ−８ｉＮｌｌｉとモールドクラック、
ボンディングクラック発生の実ｉ１［よれば、モールド
クラック、及びボッディングクラックは、膜厚が薄い程
発生し易い順向にある。特に、ポンディングクラックは
、膜厚１．０μｍを境にして、不良発生率の増減が著し
く、１．０μｍ以上の膜厚においては不良発生率は緩や
かに低下する。従って本発明においては、膜厚の厚さを
約１．０μｍ付近に決定することが望しいと分かった。
Ｐ−８ｉＮ膜の吸収端波長と耐湿性の問題において、膜
厚な、モールドクランクとポインディングクラック防止
から一定におさえれば、Ｐ−８ｉＮ膜の耐湿性は、吸収
端波長に一義的に依存する。
厚な、モールドクランクとポインディングクラック防止
から一定におさえれば、Ｐ−８ｉＮ膜の耐湿性は、吸収
端波長に一義的に依存する。
前述のように、Ｐ−８ｉＮ膜をファイナルパッジベージ
、ン膜として使用する場合１その吸収端波長の上限は定
められており、この上限を超えない範囲で、Ｐ−８ｉＮ
膜の耐湿性を得る必要がある。一方、耐湿性は吸収端波
長に比例し、吸収端波長が増せば、耐湿性も増大する性
質を示す。本発明者の実験によれば吸収端波長が約２６
０ｎｍを境にして耐湿性の優劣が著しく変化し、吸収端
波長、約２６０ ｎｍ以上において１、非常に優れた耐
湿性を示すことが分った。このことにより、吸収端波長
の下限を２６０ ｎｍと本発明においては制限した。
、ン膜として使用する場合１その吸収端波長の上限は定
められており、この上限を超えない範囲で、Ｐ−８ｉＮ
膜の耐湿性を得る必要がある。一方、耐湿性は吸収端波
長に比例し、吸収端波長が増せば、耐湿性も増大する性
質を示す。本発明者の実験によれば吸収端波長が約２６
０ｎｍを境にして耐湿性の優劣が著しく変化し、吸収端
波長、約２６０ ｎｍ以上において１、非常に優れた耐
湿性を示すことが分った。このことにより、吸収端波長
の下限を２６０ ｎｍと本発明においては制限した。
以上のような実験結果より、ＰＳ ｒ Ｎ膜を約１μｍ
付近の厚さに形成し、又、その吸収端波長を２６０ｎｍ
〜３２Ｑｎｍの間に設定することにより、耐湿性が優れ
、紫外線照射によりフローティング上の電子を励起可能
なファイナルパッシベーション膜を形成することが可能
となる。
付近の厚さに形成し、又、その吸収端波長を２６０ｎｍ
〜３２Ｑｎｍの間に設定することにより、耐湿性が優れ
、紫外線照射によりフローティング上の電子を励起可能
なファイナルパッシベーション膜を形成することが可能
となる。
又、不発明においては、さらに充分なファイナルパッシ
ベーションの膜厚等な確保するために・酸化シリコン膜
（Ｓ ｉ Ｏ，膜）等を形成し、２層以上ノファイナル
パッシベーシ日ン膜ヲ形成しても良い。
ベーションの膜厚等な確保するために・酸化シリコン膜
（Ｓ ｉ Ｏ，膜）等を形成し、２層以上ノファイナル
パッシベーシ日ン膜ヲ形成しても良い。
以下、これを用いた半導体装置な図面な用いて具体的に
説明する。
説明する。
第１図は、フローティンググー）Ｖ有するＥＰＲＯＭメ
モリ半導体装置のメモリセルを示す平面図である。第２
図は、そのメモリセルの素子部の断面図である。Ｐ型の
シリコン基板１上には、絶縁ゲート型電界効果トランジ
スタ（ＦｇＴ）を分離絶縁する酸化シリコン（Ｓｉｎ、
）からなるフィールド絶縁膜２が存在する。このフィー
ルド絶縁膜２によって区切られた矩形の顕職に、Ｎ型の
ソース・トレイン層３があり、またソース・トレイン層
の間には、ポリシリコンからなるフローティングゲート
５とコントロールゲート６が存在し、両ゲートの周囲に
は、酸化シリコン膜７が形成されである。リンシリケー
トガラス膜（ＰＳＧ膜）からなる第１パツシベーシヨン
膜は活性領域を保咥し、トレイン層３上では、アルミニ
ウム配線９がオーミックコンタクトを取っている。１１
は、本発明の要点であるＰ−８ｉＮ＠から成るファイ、
ナルパッジベージ曹ン膜テする。
モリ半導体装置のメモリセルを示す平面図である。第２
図は、そのメモリセルの素子部の断面図である。Ｐ型の
シリコン基板１上には、絶縁ゲート型電界効果トランジ
スタ（ＦｇＴ）を分離絶縁する酸化シリコン（Ｓｉｎ、
）からなるフィールド絶縁膜２が存在する。このフィー
ルド絶縁膜２によって区切られた矩形の顕職に、Ｎ型の
ソース・トレイン層３があり、またソース・トレイン層
の間には、ポリシリコンからなるフローティングゲート
５とコントロールゲート６が存在し、両ゲートの周囲に
は、酸化シリコン膜７が形成されである。リンシリケー
トガラス膜（ＰＳＧ膜）からなる第１パツシベーシヨン
膜は活性領域を保咥し、トレイン層３上では、アルミニ
ウム配線９がオーミックコンタクトを取っている。１１
は、本発明の要点であるＰ−８ｉＮ＠から成るファイ、
ナルパッジベージ曹ン膜テする。
本構造においては、Ｐ−８ｉＮ膜１１が約１μｎ１程度
の膜厚を有しているため、前記の理由で、モールドクラ
ック、ポンディングクラックが充分抑えられる。Ｐ−８
ｉＮｌｌｉの吸収端波長も２６Ｑｎｍ〜３２ Ｑ ｎｍ
以内に制限し形成するための波長２６０ｎ１Ｔ１以上の
光が充分透過でき、フローティングゲート５上にチャー
ジしている電子を光電効果で励起し、データの消去を容
易に行なうことが出来る。また、吸収端波長も２６００
ｍ以上なので前述の地りＷｆ４ω性にも優れる。この素
子（ＩＣ）はプラスチックモールド型バックージに封入
されるＯ 第３図は、本発明の変形例である。この変形例において
は、ファイナルパッシベーション膜をＰ−８ｉＮＭＭ一
層にせず、Ｐ−８ｊＮｊ［１１以外にシリコン酸化膜（
Ｓｉへ膜）１２を形成し２ノ傭とする。これは、ファイ
ナルパッシベーション膜の膜厚をＰ−ＢＩＮ膜１１のみ
ならず、ＣＶＤ法によるシリコン酸化膜（ＳムＱ膜）１
２によって補った例である。この変形例においても、第
２図と同様に、耐湿性に優れており、また７０−ティン
グゲートにチャージしている電子を励起するに必要な紫
外線波長を透過させることが出来る。
の膜厚を有しているため、前記の理由で、モールドクラ
ック、ポンディングクラックが充分抑えられる。Ｐ−８
ｉＮｌｌｉの吸収端波長も２６Ｑｎｍ〜３２ Ｑ ｎｍ
以内に制限し形成するための波長２６０ｎ１Ｔ１以上の
光が充分透過でき、フローティングゲート５上にチャー
ジしている電子を光電効果で励起し、データの消去を容
易に行なうことが出来る。また、吸収端波長も２６００
ｍ以上なので前述の地りＷｆ４ω性にも優れる。この素
子（ＩＣ）はプラスチックモールド型バックージに封入
されるＯ 第３図は、本発明の変形例である。この変形例において
は、ファイナルパッシベーション膜をＰ−８ｉＮＭＭ一
層にせず、Ｐ−８ｊＮｊ［１１以外にシリコン酸化膜（
Ｓｉへ膜）１２を形成し２ノ傭とする。これは、ファイ
ナルパッシベーション膜の膜厚をＰ−ＢＩＮ膜１１のみ
ならず、ＣＶＤ法によるシリコン酸化膜（ＳムＱ膜）１
２によって補った例である。この変形例においても、第
２図と同様に、耐湿性に優れており、また７０−ティン
グゲートにチャージしている電子を励起するに必要な紫
外線波長を透過させることが出来る。
以下、本発明の製造方法を具体的に説明する。
（菓子形成工程）
まず、Ｐ−型単結晶シリコン基板１を用意する。
フィールド絶ｗｋ膜２を形成するために、酸化シリコン
膜（Ｓｉ（４膜、図示せず）と窒化シリコン膜（Ｓｉ、
Ｎ４膜、図示せず）の２層をシリコン基板ｌの表面圧選
択的に形成″１−る。そして、露出した基板表面を熱酸
化することによって、酸化シリコンから成るフィールド
絶縁膜２な形成する。フィールド絶縁膜形成後、形成の
ために使用した酸化シリコン膜と窒化シリコン膜を除去
し、ゲート絶縁層として勧（清浄な酸化シリコン層４を
形成する。さらにフローティングゲートのためのポリシ
リコン層５を前記酸化シリコン層上に選択的に形成し、
その表面を酸化したのち、フローティンググート上の酸
化シリコン族の上にコントロールゲートのためのポリシ
リコン層６を選択的に形成する。そして、コントロール
ゲート電極６０表面を電界集中をなくすために、薄く酸
化し、フローティングゲート５及び、コントロールゲー
ト６とフィールド絶縁膜２をマスクとして、ソース・ド
レイン拡散領域形成のための不純物をソース・ドレイン
領域に導入する。さらに、この導入した不純物を熱拡散
させて拡散領域３を形成する。さらに、層間絶縁膜とし
てのＰＥＧ膜８を、ソース・ドレイン領域のコンタクト
ホール９を考慮して選択的に形成する。そ１．て、前記
ＰＳＧ膜８上にアルミニウム配線１０を真空蒸膚法によ
って形成する。
膜（Ｓｉ（４膜、図示せず）と窒化シリコン膜（Ｓｉ、
Ｎ４膜、図示せず）の２層をシリコン基板ｌの表面圧選
択的に形成″１−る。そして、露出した基板表面を熱酸
化することによって、酸化シリコンから成るフィールド
絶縁膜２な形成する。フィールド絶縁膜形成後、形成の
ために使用した酸化シリコン膜と窒化シリコン膜を除去
し、ゲート絶縁層として勧（清浄な酸化シリコン層４を
形成する。さらにフローティングゲートのためのポリシ
リコン層５を前記酸化シリコン層上に選択的に形成し、
その表面を酸化したのち、フローティンググート上の酸
化シリコン族の上にコントロールゲートのためのポリシ
リコン層６を選択的に形成する。そして、コントロール
ゲート電極６０表面を電界集中をなくすために、薄く酸
化し、フローティングゲート５及び、コントロールゲー
ト６とフィールド絶縁膜２をマスクとして、ソース・ド
レイン拡散領域形成のための不純物をソース・ドレイン
領域に導入する。さらに、この導入した不純物を熱拡散
させて拡散領域３を形成する。さらに、層間絶縁膜とし
てのＰＥＧ膜８を、ソース・ドレイン領域のコンタクト
ホール９を考慮して選択的に形成する。そ１．て、前記
ＰＳＧ膜８上にアルミニウム配線１０を真空蒸膚法によ
って形成する。
このようにして、１ｇ２図にボされるような素子な形成
する。
する。
（保１１Ｊ１［：ファイナルパッシペーシ日ン膜形成工
程） 以上のようにして形成さｈた１、：ＰＲＯＭ型メモリ半
導体装置の素子を保護するために、紫外線透過性と耐湿
性を考慮した本発明のファイナルバッジベージ鰐ン膜を
形成する。
程） 以上のようにして形成さｈた１、：ＰＲＯＭ型メモリ半
導体装置の素子を保護するために、紫外線透過性と耐湿
性を考慮した本発明のファイナルバッジベージ鰐ン膜を
形成する。
前述のように紫外線透過性と耐湿性ケ考慮したＰ−８ｉ
Ｎ膜１２を形成する。この膜は、モールドクラ、ツク、
ボンディングクラックを防止するために膜厚を１μｍ程
度に形成する。しかし、形成する場合、紫外線透過性と
耐湿性を考慮するため、吸収端波長を２５ Ｑ ｎｍ〜
３２０ ｎｍの間に設定する。Ｐ −Ｓ ｉ ＮＭの吸
収端波長は、膜形成時のシフン（Ｓｉ′ＩＩ４’）とア
ンモニア（ＮＨｓ ）の比に比例している。
Ｎ膜１２を形成する。この膜は、モールドクラ、ツク、
ボンディングクラックを防止するために膜厚を１μｍ程
度に形成する。しかし、形成する場合、紫外線透過性と
耐湿性を考慮するため、吸収端波長を２５ Ｑ ｎｍ〜
３２０ ｎｍの間に設定する。Ｐ −Ｓ ｉ ＮＭの吸
収端波長は、膜形成時のシフン（Ｓｉ′ＩＩ４’）とア
ンモニア（ＮＨｓ ）の比に比例している。
従って、２６０ｎｍ〜３２０ｎｍの間に吸収端波長を決
定する場合それに応じた旧Ｉ４４／ＮＨ，比の雰囲気中
でＰ−８ｉＮ膜を形成してやる必要がある。形成された
Ｐ−８ｉＮｌｌは上記に説明した理由により、クローテ
インクゲート上にチャージした電子を励起可能な紫外線
を透過し、その一方で充分な耐湿性を′示す。
定する場合それに応じた旧Ｉ４４／ＮＨ，比の雰囲気中
でＰ−８ｉＮ膜を形成してやる必要がある。形成された
Ｐ−８ｉＮｌｌは上記に説明した理由により、クローテ
インクゲート上にチャージした電子を励起可能な紫外線
を透過し、その一方で充分な耐湿性を′示す。
本発明の変形例である第３図においては、Ｐ−８ｉＮ膜
１１を形成する前に、ＣＶＤ法（気相化学反応法）にて
シリコン酸化膜１２を形成し、その上に、紫外線透過可
能で耐湿性に富むＰ−ＢｉＮ膜を形成する。このシリコ
ン酸化膜１２の形成は、ファイナルパッシベーション膜
の厚みを確保′１−るためのものである。この場合も、
第２図の構造と同じ効果が得られる。
１１を形成する前に、ＣＶＤ法（気相化学反応法）にて
シリコン酸化膜１２を形成し、その上に、紫外線透過可
能で耐湿性に富むＰ−ＢｉＮ膜を形成する。このシリコ
ン酸化膜１２の形成は、ファイナルパッシベーション膜
の厚みを確保′１−るためのものである。この場合も、
第２図の構造と同じ効果が得られる。
（１） ファイナルパッシベーション膜の吸収端波長を
２６０ ｎｍ 〜３２０ ｎｍの間に設定し、フローテ
ィングゲートにチャージしている′−子を励起可能な紫
外線を透過可能にしているため、紫外線照射可能な状態
であれば、記憶の消去が容易かつ確実に行なうことが出
来る。
２６０ ｎｍ 〜３２０ ｎｍの間に設定し、フローテ
ィングゲートにチャージしている′−子を励起可能な紫
外線を透過可能にしているため、紫外線照射可能な状態
であれば、記憶の消去が容易かつ確実に行なうことが出
来る。
（２１ファイナルパッシベーション膜を、Ｐ−８ｉＮ膜
で形成しているため、素子に対する耐湿性が充分得られ
、ＥＰＲＯＭｆｉメモリ中導体メンズを従来のセラミッ
クパ、νケージによらずプラスチックレジンモールドパ
ッケージに組み込むことが出来る。
で形成しているため、素子に対する耐湿性が充分得られ
、ＥＰＲＯＭｆｉメモリ中導体メンズを従来のセラミッ
クパ、νケージによらずプラスチックレジンモールドパ
ッケージに組み込むことが出来る。
（３）上記１１Ｊ ’ｔ ｌ渇から、配憶消去媒体の紫
外線透過率、及び、耐湿性の良好な半導体装置を低コス
トで得ることが出来る＠ °以上、発明者によってなされた発明の実施例に基づき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。たとえば、本実施例に
おいては、Ｎチャンネル型半導体装置を用いたが、Ｐチ
ャンネル型あるいは相補型半導体装置でも同様な効果を
得ることが出来る。又、フローティングゲート５．コン
トロールゲート６は、高融点金属又はそのシリサイドで
形成されていても良く、眉間絶縁膜８は、酸化シリコン
膜でも本発明の効果を得ることが出来る。
外線透過率、及び、耐湿性の良好な半導体装置を低コス
トで得ることが出来る＠ °以上、発明者によってなされた発明の実施例に基づき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。たとえば、本実施例に
おいては、Ｎチャンネル型半導体装置を用いたが、Ｐチ
ャンネル型あるいは相補型半導体装置でも同様な効果を
得ることが出来る。又、フローティングゲート５．コン
トロールゲート６は、高融点金属又はそのシリサイドで
形成されていても良く、眉間絶縁膜８は、酸化シリコン
膜でも本発明の効果を得ることが出来る。
又、第３図の変形例は、第２図と同じ効果を得ることが
出来る。
出来る。
第１図は、本発明に従う不揮発性メモリ半導体装置を示
す平面図、 第２図は、第１図のＡ−Ａ線に沿った断面図、第３図は
、本発明の他の実施例を示す半導体装置の断面図を示す
−１ １・・・Ｐ−型半導体基板、２・・・フィールド絶縁膜
、３・・・Ｎ＋型半導体領域、４・・・フィールド絶縁
膜、５・・・フローティングケント、６・・コントロー
ルケント、７・・シリコン酸化ｉ （Ｓｔ（↓）、８・
・・層間４１Ｊ［，９・・・コンタクトホール、］ｏ・
・・アルミニウム配線、１１・・・プラズマ・ナイトラ
イドＭ（Ｐ−８ｊ Ｎ１ｇ） カラＦｉｌルファイナル
パノンベーション膜、１２・・シリコン酸化膜（Ｓｉ（
Ｊ２膜）。
す平面図、 第２図は、第１図のＡ−Ａ線に沿った断面図、第３図は
、本発明の他の実施例を示す半導体装置の断面図を示す
−１ １・・・Ｐ−型半導体基板、２・・・フィールド絶縁膜
、３・・・Ｎ＋型半導体領域、４・・・フィールド絶縁
膜、５・・・フローティングケント、６・・コントロー
ルケント、７・・シリコン酸化ｉ （Ｓｔ（↓）、８・
・・層間４１Ｊ［，９・・・コンタクトホール、］ｏ・
・・アルミニウム配線、１１・・・プラズマ・ナイトラ
イドＭ（Ｐ−８ｊ Ｎ１ｇ） カラＦｉｌルファイナル
パノンベーション膜、１２・・シリコン酸化膜（Ｓｉ（
Ｊ２膜）。
Claims (1)
- １９ 紫外線消去を特徴とする不揮発性メモリ半導体装
置において、前記半導体装置の素子保膜膜にプラズマ窒
化シリコン膜を使用しかつ、その膜の吸収端波長を２５
Ｑ ｎｍ〜３２０ ｎｍに設定してなることを特徴と
する不揮発生半導体メモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58127710A JPS6021531A (ja) | 1983-07-15 | 1983-07-15 | 不揮発性半導体メモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58127710A JPS6021531A (ja) | 1983-07-15 | 1983-07-15 | 不揮発性半導体メモリ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6021531A true JPS6021531A (ja) | 1985-02-02 |
Family
ID=14966791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58127710A Pending JPS6021531A (ja) | 1983-07-15 | 1983-07-15 | 不揮発性半導体メモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6021531A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63228627A (ja) * | 1987-03-04 | 1988-09-22 | アドバンスト・マイクロ・ディバイシズ・インコーポレーテッド | 集積回路構造を製造するための方法 |
| JPH03129734A (ja) * | 1989-07-14 | 1991-06-03 | Toshiba Corp | 紫外線消去型不揮発性半導体記憶装置 |
| US5483097A (en) * | 1992-01-14 | 1996-01-09 | Nippondenso Co., Ltd. | Device protecting layer |
| EP1313138A2 (en) * | 2001-11-19 | 2003-05-21 | Saifun Semiconductors Ltd. | Protective layer in memory device and method therefore |
| CN109887839A (zh) * | 2019-03-01 | 2019-06-14 | 上海华力微电子有限公司 | 一种改善闪存器件数据保存能力的方法 |
-
1983
- 1983-07-15 JP JP58127710A patent/JPS6021531A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63228627A (ja) * | 1987-03-04 | 1988-09-22 | アドバンスト・マイクロ・ディバイシズ・インコーポレーテッド | 集積回路構造を製造するための方法 |
| JPH03129734A (ja) * | 1989-07-14 | 1991-06-03 | Toshiba Corp | 紫外線消去型不揮発性半導体記憶装置 |
| US5483097A (en) * | 1992-01-14 | 1996-01-09 | Nippondenso Co., Ltd. | Device protecting layer |
| EP1313138A2 (en) * | 2001-11-19 | 2003-05-21 | Saifun Semiconductors Ltd. | Protective layer in memory device and method therefore |
| EP1313138A3 (en) * | 2001-11-19 | 2007-12-05 | Saifun Semiconductors Ltd. | Protective layer in memory device and method therefore |
| CN109887839A (zh) * | 2019-03-01 | 2019-06-14 | 上海华力微电子有限公司 | 一种改善闪存器件数据保存能力的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2764043B2 (ja) | 紫外線透過窒化シリコン | |
| US7795087B2 (en) | Ultra-violet protected tamper resistant embedded EEPROM | |
| TW200418148A (en) | UV-blocking layer for reducing UV-induced charging of SONOS dual-bit flash memory devices in BEOL processing | |
| TW200409237A (en) | Method for fabricating semiconductor devices | |
| JPS60198847A (ja) | 半導体装置およびその製造方法 | |
| TW291598B (en) | Manufacturing method for semiconductor device | |
| JP3432997B2 (ja) | 半導体装置に使用する絶縁膜 | |
| JPS6021531A (ja) | 不揮発性半導体メモリ | |
| JPS60223165A (ja) | 半導体装置の製造方法 | |
| US20040051135A1 (en) | Method for forming a protective buffer layer for high temperature oxide processing | |
| JPH0661498A (ja) | 不揮発性半導体記憶装置 | |
| JP3402058B2 (ja) | 不揮発性半導体記憶装置 | |
| JPH03179778A (ja) | 薄膜半導体形成用絶縁基板 | |
| JPH02263474A (ja) | 絶縁ゲイト型電界効果トランジスタ | |
| JPS61168944A (ja) | 半導体装置及びその製造方法 | |
| JPS6197866A (ja) | Ｍｏｓ型半導体記憶装置 | |
| JPS6255696B2 (ja) | ||
| JPH06268229A (ja) | 半導体装置 | |
| JPS6195534A (ja) | 半導体記憶装置 | |
| JP2572649B2 (ja) | 半導体装置の製造方法 | |
| JP2515043B2 (ja) | 紫外線消去型不揮発性半導体記憶装置 | |
| JP2941818B2 (ja) | 半導体素子の製法 | |
| JPH022684A (ja) | 不揮発性半導体記憶装置 | |
| JP2001110800A (ja) | 半導体装置及びその製造方法 | |
| JP2003218245A (ja) | 不揮発性半導体メモリ装置の製造方法 |