JPS63228627A - 集積回路構造を製造するための方法 - Google Patents

集積回路構造を製造するための方法

Info

Publication number
JPS63228627A
JPS63228627A JP63050574A JP5057488A JPS63228627A JP S63228627 A JPS63228627 A JP S63228627A JP 63050574 A JP63050574 A JP 63050574A JP 5057488 A JP5057488 A JP 5057488A JP S63228627 A JPS63228627 A JP S63228627A
Authority
JP
Japan
Prior art keywords
silicon nitride
layer
compressive stress
metal layer
nitride layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63050574A
Other languages
English (en)
Other versions
JP2784485B2 (ja
Inventor
バート・エル・アレン
ピーター・エス・グヴォッヂ
トーマス・アール・バウアズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JPS63228627A publication Critical patent/JPS63228627A/ja
Application granted granted Critical
Publication of JP2784485B2 publication Critical patent/JP2784485B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/18—Circuits for erasing optically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Non-Volatile Memory (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の背景コ 発明の分野 この発明は集積回路構造に関するものである。
より特定的には、この発明は下敷金属層に空隙が形成さ
れることを軽減したりまたはなくすために、ＥＰＲＯＭ
型を含む集積回路構造の改良されたパッシベーションに
関するものである。
［関連技術の説明］ 集積回路デバイスの構造において、従来、誘電体材料の
上部すなわち「パッシベーションｊ層は集積回路構造を
含む下敷層の上に設けられる。絶縁層として働く上に、
この層は腐食や短絡を引き起こして構造に損失を与えた
りまたは構造を破壊したりする湿気およびイオン汚染か
ら下にある構造を守るように働く。
パッシベーション材料はさらに湿気および他の汚染に対
して比較的強くあるべきである。窒化珪素（主にＳＬ、
Ｎ４）は集積回路構造のためにパッシベーションまたは
カプセル封じ層を形成するための満足できる絶縁材料と
して既知であるが、これによって湿気およびイオン汚染
からの素晴らしい保護が提供される。
パッシベーション材料として窒化珪素を利用することは
様々な出版物および特許において論じられ、たとえば１
９７８年１月の電気化学協会の固体科学および技術雑誌
（Ｊ、Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ　　Ｓｏｃ、、
　　　５ｏｌｉｄ−８ｔａｔｅ　　５ｃｅＬｎｃｅ　　
ａｎｄ　　Ｔｅｃｈｎｏｌｏｇｙ）の第１２５巻第１号
の９９頁ないし１０１頁のＭ、Ｊ、ランド（Ｒａｎｄ）
等の「プラズマ窒化珪素生成のための制御テストとして
の光吸収（Ｏｐｔｉｃａｌ　　Ａｂｓｏｒｐｔｉｏｎ　
　ａｓ　　ａ　　Ｃｏｎｔｒｏｌ　　Ｔｅ５ｔ　　ｆｏ
ｒ　　Ｐｌａｓｍａ　　５ｉｌｉｃｏｎ　　Ｎ１ｔｒｉ
ｄｅＤｅｐｏｓｔｔｉｏｎ）Ｊや、１９７８年４月の電
気化学協会の固体科学および技術雑誌の第１２５巻第４
号の６０１頁ないし６０８頁のＡ、Ｋ。
シンハ（Ｓｉｎｈａ）等のｒＭＯ３−ＬＳＩパッシベー
ションのための反応性プラズマ生成されたＳｉＮ膜（Ｒ
ｅａｃｔｉｖｅ　　Ｐｌａｓｍａ　　Ｄｅｐｏｓｉｔｅ
ｄ　　ＳｉＮ　　Ｆｉｌｍｓ　　ｆｏｒＭＯＳ−ＬＳＩ
　　Ｐａ５ｓｉｖａｔｉｏｎ）Ｊや、１９８２年８月の
電気化学協会の固体科学および技術雑誌の第１２９巻第
８号の１７７３頁ないし１７７８頁のＧｌＭ、サミュエ
ルソン（Ｓａｍｕｅｌｓｏｎ）等の「混合率とのＰＥＣ
ＶＤ５ｉＮの物理的特性と電気的特性との間の相互関係
（Ｔｈｅ　　Ｃｏｒｒｅｌａｔｉｏｎｓ　　Ｂｅｔｗｅ
ｅｎ　　Ｐｈｙｓｉｃａｌ　　ａｎｄ　　Ｅｌｅｃｔｒ
ｉｃａｌ　　Ｐｒｏｐｅｒｔｉｅｓ　　ｏｆ　　ＰＥＣ
ＶＤ　　ＳｉＮ　　ｗｉｔｈ　　Ｔｈｅｉｒ　　Ｃ。
ｍｐｏｓｉｔｉｏｎ　　Ｒａｔｉｏｓ）Ｊや、１９８３
年の窒化珪素の薄い絶縁膜についてのシンポジウムのＥ
Ｃ８会報（ＥＣＳ　　Ｐｒｏｃｅｅｄｉｎｇｓ　　ｏｆ
　　ｔｈｅ　　Ｓｙｍｐｏｓｉｕｍ　　。
ｎ　　５ｉｌｉｃｏｎ　　Ｎ１ｔｒｉｄｅ　　Ｔｈｉｎ
Ｉｎｓｕｌａｔｉｎｇ　　Ｆｉｌｍｓ）の１６７頁ない
し１７６頁のＴ、　　Ｅ、ネイジー（Ｎａｇｙ）等の［
プラズマ生成された窒化珪素膜の物理的および電気的特
性（Ｐｈｙｓｉｃａｌ　　ａｎｄ　　Ｅｌｅｃｔｒｉｃ
ａｌ　　Ｐｒｏｐｅｒｔｉｅｓ　　。
ｆ　　Ｐｌａｓｍａ　　Ｄｅｐｏｓｉｔｅｄ　　５ｉｌ
ｉｃｏｎ　　Ｎ１ｔｒｉｄｅ　　Ｆｉｌｍｓ）Ｊや、イ
ングル（Ｅｎｇｌｅ）の米国特許第４，２２３゜０４８
号、タカサキ（Ｔａｋａ　ｓ　ａｋ　ｉ）の米国特許第
４，４０６，０５３号、ハラーリ（Ｈａｒａｒｔ）の米
国特許第４，４４８，４００号や、チューリ（Ｔｕｒｉ
）等の米国特許第４，５１６゜３１３号などに論じられ
ている。
電荷が半永久的にストアされてもよいが所望されれば消
去される、消去可能プログラマブルリードオンリメモリ
（ＥＰＲＯＭＳ）として周知である不揮発性リードオン
リメモリ（ＲＯＭ）集積回路の構造は様々な出版物およ
び特許において記述されており、たとえば１９７４年の
ソリッド　ステート　エレクトロニクス（Ｓｏｌｉｄ−
３ｔａｔｅ　　Ｅｌｅｃｔｒｏｎｉｃｓ）の第１７巻５
１７頁ないし５２９頁のり、フローマン・ベンチコラス
キー（Ｆｒｏｈｍａｎ−Ｂｅｎｔｃｈｋｏｗｓｋｙ）の
ｒＦＡＭＯ８−新生導体電荷記憶デバイス（Ａ　　Ｎｅ
ｗ　　ＳｅｍｉｃｏｎｄｕｃｔｏｒＣｈａｒｇｅ　　Ｓ
ｔｏｒａｇｅ　　Ｄｉｖｅｃｅ）」や、１９８０年９月
のエレクトロン　デバイスにおけるＩＥＥＥ　　会報（
ＩＥＥＥ　　Ｔｒａｎｓａｃｔｉｏｎｓ　　ｏｎ　　Ｅ
ｌｅｃｔｒｏｎ　　Ｄｅｖｌｃｅｓ）の第ＥＤ−２７巻
、第９号の１７４４頁ないし１７５２頁のカーツネルソ
ン（Ｋａｔｚｎｅｌｓｏｎ）等のｒＦＡＭＯ８ＥＰＲＯ
Ｍ素子のための消去モデル（Ａｎ　　Ｅｒａｓｅ　　Ｍ
ｏｄｅｌ　　ｆｏｒ　　ＦＡＭＯ８ＥＰＲＯＭ）Ｊ、お
よびデュ（Ｄｕ）等の米国特許第４，３９３゜４７９号
などがある。
そのようなデバイスはＭＯ８型デバイスのフローティン
グゲート上に電荷をストアするが、カプセル封じまたは
パッシベーション層を通ってフローティングゲート上の
電荷に達する紫外線光にそのデバイスをさらすことによ
って（デバイスを消去するために）その電荷は除去され
てもよい。
しかしながら、不幸にも、従来の窒化珪素パッシベーシ
ョンまたはカプセル封じ層は別の方法ではそのような構
造内に用いられてもよいかもしれないが、比較的紫外線
を通さず、かつそのような波長で十分な量のエネルギを
フローティングゲート上の電荷に与えることができない
。
こうして、湿気が浸透したりイオンで汚染されることを
防ぐために集積回路構造をカプセル封じするためには窒
化珪素パッシベーション層の優れた特性が公知であるに
もかかわらず、先行技術では酸化珪素（ＳｉＯ２）およ
びオキシ窒化珪素材料等のそれほど満足のいくものでな
い他のカプセル封じ材料を従来では利用してきている。
これはそれらの材料が赤外線波長の十分な電磁輻射の伝
送を可能にし、フローティングゲート上の電荷の除去、
すなわちデバイスの消去を可能にする。
そのような代替のパッシベーション層を用いることは、
１９８４年４月３日から５日のラスベガスでの国際信頼
性物理学シンポジウムのＩ　ＥＥＥ第２第２口 Ａｎｎｕａｌ　　Ｐｒｏｃｅｅｄｉｎｇｓ　　ｏｆｔｈ
ｅ　　Ｉｎｔｅｒｎａｔｉｏｎａｌ　　Ｒｅ１ｉａｂｉ
ｌｉｔｙ　　Ｐｈｙｓｉｃｓ　　Ｓｙｍｐｏｓｉｕｍ）
の２１８頁ないし２２２頁のに．７レクサンダー（Ａｌ
ｅｘａｎｄｅｒ）等の「プラスチックカプセル封じされ
たＥＰＲＯＭデバイスのための湿気に対する抵抗力を有
する紫外線伝送パッシベーション（Ｍｏｉｓｔｕｒｅ　
　Ｒｅ５ｉｓｔｉｖｅ，　　　Ｕ．Ｖ．Ｔｒａｎｓｍｉ
ｓｓｉｖｅＰａｓｓｉｖａｔｉｏｎ　　　ｆｏｒ　　　
Ｐｌａｓｔｉｃ　　　Ｅｎｃａｐｓｕｌａｔｅｄ　　　
ＥＰＲＯＭ　　Ｄｅｖｉｃｅｓ）Ｊや、ＦＲＯＭのため
にオキシ窒化珪素膜を用いることを論じているタカサキ
（Ｔａｋａｓａｋｉ）等の米国特許第４，５３２，０２
２号や、ＥＰＲＯＭデバイスのフローティングゲート上
で５ｉ０２を用いることを記載しているフローマンφベ
ンチコウスキーの米国特許第３。
６６０、８１９号といった出版物および特許に論じられ
ている。
しかしながら、窒化珪素の優れたカプセル封じ特性を提
供しながらかつ、所要の消去特性を与えるためにそこを
通して十分な紫外線輻射を送る、特定的に形成された窒
化珪素パッシベーション層を用いてＥＰＲＯＭ構造を構
成することが可能であるということが最近発見された。
そのような窒化珪素の紫外線を通す層を形成する方法は
本発明の譲受人に譲渡され、本発明の発明者の一人が共
同発明者とされているフォローヒ（Ｆｏｒｏｕｈｉ）等
の米国特許第４，６１８，５４１号に記載されている。
そのような紫外線を通す窒化珪素パッシベーション層が
その上にある消去可能プログラマブルリードオンリメモ
リ集積回路素子が、この発明の譲受人に譲渡され、かつ
またこの発明の発明者の一人が共同発明者として名前が
挙げられている、同時係属中の（しかし許可された）米
国特許出願連続番号節６９７，３６４号の明細書本文お
よび特許請求の範囲に記載されている。
そのような紫外線を通過させる窒化珪素のパッシベーシ
ョン層が集積回路デバイスをカプセル封じしかつ紫外線
で消去することを可能にすることを満足に行なうという
ことが発見されている一方で、そのような窒化珪素パッ
シベーション層は過度に圧縮力のある応力モードで形成
されることがあり、これによって窒化珪素パッシベーシ
ョン層の下に消去可能なゲート構造を形成する際に用い
られる下敷金属層たとえばアルミニウム層において不所
望な空隙を形成する結果となり得る。そのような空隙が
作られると、応力をかけられた金属層内に金属原子が移
動する結果になるとされている。
窒化珪素層が紫外線エネルギを通さない従来の集積回路
構造の上にある窒化珪素パッシベーション層によって明
らかに引き起こされるアルミニウム内の空隙の形成は、
１９８５年の国際信頼性物理学シンポジウムのＩ　ＥＥ
Ｅ２３回目の年間予稿集の１２６頁ないし１３７頁のｒ
ＩＣ処理の間のアルミニウム相互接続における応力によ
り引き起こされた空隙（Ｓｔｒｅｓｓ　　Ｉｎｄｕｃｅ
ｄＶｏｉｄｓ　　ｉｎ　　Ａｌｕｍｉｎｕｍ　　Ｉｎｔ
ｅｒｃｏｎｎｅｃｔｓ　　Ｄｕｒｉｎｇ　　ＩＣＰｒｏ
ｃｅｓｓｉｎｇ）ＪにおいてＪ、Ｔ、ニー（Ｙｕｅ）等
によつて以前に論じられた。
この記事で指摘されたように、金属配線におけるそのよ
うな空隙の形成によって集積化回路構造に欠陥が生じ得
る。それゆえ、湿気やイオン汚染の貫通から所望の程度
の保護を提供するだけでなく、同様に構造の下敷金属配
線において空隙を形成することを防止する集積回路構造
を構成することが重要である。
［発明の概要］ それゆえ、この発明の目的は湿気とイオン汚染からデバ
イスを守るためにその上に窒化珪素パッシベーション層
を有し、下敷金属層における空隙の形成が最小限になる
かまたは実質的になくされる、集積回路構造を形成する
ためのシステムを提供することである。
この発明の他の目的は窒化珪素パッシベーション層がま
た紫外線光を通し、窒化珪素層を形成する際に利用され
るシランおよびアンモニアガスフロー、圧力、電力およ
びプラズマ生成りアクタのデユーティサイクルなどを含
む反応バラミータを制御して放射線を通過させる窒化珪
素層で形成される圧縮応力の量を制御することによって
、下敷金属層における空隙の形成が、最少にされるかま
たは実質的になくされる、消去可能プログラマブルリー
ドオンリメモリデバイス（ＥＰＲＯＭ）を含むデバイス
を湿気およびイオン汚染から保護するための窒化珪素パ
ッシベーション層を有する集積回路構造を形成するため
のシステムを提供することである。
この発明のさらに別な目的は窒化珪素パッシベーション
層がまた紫外線光を通し、金属層における空隙の形成を
減じるかまたはなくすであろう態様で結晶粒組織を変え
るように下敷アルミニウム層を処理することによって下
敷金属層における空隙形成が最少にされるかまたは実質
的になくされる、消去可能プログラマブルリードオンリ
メモリデバイス（ＥＰＲＯＭ）を含むデバイスを湿気お
よびイオン汚染から保護するための窒化珪素パッシベー
ション層を有する集積回路構造を形成するためのシステ
ムを提供することである。
この発明のさらにまた別の目的は窒化珪素パッシベーシ
ョン層がまた紫外線光を通し、その窒化珪素パッシベー
ション層から前記下敷金属層への圧縮応力の伝導を軽減
するであろう材料からなる中間層を提供することによっ
て応力により引き起こされる下敷金属層における空隙の
形成が最少にされるかまたは実質的に取り除かれる、消
去可能プログラマブルリードオンリメモリデバイス（Ｅ
ＰＲＯＭ）を含むデバイスを湿気およびイオン汚染から
保護するための窒化珪素パッシベーション層を有する集
積回路構造を形成するためのシステムを提供することで
ある。
この発明のこれらおよび他の目的は以下の詳細な説明お
よび添付の図面からより明らかとなるであろう。
［発明の詳細な説明ゴ この発明は窒化珪素カプセル封じ層から金属層へ伝導さ
れる圧縮応力による金属原子の移動によって明らかに引
き起こされる、下敷金属層における空隙形成の有害な影
響が軽減されるがまたは実質的になくされる、集積回路
構造をカプセル対じするための改良されたシステムを提
供する。
好ましい実施例では、この発明は特に、窒化珪素層から
金属層に伝導される圧縮応力によって引き起こされる下
敷金属層における空隙の有害な形成が軽減されるかまた
は実質的に取り除かれる、実質的に紫外線を通す窒化珪
素材料のパッシベーション層を有する消去可能プログラ
マブルリードオンリメモリ集積回路デバイスの形成に向
けられている。
この発明のシステムは実際に３つの局面を含む。
すなわち、１）粒子の大きさを変えるための金属層のイ
オン注入によって窒化珪素層から金属層への圧縮応力の
伝導の影響を減じるための金属層の処理と、２）中間層
の圧縮／引張応力が窒化珪素層における圧縮応力を補償
するように調整されてもよい、好ましくは紫外線光を通
す材料からなる中間層を設けることと、３）これもまた
好ましくは紫外線を通す窒化珪素パッシベーション層に
おいて形成される圧縮応力の量を制御することである。
この発明の実施において好ましくは３つすべてのステッ
プを含む一方で、もし金属層における空隙の形成をなく
すために所望されるに十分な応力軽減を達成するのに３
つのステップすべてが必要とされるわけではないのなら
、それらのステップのうちの１つを省くこともまたこの
発明の範囲内にある。金属層における空隙を形成するこ
とをなくすためにいくつかの場合においてステップ１と
２か、ステップｌと３か、またはステップ２と３という
のが実施されてもよい。
しかしながら、３つすべての処理ステップが用いられか
または単に２つのステップだけが用いられるかどうかに
ついては処理ステップの好ましい階層があるということ
に気付くべきである。以下により詳細に論じられるであ
ろうが、これは窒化珪素層の湿気およびイオン汚染に対
する抵抗はこれが窒化珪素層を他の絶縁層よりも優れた
ものにしている主な特性の１つであるゆえに保存される
゛べきであるということがこの発明の実施にあたって本
質的なものであるからである。
それゆえ、金属層内に空隙を形成することをなくすため
の金属層の処理や中間層の形成は、階層の見地から窒化
珪素層上の圧縮応力を下げる前にとるべき好ましいステ
ップであろう。なぜなら、窒化珪素層上の高い圧縮応力
はその層の湿気およびイオン貫通に対する抵抗に寄与し
ているからである。さらに、窒化珪素層の紫外線光透過
性が必要とされる、ＥＥ’ＲＯＭデバイスのためのカプ
セル対しとして窒化珪素層が利用されるとき、窒化珪素
層の圧縮応力を減じることによって紫外線光透過性の損
失を招く過度の珪素を結果として生じ得る。
窒化珪素パッシベーション層下の金属層はそこに大きな
空隙を形成することを減じるような態様で粒子構造を変
えるためのイオン注入によって処理されてもよい。金属
構造上のイオン注入の正確な効果については１つ以上の
説明がある一方で、イオン注入が表面を圧縮して圧縮応
力を与えるように働くか、またはより小さな粒子を提供
するために金属表面上の結晶を実際に乱雑に混ぜること
によって金属層の結晶塵を変えてもよく、ここでは少な
くとも空隙形成の１つの原因であると考えられている金
属層内の金属原子移動の程度を減じるということが考慮
されている。
そのように処理された金属表面に伝導される圧縮応力は
こうして処理される金属の表面上またはその近接部分に
空隙を形成することがないか、また金属の粒子が小さい
ため小さな空隙となるであろう。
この発明に従えば、金属層は金属層上にいかなる悪影響
も及ぼさないアルゴンのような非反応性要素のイオンで
イオン注入されてもよい。金属表面にイオン注入される
かもしれない他の元素には砒素や硼素、クリプトンやネ
オンまたはシリコンなどが含まれる。少なくとも成る場
合において、処理されている金属と同じ金属のイオンが
用いられることもあり、たとえばアルミニウム表面をア
ルミニウムイオンで注入するといった具合である。
イオンは約４０ないし２００ｋＥＶのエネルギレベルで
、アルゴンイオンが注入される場合は好ましくは約７０
ない１５０ｋＥＶで金属層に注入され、これによって約
１５０ないし２５００Å。
７０ないし１５０ｋＥＶエネルギレベル範囲で達成され
る場合は好ましくは約３００ないし１２００Ａの深さを
形成する。投与量範囲は約１ｃｍ２あたり１０１５ない
し１０１６個の原子であるが、アルゴンが注入される場
合は好ましくは約５×１（）ＩＮである。注入中の温度
は所望の投与時間に従って変化するが、たとえば−１０
度から３００度の範囲にあり、典型的には約１００度で
ある。
多くの場合、イオン注入される金属層はアルミニウム金
属を含む一方で、「金属層」という言葉は純粋なアルミ
ニウムばかりでなく２０重量％までのアルミニウムベー
スの合金が１個以上の他の合金金属を含むかもしれない
、アルミニウムベースの合金も含むことが意図されてい
ることが認められるであろう。金属層はまたたとえばタ
ンタルおよび／またはタングステンのような他の金属層
を含んでもよい。
この発明の別の局面に従えば、窒化珪素層によって金属
層に伝えられた圧縮応力を別の材料の中間層を介在する
ことによってゆるめてもよく、好ましい実施例では、こ
の中間層は層を形成する間に調整された、制御された圧
縮／引張応力をそこに有し、下敷金属層に空隙を形成す
ることを抑制するためにそこで窒化珪素層の圧縮応力を
十分に補償する。
この中間層はＥＰＲＯＭデバイス構造内で用いられると
き、ＦＲＯＭデバイスの消去能力に干渉しないように紫
外線波長を通す材料を含むであろう。しかしながら、こ
の発明はＥＰＲＯＭデバイスの構造のみに応用が限定さ
れているわけではなく、有害な圧縮応力が従来の紫外線
を遠さないパッシベーション層を含む窒化珪素層から下
敷金属層に伝導されて、金属層内に空隙を形成する結果
となるところならどこにでも一利用されてもよいことが
注目されるべきである。
中間層ではない窒化珪素はカプセル封じ層として働くの
で、中間層が湿気およびイオン汚染を完全に通さないこ
とが必ずしも必要ではないが、それはまた絶縁層として
も機能すべきである。この中間層の形成において利用さ
れてもよい材料はオキシ窒化珪素および酸化珪素を含む
。集積回路構造が同じ装置で与えられるオキシ窒化珪素
層および窒化珪素層の両方を有するかもしれないのでオ
キシ窒化珪素は形成が簡単なことと、オキシ窒化珪素層
で形成される圧縮／引張応力の量を制御する能力が既知
であることから中間層を形成するにあたって使用するの
に好ましい材料である。
中間層の厚さは上にある窒化珪素層の圧縮応力のために
所望の勾配または応力補償を提供するのに十分であるべ
きである。約０．２ないし３ミクロン、好ましくは約０
．５ないし１．５ミクロンの厚みが良い。
オキシ窒化珪素が中間層を構成するとき、層の中に含ま
れる圧縮／引張応力の量は相互参照がここで行なわれ、
グラフが第２図で示されている１９８５年１２月のＡＳ
Ｍアメリカ二二一スレター（Ａｍｅｒｉｃａ　　Ｎｅｗ
ｓｌｅｔｔｅｒ）の第１巻第１号に示されているバラミ
ータに従って層の形成の間圧力を調整することによって
調整されてもよい。そのグラフではより強い圧力、すな
わち約１，５トールより大きな圧力を用いると応力が張
力応力モードにシフトすることがわかる。この発明に従
えば、使用される圧力の量および中間層において形成さ
れる圧縮または張力のいずれかの応力の結果として生じ
る量は引き続き形成される窒化珪素層に形成される圧縮
応力の量によって、実験上幾分かは決定され、その結果
、通常依然として圧縮側にあるが、下敷金属層に空隙を
形成するには不十分であろう圧縮／引張応力を有する合
成層が生じるであろう。
オキシ窒化珪素で生成される圧縮応力の量はまたプラズ
マ生成りアクタにおいてたとえば通常の１５００ワツト
からＲＦ電力を低下させるかまたは低電力で動作するよ
うに見せるＲＦ電力のデユーティサイクルを低下させる
といったふうに反応工程において他のパラミータを調整
することによってもまた低下させられてもよい。使用さ
れるＮＯ２の量がまたオキシ窒化珪素層の圧縮応力を下
げるために増加されてもよい。結果として生じる圧縮応
力に影響をもっているかもしれず、かつ反応時間および
流量のような令達べられたものに相互関連している他の
周知の反応バラミータもまた同様に修正されてオキシ窒
化珪素層に所望の圧縮／引張応力を達成してもよい。
中間層の圧縮応力の下げられる程度に関して、中間層に
おける圧縮／張力の応力はダイスのクラブキングを引き
起こすほど張力の応力を増加させることなしにできる限
り調整されるべきである。
これは再び実験上の決定となるであろうが、ダイスのク
ラッキングを引き起こさずに中間層に与えられる引張応
力の量は他の処理ステップ同様、特定のダイスのジオメ
トリに依存しているからである。しかしながら、当業者
なら仕上げられた製品において引張応力が中間層に与え
られすぎてダイスのクラブキングを引き起こしたかどう
かを簡単に決定することができるであろう。この点で引
き続き形成される窒化珪素層上の圧縮応力が減じられる
と、オキシ窒化珪素層の引張応力の量の調整をダイスの
クラブキングを防ぐためにさらに行なわなくてはならな
いということにさらに気付くべきである。
この発明のさらに別の局面では、窒化珪素層で形成され
る圧縮応力の量はまた窒化珪素層の形成の間圧力を調整
することによって、すなわち圧力を上げることによって
成る程度制御されてもよい。
しかじから、そのような調整によって圧縮応力をかけら
れた窒化珪素層から生じる問題が表面上鏝も解決されや
すそうであるが、窒化珪素のカプセル封じまたはパッシ
ベーション層を用いる（それによって引き起こされる問
題点を我慢しながらも）究極的な理由は、酸化珪素およ
びオキシ窒化珪素のような他の材料の層よりも優れた湿
気およびイオン汚染に対する抵抗を窒化珪素層がもって
いるためであることが指摘されなくてはならない。
金属層において応力をゆるめるための修正によって、Ｅ
ＰＯＲＭＳのためのカプセル封じ材として窒化珪素層を
適用するには特定的な問題をさらに引き起こすが、これ
は、紫外線の通過性を維持しくこれは圧縮応力の量に関
連しておりかつ前述のフォローヒ等の米国特許第４．６
１８．５４１号に先立ってそれ自信達成することが問題
であった）およびＥＰＲＯＭ構造が特に湿気に敏感であ
るので湿気貫通に対する抵抗力を維持することが必要だ
からである。
湿気およびイオン汚染に対するこの抵抗力は圧縮応力モ
ードで窒化珪素層を形成することによって達成される。
それゆえ、すべての圧縮応力が窒化珪素膜の形成の間よ
り高い圧力またはより低いＲＦ電力を与えることによっ
て反応バラミータを調整することによっておそらく緩和
されるかまたは除去され得るが、それによって窒化珪素
層の素晴らしい湿気およびイオン汚染に対する抵抗がな
くなってしまい、これは逆効果となるであろう。
こうして、この発明に従った窒化珪素層形成の間の圧力
増加量は、圧縮応力モードから結果として生じる窒化珪
素層をとるのに不十分である。すなわち、窒化珪素層上
に残っている圧縮応力は約２゜５Ｘ１０９ダイン／ｃｍ
２　より少なく、好ましくは５Ｘ１０９ダイン／ｃｍ２
より小さくあるべきである。
窒化珪素層がＥＰＲＯＭデバイスのためのカプセル封じ
として用いられるとき、残っている圧縮応力はたとえば
ヒユーレットバラカードのダイオ−ドアレイ光電分光光
度計モデル番号８４５０Ａによって測定されるような少
なくとも３％の反射率値が示される２５３７Ａの波長で
紫外線光の透過性を提供し、かつ好ましくはたとえばス
ペクトロニック紫外線光消去器を利用して０．０２ない
し０．０３ワット／ｃｍ２で１時間以内に二重の層の膜
（オキシ窒化珪素／窒化珪素）でＥＰＲＯＭの消去を可
能にするのに十分な紫外線光の透過性を提供することを
さらに特徴としてもよい。
さらに、層によって発生する圧縮応力に影響す°る窒化
珪素層の形成の間の反応パラミータの制御および調整は
、この発明に従って常に行なわれ、これはこの発明の他
の局面のいずれかまたは両方とを組合わせて、すなわち
金属表面の処理および中間層の形成のいずれかまたはそ
の両方を組合わせて窒化珪素層のすばらしい湿気および
イオン汚染抵抗特性を失わないようにされる。
さらに、先に論じられたように、処理ステップの階層は
窒化珪素層上の圧縮応力を低下させる前に最初の２つの
処理のうち１つまたは両方を利用することを好み、圧縮
応力の下で窒化珪素層を特徴とする優れた湿気およびイ
オン貫通抵抗が成る程度失われるという危険性を減じる
。それゆえ、窒化珪素層の圧縮応力を低下させる前に最
初の２つのステップの一方または他方が行なわれるべき
である。さらに、中間層の圧縮応力を減じることに関し
て、中間層上の圧縮／引張応力は前述されたようにダイ
スのクラブキングを生じるほどの引張応力を増加させる
ことなしにできる限り調整されるべきである。
窒化珪素層の圧縮応力の調整の量は、それゆえ層を通し
て湿気またはイオン汚染の貫通を測定可能なほど増加す
るほど多くあってはならない。こうして、窒化珪素層の
圧縮応力を減じる結果となる、たとえば窒化珪素層を形
成するために用いられるＰＥＣＶＤシステムの圧力を上
昇させるといった反応条件における変化は金属層の空隙
を十分に取り除く結果となるようにのみ行なわれるべき
で、そしてそのような方法の調節は少なくとも他のステ
ップの１つが行なわれた後でのみ行なわれ、窒化珪素層
における圧縮応力の過度の損失および湿気およびイオン
貫通抵抗の結果として生じる損失を避けるようにする。
この発明がＥＰＲＯＭデバイスのカプセル封じに関連し
て実施されるとき、窒化珪素層の圧縮応力を減じる量は
また窒化珪素層の透過性を妨げるほど多くてはならない
。
それゆえ、この発明の実施において、ステップ間に相互
関係が存在するであろうので、成る経験的決定を用いる
ことが必要とされることが認められる。しかしながら、
所望の最終結果、すわち窒化珪素層の圧縮応力の金属層
への伝導によって引き起こされる金属層における空隙を
取り除くことは顕微鏡を用いた技術によって簡単に最終
的な製品において決定される。こうして前述されたパラ
ミータおよび処理の階層順序を前提とすれば当業者はこ
の発明を実施することが可能となり、かつ金属層におけ
る空隙を所望なだけ取り除くことが達成できる。
この点で、この発明はＥＰＲＯＭ型集積回路構造の形成
と関連して実施されるとき、この発明は珪素と珪素の接
着を形成しないほどの珪素の量を用いることに特に関連
して、以前に述べられたフォルーヒ等の米国特許第４．
６１８，５４１号において明細書本文および特許請求の
範囲に記載された方法を組合わせて実施されることが意
図されているということに気付くべきである。たとえば
より高い圧力を用いて窒化珪素層の圧縮応力を減じるた
めに反応パラミータを変化させることによって、窒化珪
素層の湿気およびイオン汚染の抵抗において悪影響が及
ぼされる一方で、高圧力は結果として生じる窒化珪素層
の紫外線透過性に対しても悪影響を有し得る過度の珪素
を生じるかもしれない。
窒化珪素の透過性のある層の形成においては含まれるメ
ニズムのいずれの理論によっても束縛されることが意図
されていない一方で、高圧力および過度の珪素原子の双
方の影響は珪素と窒素の接着ではなく珪素と珪素の接着
の形成を促進すると考えられ、この珪素と珪素の接着は
従来の窒化珪素層が光を通さないことに起因すると考え
られる。
実際、オキシ窒化珪素層の透過性が増加する理由は、珪
素原子が他の珪素原子よりも好んで接着するであろう酸
素の存在によって珪素と珪素の接着の形成が妨害された
ためであるということがさらに仮定される。
さらにこの発明を例示するために、その上にパターン化
されたアルミニウム層を有する集積回路構造ではアルミ
ニウム表面に約７５０Ａの深さで約５Ｘ１０１５イオン
／ｃｍ２の注入をするために周囲温度で７０ｋＥＶのエ
ネルギレベルでアルゴン注入が行なわれた。
１．３５ミクロンの厚さのオキシ窒化珪素層は次に１５
００ワツトのＡＳＭミコン（Ｍｉｃｏｎ）■プラズマ生
成りアクタを含み、かつ３０ミリ秒のオンと３００ミリ
秒のオフのデユーティサイクルを利用してプラズマ強化
化学的気相成長（ＰＥＣＶＤ）装置において約１．３５
ミクロンの厚みのオキシ窒化珪素層が注入されたアルミ
ニウム層上に形成された。反応物は４００　　ＳＣＣＭ
シラン（ＳｉＨ＋）と３０００　　ＳＣＣＭ　ＭＨ，と
２０００　　ＳＣＣＭ　　Ｎ２０の混合物を含み、温度
３８０度および圧力１，６トールに維持された真空チャ
ンバ内で構造の上に流され、約２００Ａ／分の生成速度
を与えた。生成は６８分間にわたって行なわれ、ｌ０Ｎ
ＩＣ応力ゲージで測定された引張り応力５Ｘ１０８ダイ
ン／ｃｍ２を有するオキシ窒化珪素層を産出する。
２５３７Ａで紫外線放射を通す窒化珪素層が次にオキシ
窒化珪素層を形成するときに用いられたのと同じ型のプ
ラズマ強化化学的気相成長（ＰＥＣＶＤ）装置、すなわ
ち３０ミリ秒オンで３００ミリ秒オフのデユーティサイ
クルを用いる１５００ワツトのＡＳＭミコンＶプラズマ
生成りアクタを用いて窒化珪素層における圧縮応力を減
じるためにいくらか修正されたフローり等の米国特許第
４．６１８，５４１号の方法を用いてオキシ窒化珪素層
の上に形成された。３００ＳＣＣＭシランないし５３０
０ＳＣＣＭアンモニアのガスフローが約３３８度の温度
と約２．０トールの圧力で用いられた。ＰＥＣＶＤ生成
は約１０５分間行なわれれ、ｌ０ＮＩＣ応力ゲージで測
定された５Ｘ１０９ダイン／ｃｍ２の圧縮応力を有する
約１．３５ミクロンの厚さの窒化珪素層を形成した。
オキシ窒化珪素層および窒化珪素層を加えた後、集積回
路構造は顕微鏡で空隙がないか視覚的に検査された。何
も発見されなかった。構造は次に炉の中に置かれ４００
度にまで加熱されその温度で２０分間窒素雰囲気の中で
維持された。その構造は炉から取り除かれ再び顕微鏡で
検査された。再びいかなる空隙もなかった。この構造は
こうして仕上げられ、そしてオーブン内に置かれ２００
度にまで加熱されてこの温度のまま窒素雰囲気内で２０
時間保持された。構造はオーブンから取出され再び顕微
鏡によって空隙がないかどうか検査された。いかなる空
隙もアルミニウム部分に発見されなかった。
こうしてこの発明によって、窒化珪素層によってカプセ
ル封じされた集積回路構造を生成するためのシステムを
提供し、下敷金属層内に不所望の空隙を形成することを
防ぐために下敷金属層および隣接部分において十分応力
を取り除く一方で湿気およびイオン貫通に対するすばら
しい抵抗力を提供される。
【図面の簡単な説明】
第１図はこの発明の方法を例示するフローチャートであ
る。 第２図はオキシ窒化珪素層の形成において圧縮／引張応
力のりアクタ内の圧力の影響を示す。

Claims (1)

  1. 【特許請求の範囲】 （１）湿気およびイオン汚染による貫通に対してすばら
    しい抵抗力を有しかつ下敷金属層で実質的な空隙を有さ
    ない集積回路構造を製造するためのシステムであって、
    前記金属層内の空隙の形成を十分妨げるように窒化珪素
    のカプセル封じ層の圧縮応力によって引き起こされる応
    力を下敷金属層から緩和する応力を含む前記集積回路構
    造の一部を含む、システム。 （２）前記金属層の前記応力の緩和は前記金属層の表面
    近くの粒子構造を変化させるために前記金属層の金属表
    面をイオン注入するステップと、前記注入ステップと組
    合わせて前記金属層の空隙を形成しないような量で前記
    窒化珪素層における圧縮応力を減じながらも、一方で湿
    気およびイオン汚染による貫通に対しての抵抗力を与え
    るために前記窒化珪素層における十分な圧縮応力を維持
    するステップとによって達成される、請求項１記載のシ
    ステム。 （３）前記イオン注入ステップが約１５０ないし２５０
    ０Åの厚さに前記金属の表面にイオン注入することを含
    む、請求項２記載のシステム。 （４）前記イオン注入ステップが前記金属層の表面に約
    １０＾１＾５ないし１０＾１＾６イオン／ｃｍ＾２を注
    入することを含む、請求項３記載のシステム。 （５）前記イオン注入ステップが約４０ｋＥＶないし約
    ２００ｋＥＶのエネルギレベルで前記イオンを注入する
    ことを含む、請求項４記載のシステム。 （６）前記イオン注入ステップがアルゴン、砒素、硼素
    、ネオン、クリプトン、シリコンおよび衝撃を与えられ
    た（ｂｏｍｂａｒｄｅｄ）金属のイオンからなる種類か
    ら選択されたイオンを注入することをさらに含む、請求
    項５記載のシステム。 （７）前記イオン注入ステップが前記金属層の表面にア
    ルゴンイオンを注入することをさらに含む、請求項５記
    載のシステム。 （８）前記注入ステップと組合わせて前記窒化珪素層に
    空隙が形成されることを十分取り除く量で前記窒化珪素
    層の圧縮応力を減じる一方で、湿気およびイオン汚染に
    よる貫通に対して抵抗力を与えるために前記窒化珪素層
    で十分な圧縮応力を依然として維持する前記ステップが
    、２．５×１０＾９ダイン／ｃｍ＾２より少なくならな
    いところまで前記窒化珪素層の前記圧縮応力を低下させ
    ることを含む、請求項２記載のシステム。 （９）前記注入ステップと組合わせて前記窒化珪素層に
    空隙が形成されることを十分取り除く量で前記窒化珪素
    層の圧縮応力を減じる一方で、湿気およびイオン汚染に
    よる貫通に対して抵抗力を与えるために前記窒化珪素層
    で十分な圧縮応力を依然として維持する前記ステップが
    、結果として前記金属層に空隙を形成せずに湿気および
    イオン汚染による貫通に対する抵抗力を与えるために十
    分な圧縮応力を維持できるほど高い圧力をリアクタ内で
    維持する一方で、前記窒化珪素層を形成することを含む
    、請求項２記載のシステム。 （１０）前記集積回路構造がＥＰＲＯＭであって、前記
    注入ステップと組合わせて前記金属層で空隙が形成され
    ることを十分取り除く量で前記窒化珪素層の圧縮応力を
    減じる一方で、湿気およびイオン汚染による貫通に対し
    て抵抗力を与えるために前記窒化珪素層で十分な圧縮応
    力を依然として維持する前記ステップが、前記窒化珪素
    層を形成する一方で、前記金属層で空隙を形成すること
    なく湿気およびイオン汚染による貫通に対して抵抗力を
    与えるために十分な圧縮応力を維持しかつ０．０２ない
    し０．０３ワット／ｃｍ＾２の強度で１時間より少ない
    間前記ＥＰＲＯＭの消去を可能にする前記窒化珪素層の
    十分な紫外線透過性を維持するようにリアクタ内の圧力
    を高く維持するステップを含む、請求項９記載のシステ
    ム。 （１１）前記金属層の前記応力の緩和が前記金属層と前
    記窒化珪素をカプセル封じ層との間に中間層を形成する
    ステップと、前記注入ステップと組合わせて前記金属層
    で空隙が形成されることを十分取り除く量で前記窒化珪
    素層の圧縮応力を減じる一方で、湿気およびイオン汚染
    による貫通に対して抵抗力を与えるために前記窒化珪素
    層で十分な圧縮応力を依然として維持するステップとに
    よって達成される、請求項１記載のシステム。 （１２）前記中間層を形成する前記ステップは、前記窒
    化珪素層の前記圧縮応力を十分に補償し、前記下敷金属
    層に空隙を形成することなく湿気およびイオン汚染によ
    る貫通に対して前記抵抗力を維持する、引張／圧縮応力
    を有する絶縁層を形成することをさらに含む、請求項１
    １記載のシステム。 （１３）中間絶縁層を形成する前記ステップは、酸化珪
    素およびオキシ窒化珪素からなる種類から選択された中
    間の絶縁層を形成することをさらに含む、請求項１２記
    載のシステム。 （１４）中間の絶縁層を形成する前記ステップは、オキ
    シ窒化珪素から本質的になる中間の絶縁層を形成するこ
    とをさらに含む、請求項１２記載のシステム。 （１５）本質的にオキシ窒化珪素からなる前記中間の絶
    縁層を形成する前記ステップは、前記金属層上にシラン
    および１個以上の窒素の酸化物の混合物を化学的に気相
    成長させる一方で、前記下敷金属層に空隙を形成するこ
    とを防ぐためにその上に引き続き形成される窒化珪素層
    の前記圧縮応力を補償するほど十分高い圧力を維持する
    ことをさらに含む、請求項１４記載のシステム。 （１６）本質的にオキシ窒化珪素からなる前記中間絶縁
    層を形成する前記ステップは、前記金属層上にシランと
    １個以上の窒素の酸化物の混合物を化学的に気相成長さ
    せる一方で、前記下敷金属層内の空隙を形成することを
    防ぐためにその上に引き続き形成される窒化珪素層の前
    記圧縮応力を補償するであろうレベルにまで前記オキシ
    窒化珪素層の圧縮応力を十分減じるほど高く前記１個以
    上の窒素の酸化物の濃度を維持することをさらに含む、
    請求項１４記載のシステム。 （１７）前記注入ステップと前記中間層を形成する前記
    ステップとを組合わせて、前記金属層で空隙が形成され
    ることを十分取り除く量で前記窒化珪素層の圧縮応力を
    減じる一方で、湿気およびイオン汚染による貫通に対す
    る抵抗力を与えるために前記窒化珪素層で十分な圧縮応
    力を依然として維持するステップをさらに含む、請求項
    １５記載のシステム。（１８）前記窒化珪素の圧縮応力
    を減じる前記ステップが前記窒化珪素の前記圧縮応力を
    ２．５×１０＾９ダイン／ｃｍ＾２より少なくならない
    ほどに低下させることを含む、請求項１７記載のシステ
    ム。 （１９）前記金属層の前記応力の緩和は前記金属層と前
    記窒化珪素のカプセル封じ層との間に中間の応力を和ら
    げる層を形成するステップと、前記金属層で空隙が形成
    されることを十分取り除く量で前記窒化珪素層の圧縮応
    力を減じる一方で、湿気およびイオン汚染による貫通に
    対する抵抗力を与えるために前記窒化珪素層で十分な圧
    縮応力を依然として維持するステップとによって達成さ
    れる、請求項１記載のシステム。 （２０）前記窒化珪素の圧縮応力を減じる前記ステップ
    が前記窒化珪素層の前記圧縮応力を２．５×１０＾９ダ
    イン／ｃｍ＾２より少なくないところまで低下させるこ
    とを含む、請求項１９記載のシステム。 （２１）前記集積回路構造はＥＰＲＯＭであって、前記
    窒化珪素層で空隙が形成されることを十分取り除く量で
    前記窒化珪素層の圧縮応力を減じる一方で、湿気および
    イオン汚染による貫通に対して抵抗力を与えるために前
    記窒化珪素層で十分な圧縮応力を依然として維持する前
    記ステップが前記窒化珪素層を形成する一方で、前記金
    属層に結果として空隙を生じることなく湿気およびイオ
    ン汚染による貫通に対する抵抗力を与えるために十分な
    圧縮応力を維持し、かつ０．０２ないし０．０３ワット
    ／ｃｍ＾２の強度で１時間より少ない間前記ＥＰＲＯＭ
    の消去を可能にするために前記窒化珪素層の十分な紫外
    線透過性を維持するようにリアクタ内の圧力を高く維持
    するステップを含む、請求項１９記載のシステム。 （２２）湿気およびイオン汚染による貫通に対するすば
    らしい抵抗力を有しかつ下敷金属層での空隙が実質的に
    ない集積回路構造を製造するためのシステムであって、 （ａ）前記金属層の表面付近の粒子構造を変えるために
    前記金属層の金属表面をイオン注入するステップと； （ｂ）前記金属層内で空隙が形成されることを防ぐため
    に前記窒化珪素層の圧縮応力を十分に補償する圧縮／引
    張応力を有する珪素の酸化物とオキシ窒化珪素からなる
    種類から選択された絶縁中間層を前記金属層と前記窒化
    珪素層との間に形成するステップと；さらに（ｃ）前記
    窒化珪素層の圧縮応力をシランおよびアンモニアの化学
    的気相成長によって前記層を形成する間制御し、類似の
    厚さを有する二酸化珪素またはオキシ窒化珪素層より優
    れた湿気およびイオン汚染による貫通に対する抵抗力を
    与えるために十分な圧縮応力を与え、一方で前記中間層
    と組合わせて、前記金属層の空隙を形成するほどの前記
    金属層の圧縮応力を引き起こすことを妨げるステップと
    によって、 窒化珪素のカプセル封じ層の圧縮応力によって引き起こ
    される応力を下敷金属層から緩和する応力を含む前記集
    積回路構造の一部を含む、システム。 （２３）湿気およびイオン汚染による貫通に対する素晴
    らしい抵抗力を有し、かつ下敷金属層の空隙が実質的に
    ない消去可能プログラマブルリードオンリメモリ型集積
    回路構造を製造するためのシステムであって、 （ａ）前記金属層の表面付近の粒子構造を変えるために
    前記金属層の金属表面をイオン注入するステップと； （ｂ）前記金属層内の空隙の形成を防ぐために前記窒化
    珪素層の圧縮応力を十分に補償する圧縮／引張応力を有
    する珪素の酸化物およびオキシ窒化珪素からなる種類か
    ら選択される紫外線を通す絶縁中間層を前記金属層と前
    記窒化珪素層との間に形成するステップと；さらに （ｃ）シランおよびアンモニアの化学的気相成長によっ
    て形成される前記窒化珪素層の圧縮応力を制御し、少な
    くとも２．５×１０＾９ダイン／ｃｍ＾２の圧縮応力を
    与え、類似の厚さを有する二酸化珪素またはオキシ窒化
    珪素層より優れた湿気およびイオン汚染による貫通に対
    する抵抗力を与える一方で、前記窒化珪素層の前記紫外
    線光透過性を維持しかつ前記中間層と組合わせて前記金
    属内に空隙を形成するほどの前記金属層の圧縮応力を引
    き起こすことを妨げるステップとによって、紫外線光を
    通す窒化珪素のカプセル封じ層の圧縮応力によって引き
    起こされる応力を下敷金属層から緩和する応力を含む前
    記集積回路構造の一部を含む、システム。
JP63050574A 1987-03-04 1988-03-02 集積回路構造を製造するための方法 Expired - Lifetime JP2784485B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US2182887A 1987-03-04 1987-03-04
US021,828 1987-03-04

Publications (2)

Publication Number Publication Date
JPS63228627A true JPS63228627A (ja) 1988-09-22
JP2784485B2 JP2784485B2 (ja) 1998-08-06

Family

ID=21806382

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63050574A Expired - Lifetime JP2784485B2 (ja) 1987-03-04 1988-03-02 集積回路構造を製造するための方法

Country Status (4)

Country Link
EP (1) EP0281324B1 (ja)
JP (1) JP2784485B2 (ja)
AT (1) ATE194882T1 (ja)
DE (1) DE3856418T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02102534A (ja) * 1988-10-11 1990-04-16 Nec Corp 半導体装置の形成方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0408054A3 (en) * 1989-07-14 1991-10-30 Kabushiki Kaisha Toshiba Ultraviolet erasable non-volatile semiconductor memory apparatus
JPH03232231A (ja) * 1990-02-08 1991-10-16 Toshiba Corp 半導体装置
JP2667605B2 (ja) * 1991-02-21 1997-10-27 株式会社東芝 不揮発性半導体記憶装置およびその製造方法
EP0604231B8 (en) * 1992-12-25 2001-04-11 Canon Kabushiki Kaisha Semiconductor device applicable for liquid crystal display device, and process for its fabrication

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59114841A (ja) * 1982-12-21 1984-07-03 Toshiba Corp 半導体装置の製造方法
JPS6021531A (ja) * 1983-07-15 1985-02-02 Hitachi Micro Comput Eng Ltd 不揮発性半導体メモリ
US4587138A (en) * 1984-11-09 1986-05-06 Intel Corporation MOS rear end processing
JPS61159576A (ja) * 1984-12-21 1986-07-19 アドバンスト・マイクロ・ディバイシズ・インコーポレーテッド 紫外線に対し透明な窒化シリコン膜を形成する方法
JPS61207032A (ja) * 1985-03-11 1986-09-13 Nec Corp 半導体装置
JPS63117429A (ja) * 1986-11-05 1988-05-21 Nec Corp 半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5497372A (en) * 1978-01-19 1979-08-01 Mitsubishi Electric Corp Etching method of metal layer
JPS5642377A (en) * 1979-09-14 1981-04-20 Fujitsu Ltd Ultraviolet ray erasable type rewritable read-only memory

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59114841A (ja) * 1982-12-21 1984-07-03 Toshiba Corp 半導体装置の製造方法
JPS6021531A (ja) * 1983-07-15 1985-02-02 Hitachi Micro Comput Eng Ltd 不揮発性半導体メモリ
US4587138A (en) * 1984-11-09 1986-05-06 Intel Corporation MOS rear end processing
JPS61159576A (ja) * 1984-12-21 1986-07-19 アドバンスト・マイクロ・ディバイシズ・インコーポレーテッド 紫外線に対し透明な窒化シリコン膜を形成する方法
JPS61207032A (ja) * 1985-03-11 1986-09-13 Nec Corp 半導体装置
JPS63117429A (ja) * 1986-11-05 1988-05-21 Nec Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02102534A (ja) * 1988-10-11 1990-04-16 Nec Corp 半導体装置の形成方法

Also Published As

Publication number Publication date
EP0281324A3 (en) 1989-10-18
DE3856418T2 (de) 2001-03-01
EP0281324A2 (en) 1988-09-07
DE3856418D1 (de) 2000-08-24
JP2784485B2 (ja) 1998-08-06
EP0281324B1 (en) 2000-07-19
ATE194882T1 (de) 2000-08-15

Similar Documents

Publication Publication Date Title
US5010024A (en) Passivation for integrated circuit structures
US6693048B2 (en) High-pressure anneal process for integrated circuits
US4581622A (en) UV erasable EPROM with UV transparent silicon oxynitride coating
US6846757B2 (en) Dielectric layer for a semiconductor device and method of producing the same
KR101139175B1 (ko) 반도체 장치의 제조 방법, 반도체 장치, 반도체 제조 장치 및 기억 매체
JP3409984B2 (ja) 半導体装置及び半導体装置の製造方法
US8084343B2 (en) Semiconductor device
JPH0727965B2 (ja) 埋込みＳｉＯ▲下２▼層を含む装置の製造方法
US6316354B1 (en) Process for removing resist mask of integrated circuit structure which mitigates damage to underlying low dielectric constant silicon oxide dielectric layer
US6017806A (en) Method to enhance deuterium anneal/implant to reduce channel-hot carrier degradation
US6263704B1 (en) Quartz glass, heat treating apparatus using quartz glass, and heat treating method
JPS63228627A (ja) 集積回路構造を製造するための方法
JP2859864B2 (ja) Ｂｐｓｇ膜の表面平坦化方法
Tyschenko et al. Enhancement of the intensity of the short-wavelength visible photoluminescence from silicon-implanted silicon-dioxide films caused by hydrostatic pressure during annealing
US20060199371A1 (en) Semiconductor devices passivation film
US7535047B2 (en) Semiconductor device containing an ultra thin dielectric film or dielectric layer
JPH04184932A (ja) パッシベーション膜の形成方法
US6867126B1 (en) Method to increase cracking threshold for low-k materials
KR100379533B1 (ko) 반도체소자의 게이트절연막 제조방법
US5175129A (en) Method of fabricating a semiconductor structure having an improved polysilicon layer
KR19990045196A (ko) 반도체 장치 제조방법
CN114759027A (zh) 半导体结构及其形成方法
JPH02138738A (ja) 半導体装置の製造方法
Aleksandrov et al. Model of thermal oxidation of silicon with diffusion coefficient relaxation
JP3449979B2 (ja) プラズマ処理を利用した窒化アルミニウム薄膜の製造方法