JPS61159576A - 紫外線に対し透明な窒化シリコン膜を形成する方法 - Google Patents

紫外線に対し透明な窒化シリコン膜を形成する方法

Info

Publication number
JPS61159576A
JPS61159576A JP60289137A JP28913785A JPS61159576A JP S61159576 A JPS61159576 A JP S61159576A JP 60289137 A JP60289137 A JP 60289137A JP 28913785 A JP28913785 A JP 28913785A JP S61159576 A JPS61159576 A JP S61159576A
Authority
JP
Japan
Prior art keywords
silicon nitride
silane
ammonia
reaction chamber
nitride film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60289137A
Other languages
English (en)
Other versions
JP2630355B2 (ja
Inventor
アブドウル・アール・フオローイ
バート・エル・アレン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JPS61159576A publication Critical patent/JPS61159576A/ja
Application granted granted Critical
Publication of JP2630355B2 publication Critical patent/JP2630355B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34Nitrides
    • C23C16/345Silicon nitride
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314Inorganic layers
    • H01L21/318Inorganic layers composed of nitrides
    • H01L21/3185Inorganic layers composed of nitrides of siliconnitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/788Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881Programmable transistors with only two possible levels of programmation
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00Stock material or miscellaneous articles
    • Y10S428/922Static electricity metal bleed-off metallic stock
    • Y10S428/9335Product by special process
    • Y10S428/938Vapor deposition or gas diffusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Bipolar Transistors (AREA)
  • Element Separation (AREA)
  • Non-Volatile Memory (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 1にL1 この発明は一般に集積回路膜に関し、特に、紫外光に対
し透明なシリコン窒化膜からなるパッシベーション層を
半導体集積回路上に形成する方法とこの方法によって形
成された最上層を有する集積回路装置とに関する。
11匹11 半導体集積回路の構成においては、いくつかの型の最上
層が現在一般に用いられている。この最上層の゛パッシ
ベーション層”は、下地の集積回路の回路部を腐蝕や電
気的短絡を生じさせる湿気および汚染物の両方から保護
するための絶縁バリアとして用いられる。
メモリ型集積回路の初期の展開において、仕様書および
性能基準がしばしば変わるようなプロジェクトおよびプ
ログラムの開発に適用するために再プログラム可能なセ
ルに対する必要性が明らかになってきた。この必要性は
主に、紫外(UV)¥Aによる書込消去が可能なリード
オンリメモリ(EFROM)集積回路によって満されて
きていた。
基本的には、消去特性は、紫外光を半導体チップ上に照
射することにより与えられる。これは、回路構造の70
−ティングゲート領域に捕捉されていた電子を励起して
電子を70−ティングゲートから立ち去らせる。  。
消去動作を確実に行なうためには、集積回路の最上層の
パッシベーション層は、捕捉された電子のエネルギー準
位を捕捉された電子がゲートから拡散して立ち去ること
ができる状態にまで上昇させるに十分な程度にまでUV
光に対し透明でなければならないということは明らかで
ある。
不幸にも、ゲートに捕捉された電子をEPROMメモリ
セルから除去する唯一の方法は、チップがマウントされ
るパッケージの一番上の比較的高価で清浄な水品ウィン
ドウまたは他のUV光に対し透明な層を介して高強度の
UV線を照射することである。
シリコン窒化物は、半導体集積回路上の絶縁物としての
バッジベージクン層どして用いる/Cめの最も良い化合
物のうちの1つであると考えられている。これは、回路
を破壊する湿気および水素の浸入に対し高い抵抗を有す
ることが知られている。
さらに、ナトリウムのような様々な不純物の拡散性はシ
リコン窒化物においては、二酸化シリコンのような他の
絶縁物における場合よりもはるかに低い。したがって、
窒化シリコンパッシベーション層を用いて作成された集
積回路はイオン汚染問題に対しあまり影響を受けない。
シリコン窒化物は、一般にシラン(Si H,)とアン
モニア(NH3)とを以下の化学気相成長(CVD)反
応によって化合させることにより形成される。
3 S;Ha、+  4−NH) −p SiN+  
+  12 t’f2この熱分解反応は、窒素(約65
0℃)または水素〈約1000℃)をキャリアガスとし
て用いて共に大気圧下で生じることができる。しかし、
これらの温度は最上層の膜を形成するためには実用的で
はない。
プラズマ蒸若は、真空反応炉内での気体リアクタントを
使用することを含む。これらの気体リアクタントはRF
グロー敢電により、極めて反応性に富む化学種に変換さ
れ、それにより所望の物質の気相成長をもたらす。した
がって、プラズマ蒸着法は、気体ガスプラズマが熱誘起
分解反応に2換わったCVD法の一変形である。最も重
要な相違は、プラズマ蒸着プロセスの低い処l温度(約
200ないし450℃)にある。これにより下地の金属
合金膜の相変化は生じず、またトランジスタの接合深さ
も変化しない。
しかし、プラズマ技法を用いて形成されたシリコン窒化
物は2537オングストロームのUV光(EPROM装
置を消去するために用いられる水銀UV光の波長)に対
し不透明であると通常信じられている。たとえば198
4年のラスベガスにおけるI EEEインターナショナ
ル・リライヤビリティ・フィンパックスシンポジウムで
のに、アレキサンダー等による゛プラスチック封止EP
ROMのための耐湿性があり、UV光に透明なパッシベ
ーションIJ (Moisture Re5istiv
e、 U、 V。
Transmissive  passivation
  for  Plastic  Encapsula
ted E P ROM  D eVices>”:電
気化学学会アブストラクト集報(E xt、△bstr
、 )の第83−2巻アブストラクト番号321.19
83年のJ、に、チュウ(Ch、)等による゛絶縁およ
びパッシベーション膜としてのプラズマCVD酸化窒化
物(P lasma CV D  OxVnitrid
e as a[)ielectric and 1)a
ssivation  Film )”;電気化学学会
誌第125巻、1.99号、1978年77)M、J、
ランド(Rand)およびり、R,ワンシドラ−(Wo
nsidler)による°“プラズマ窒化シリコン膜形
成のための制御テストとしての光学吸収(Optica
l  A bsorption as a  Cont
rolTest for plasma 3i1ico
n  N1tride  [)eposition )
 ”を参照されたい。
それゆえ、シリコン窒化物はUV  EPROM装置上
のパッシベーション層として用いるには不適当であると
考えられていた。
特に、プラズマ蒸着された窒化シリコン膜に関して最近
、窒化シリコン膜の屈折率が反応室内で生成されるシリ
コン対窒素比に対してのみ相I3om係があり、シラン
対アンモニア比と屈折率との間には良い相関関係が存在
しないということが報告されている。T、E、ナギ(N
a(J’l)等による、電気化学学会プロシーディング
第83−85号1983年の゛°窒化シリコン絶縁薄膜
(SiliconN 1tride  Th1n I 
nsulating F ila+ ) ”これらの要
因に基づいて、1.80より低い屈折率を有する酸化窒
化シリコン膜が、EPOM実装のための特に浸れたパッ
シベーション層膜であると広く考えられている。約1.
70±0.1の屈折率を有する酸化窒化膜を形成するた
めに様々な処理方法が開発されてきている。しかし、い
くつかの容易に手に入るプラズマ蒸着装置で作成された
膜の消去時間は他のものよりはるかに短いことが見出さ
れていた。膜の完全性に関するデータとともにこの結果
は、成膜条件が強く膜の特性に影響を及ぼすということ
を示唆している。反応に携わる各ガスの流量、温度、圧
力、RFパワーおよび周波数を含む成膜パラメータを広
い範囲にわたって様々な装置の幾何学的配置とともに研
究することによりこの発明が1gられた。
それゆえ、この発明の目的は、紫外光に対し透明な窒化
シリコン膜を形成する方法を提供することである。
この発明の他の目的は、半導体集積回路の製造において
用いるために窒化シリコン膜を形成するプラズマ蒸着法
を提供することである。
この発明のさらに他の目的は、EPROM集積回路のだ
めの窒化シリコンパッシベーション層の改良を提供する
ことである。
この発明のさらに他の目的は、EPROM半導体集積回
路上にUv光に対し透明な窒化シリコン膜を形成する方
法を提供することである。
1i1L この発明は、その広い観点においては、実質的に小さな
シラン対アンモニア比と比較的高温との条件下で膜を形
成することによって紫外線に対し透明な窒化シリコン膜
を形成する方法を提供する。
上述の条件を用いで作成されたシリコン窒化物の吸収係
数および屈折率は、その層が紫外光に対し透明であるよ
うなしのである。
一般に、このような股は、薄膜を形成するために、特に
プラズマにより強化された蒸着を行なうために設計され
た反応室内で作成される。
さらに、この発明はEPROM集積回路装置上に紫外光
に対し透明な窒化シリコンパッシベーション層を作成す
るための方法を提供する。
この発明の他の目的、特徴および利点は同様の参照番号
が同様の部分を示している添付の図面と以下の詳細な説
明とを考察することにより明らかとなろう。
発 の1細な1 第1図を参照すると、典型的なEPROM構造が参照番
号2で一般的に示される。EPROM集積回路の動作は
この技術分野においてよく知られている。この発明に関
しては、矢印4で示される入射U■光がポリシリコンフ
ローティングゲート6に捕捉された電子をある程度まで
励起して、それにより捕捉された電子がフローティング
ゲート6から引1友かれ、絶縁層8を介してコントロー
ルゲート5および基板7へと移動し、その結果蓄積され
たメモリデータビットが゛′消去”されるということを
理解すればよい。UV光4がゲート6へ到達する(直接
または基板7の境界面10によって反射されるかのどち
らかにより)ためには、パッシベーション層9は約25
37オングストロームの紫外波長内にある光に対し太き
(透明でなければならない。
多aS膜の光学特性を説明するために理論的モデルが既
に展開されている。計算を実行するために、反射率およ
び透過率に対する理論式が、多重反射、入射角および光
の偏向を考慮している最も一般的かつ完全な形で採用さ
れる。これらの公式の明快な形式は薄膜光学に関する古
典的な教科書に与えられている。膜の光学定数のエネル
ギー依存性が研究の焦点となっていた。
成る際質の光学特性は複素屈折率N=n −1k(但し
iは−1の平方根)によって最ちよく説明される。屈折
率nおよび消衰係数には入射光の波長に従って変化する
波長の関数として示しIC熱分解シリコン窒化117!
の屈折率nx  (λ)は、以下の関係に従うことが知
られている。
この研究においては、波長の関数として示したプラズマ
窒化物の屈折率n (λ)は次式で表わすことができる
と仮定される。
ruz) = nu Cλ) 十ng −nN(λ−)
但しnあは波長λmでの膜の屈折率の測定値でありnN
 (λ…)は/l−でのny  (/l)の計棹値を示
す。
消衰係13!には吸収係数αに対しα=4πにλにより
関係づけられる。非晶質誘電体の吸収係数はα〉α、に
対してα=A (E−E(+ )’ /E、およびαく
α、に対してα=Bexp  (E、/r)で与えられ
る。但し、Eはフォトンのエネルギーであり、E9は誘
電体のバンドギャップエネルギーであり、△および「は
非晶質膜の性質に依存する定数であり、BはEり、A、
「およびαの境界値ずなわちαCがそれぞれ与えられた
場合に計算される定数である。フォトンエネルギーと入
射光線の波長との閤の関係はE=hc7λによって与え
られる。但しhはブランク定数でありCは真空中での光
の速度である。
実験モデルのために、sr H4、NH3みよびN2ガ
スを用いて、シラン対アンモニアガス流番比を変化させ
かつ全体のガス流量を一定にしてプラズマ反応炉内で露
出したシリコン単結晶基板上に窒化シリコン欣を形成す
る。形成した膜の屈折率は、632.8nI11(ヘリ
ウム−ネオンレーザ波長)でルドルフエリプソメータを
用いて測定した。
形成した膜の膜厚は、それらの屈折率の情報とともに用
いてナノスペック(N anosDec ) II厚ゲ
ージにより測定した。HP分光光度計を用いて、入射光
波長200nmないし800 rllllの範囲にわた
って反射率と入射光波長との関係を得た。入射角は30
0に固定された。
第2A図、第2B図および第3A図、第3B図はそれぞ
れ“大きいJ3よび小さい°”5it−14対NH,比
をもって形成されたシリコン窒化物から得られた理論的
および実験的な反射率対波長の関係を示ず図である。“
大きい°°および“小さい°゛比の膜の屈折率の測定値
はそれぞれ2.14および1.93である。対応する膜
厚の測定値はそれぞれ765 na+および770nm
である。シミュレーションのために用いられた様々な他
のパラメータの値は図面内の説明文に与えられている。
これらの値は図面に示される実験スペクトルおよび理論
スペクトルとの間に素晴らしい一致を与える。
これらの膜の透過率はそれらの光学定数を知ることによ
り計碑することができる。計弾によれば、化学理論的組
成を有するシリコン窒化物においてわずかなパーセント
の過剰なシリコンが透過率Tを1桁は減少させることを
示している。石英基板上の膜厚1μmの膜に対する結果
が第4図に示される表にまとめられている。但し、λ−
6328Aは、屈折率を測定するために用いられた可視
へリウムーネオンレーデ光の波長である。任意の媒質に
対する屈折率Nと吸収係数αは、エネルギーに依存し、
したがって入射光線の波長に依存する。
吸収係数は吸収率の良い尺度である。事実、吸収率は 
a)膜厚を一定にして吸収係数を増大させる、 b)吸
収係数を一定にして膜厚を増大させることにより指数関
数的に増大する。この表においては、非晶質3i同様シ
リコン窒化物に対するnおよびαの値はよく知られたデ
ータからとられている。過剰Siを有するシリコン窒化
物に対するniよびαの値はシリコン窒化物と3iの機
械的な混合を仮定した単純な構造モデルに基づいて推定
さ、れている。プラズマ蒸着された窒化物の微視的なm
造は、膜に通常含まれる大1 (20%)の水素により
複雑であり、これはnおよびαを減少させる傾向がある
。しかし、結論は同じである:プラズマ成膜反応におけ
る過剰のシリコンはUV光に対し不透明な窒化シリコン
層をもたらす。
化学型論的な組成を有するシリコン窒化物の屈折率およ
びバンドギャップエネルギーはそれぞれ1.96および
5.28Vrある。
第2A図、第2B図および第3A図、第3B図に示され
るように、5iH,: NH3比を増大させると、屈折
率は1.93から2.14へと増大し、バンドギャップ
エネルギーE(lは5.2eVから3.OeVへと変化
する。それゆえ、“小さな”比の膜の組成比は化学型論
的な組成の5isN4に近く、かつ゛大きな′°比の膜
は過剰の81を含有している。“大きな比の膜における
過剰のシリコンは約8%と評価される。
屈折率2.14の膜は事実上UV光に対し不透明である
。しかし、屈折率1.93の膜の膜厚1μmを通過する
波長253.7na+の水銀UV光の透過率の計W値は
65%に等しい(これは消衰係数Oの石英基板を仮定し
ている)。
したがって、窒化シリコン膜をUV  EPROMに対
し不適当なUV光に不透明な相に変態させているのは過
剰なシリコンであるということが結論される。プラズマ
蒸着技術は半導体集積回路の製造分野においてよく知ら
れている。したがって、この発明の処理工程は、様々な
容易に手に入る装置を用いて実行することができる。ア
ドバンスト・セミコンダクター・マテリアルズ・アメリ
カ・インコーホレーテッド〈△SM)により!yJ造さ
れたプラズマ強化型化学気相成長(PECVD装置)お
よびアプライド・マテリアルズ・コーポレーションによ
って製造されたAMS3300とを用いて行なった2つ
の実施例について以下に詳細に説明する。処理工程のた
めのパラメータの変更は、半導体基板または半導体装置
上に窒化シリコン膜を成膜するために用いられる特定的
なプラズマ蒸着装置の幾何的配置形状および動作仕様に
従って変化するということは理解されるであろう。
この発明の1つの応用例においては、ASM装置が用い
られる。以下の製造工程は、装置の製造者によって推奨
される所定の技法に従って行なわれたものである。たと
えばその上にEPROM回路が形成されているようなウ
ェハである半導体装置が蒸着装置の反応室内に配置され
る。反応室の推奨される動作温度は380℃である。第
2に、反応室は真空にひかれ、かつガス導入管JXIよ
び排出管が清浄にされて装置から不所望の汚染物を除去
する。
次の工程は、ウェハ上にわたって均一な流量を確立する
ためにリアクタントであるシランおよびアンモニラを反
応室内へ導入して、一定の圧力を確立することである。
ASM動作パラメータでは、シラン600SCCM (
分あたりの標準立法センナメートル)対4500SCC
Mのアンモニアの流量比、すなわち2:15の流量比が
必要である。
反応室の雰囲気は断続的に50kHzのRFで照射され
、プラズマ環境に(反応室内のガス粒子をイオン化し、
シランの分解を生じさせることにより)触媒作用を及ぼ
し、それがアンモニアと反応することができるようにす
る。
しかし、上述のパラメータを用いることは、上で説明し
たように堆M膜に過剰のシリコンが導入され、波長25
37オングストロームの紫外線に対し不透明な、屈折率
2.05±0.05の窒化膜をもたらす。
この発明に従えば、反応室の温度は400℃に上昇させ
られる(アルミニウム以外の金属配線を用いた装置にお
いては、この温度は適当により高くされるであろう)。
最も重要なことは、ASM装置に対しては、シラン対ア
ンモニアの流量比を約50%だけ小さくして、300S
CCMシラン対4500SCCMアンモニアすなわち1
:15にしなければならないことである。そうすること
により、形成された窒化シリコン膜の屈折率は1.93
±0.03まで低下する。この膜は実質的に紫外光に対
し透明である。従来の技法のパラメータとこの発明の動
作パラメータとの比較が第5図に示される。
この発明の他の実施例においては、窒化シリコンバッシ
ベーシコン芒を形成゛りるためにAMS3300装置が
用いられる。AMS3300装置のプラズマ蒸着におい
ては、その上に窒化シリコン層が形成されるべきウェハ
の表面にわたってシランおよびアンモニア流を導入する
ためのキャリアガスとして窒素が用いられる。AM33
300H置においては、反応室温度は350℃の実用上
限を有している。キャリアガスは形成される層の均一性
を改善するために用いられる。純粋な窒素が存在すれば
、シラン対アンモニアの比が推奨値の16:21か57
=21へと低下し、窒素の流量は約11%だけ増加する
。そうすることにより、屈折率1.93±0.03を有
する窒化シリコン膜が得られる。
キャリアガスとして窒素を用いたプラズマ蒸着のための
AMS3300装置における従来の技法の動作パラメー
タとこの発明の動作パラメータとの比較は第6図に示さ
れる。窒化シリコンパッシベーション層に対して受入れ
られる膜厚は約1ミクロンである。蒸着速度はまた蒸着
8置の幾何学的配置形状に従って変化する。たとえば、
ASM装置は毎分250オングストロームの蒸着速度を
有する。受入れられる層を得るためには、少なくとも4
0分間プラズマ蒸着を続けなければならない。反応時間
を長くすることによりより厚い層を形成することができ
る。
実質的に、この発明により教示された方法を実行する際
に用いられる蒸着装置の機栴に関わりなく、シラン対ア
ンモニアの比は注意深く調整されなければならないし、
また温度も十分に1胃させなければならない。それによ
り、化学量論的に純粋なシリコン窒化物に存在するレベ
ルを超えた過剰シリコンが最小化され、形成された層が
紫外光に対して透明どなることができる。
シリコン窒化物の優れたパッシベーション層を有するE
PROMをこのようにして作成することができる。
上述の技法に従って形成された紫外光に対し透明な窒化
シリコン膜により、EPROMを3ないし30分の範囲
内で消去することが可能となる。
この発明の詳細な説明から、この発明の好ましい実施例
が開示されてきた。他の設計変形および変更はこの発明
の範囲内にあるということは理解されるべきである。
【図面の簡単な説明】
第1図はこの発明に従って形成されたパッシベーション
層を有するすl!を的なEPRPOM半導体集積回路装
置の構造の概略断面図である。 第2A図は蒸着反応にJ3いて用いられたシラン対アン
モニア比が比較的大きい場合における窒化シリコン薄膜
の反射率と入射光の波長との関係を計算により求めた結
果を示す図である。 第2B図は、蒸着反応に用いられたシラン対アンモニア
比が比較的大ぎい場合における窒化シリコン薄膜の反射
率と入射光波長との関係を測定した結果を示す図である
。 第3A図は蒸着反応において用いられたシラン対アンモ
ニア比が比較的小さい場合における窒化シリコン薄膜の
反射率と入射光波長との関係を計算により求めた結果を
示す図である。 第3B図は蒸J反応において用いられたシラン対アンモ
ニア比が比較的小さい場合における、窒化シリコン薄膜
の反射率と入射光波長との関係を測定した結果を示す図
である。 第4図は化学量論的なシリコン窒化物よりもシリコンを
過剰にした場合における、窒化シリコン膜の透過特性の
変化の計惇結果を一覧にした図である。 第5図はキャリアガスを用いない装置における窒化シリ
コン膜をプラズマ蒸着するための動作パラメータを比較
するために一覧にした図である。 第6図は窒素をキャリアガスとして用いた装置における
シリコン窒化物をプラズマ蒸着するための動作パラメー
タの比較を一覧にした図である。 図において、2はEPROM素子、4は紫外線、5はコ
ントロールゲート、6は70−ティングゲート、7は半
導体基板、9は窒化シリコンパッシベーション層である
。 なお、図中、同符号は同一または相当部分を示す。

Claims (1)

  1. 【特許請求の範囲】 (1)紫外線に対し透明な窒化シリコン膜を基板上に形
    成する方法であって、 反応室を加熱するステップと、 前記基板を前記反応室内へ配置するステップと、前記反
    応室を真空にするステップと、 シラン対アンモニアの実質的に小さな比の雰囲気が前記
    反応室内に確立されるようにシランおよびアンモニアの
    流束量を確立するステップと、前記基板上にわたつて前
    記流束を通過させるステップと、 前記シランと前記アンモニアとが反応して前記基板上に
    紫外線に対し透明な窒化シリコン膜を形成するように前
    記雰囲気に触媒作用を及ぼすステップとを備える、紫外
    線に対し透明な窒化シリコン膜を形成する方法。 (2)前記加熱ステップはさらに、 前記反応室を約400℃にまで加熱するステップを備え
    る、特許請求の範囲第1項記載の紫外線に対し透明な窒
    化シリコン膜を形成する方法。(3)シラン対アンモニ
    アの前記比は約1:15である、特許請求の範囲第2項
    記載の紫外線に対し透明な窒化シリコン膜を形成する方
    法。(4)前記流束量比を確立するステップはさらに、 シランを前記反応室内へ約300SCCMの割合で導入
    するステップと、 アンモニアを前記反応室内へ約4500SCCMの割合
    で導入するステップとを備える、特許請求の範囲第2項
    記載の紫外線に対し透明な窒化シリコン膜を形成する方
    法。 (5)窒素をキャリアガスとしてシランおよびアンモニ
    アの前記流束を前記基板上にわたって通過させるために
    用いるステップをさらに備える、特許請求の範囲第1項
    記載の紫外線に対し透明な窒化シリコン膜を形成する方
    法。 (6)前記加熱ステップは、さらに、前記反応室を約3
    50℃にまで加熱するステップを備える、特許請求の範
    囲第5項記載の紫外線に対し透明な窒化シリコン膜を形
    成する方法。 (7)シラン対アンモニアの前記比は約1:3である、
    特許請求の範囲第6項記載の紫外線に対し透明な窒化シ
    リコン膜を形成する方法。(8)前記流束量を確立する
    ステップは、さらに シランを前記反応室内へ約70SCCMの割合で導入す
    るステップと、 アンモニアを前記反応室内へ約210SCCMの割合で
    導入するステップと、 窒素を前記反応室内へ約960SCCMの速度で導入す
    るステップとを備える、特許請求の範囲第6項記載の紫
    外線に対し透明な窒化シリコン膜を形成する方法。 (9)前記流束を前記基板上にわたって通過させる前記
    ステップは、流束の圧力を約1.3Torrに保つステ
    ップを備える、特許請求の範囲第4項記載の紫外線に対
    し透明な窒化シリコン膜を形成する方法。 (10)前記基板上にわたつて前記流束を通過させる前
    記ステップは、流束の圧力を約0.3Torrに保つス
    テップをさらに備える、特許請求の範囲第8項記載の紫
    外線に対し透明な窒化シリコン膜を形成する方法。 (11)前記シランおよびアンモニアは反応して十分な
    膜厚の膜を形成し、半導体集積回路のためのパッシベー
    ション層を形成する、特許請求の範囲第9項または第1
    0項に記載の紫外線に対し透明な窒化シリコン膜を形成
    する方法。 (12)前記雰囲気に触媒作用を及ぼす前記ステップは
    、前記雰囲気にラジオ周波数エネルギーを照射するステ
    ップをさらに備える、特許請求の範囲第9項または第1
    0項に記載の紫外線に対し透明な窒化シリコン膜を形成
    する方法。 (13)前記膜厚は少なくとも1ミクロンである、特許
    請求の範囲第11項記載の紫外線に対し透明な窒化シリ
    コン膜を形成する方法。 (14)特許請求の範囲第1項または第5項に記載の方
    法で形成された紫外線に対し透明な窒化シリコン膜を有
    する集積回路。 (15)半導体集積回路装置上に紫外光に対し透明な窒
    化シリコンパッシベーション層をプラズマ蒸着するため
    の方法であつて、 反応室を加熱するステップと、 前記回路装置を前記反応室内へ配置するステップと、 前記反応室を真空化するステップと、 前記反応室内にシラン対アンモニアの実質的に小さな比
    の雰囲気が確立されるように、シランおよびアンモニア
    の流束量を確定するステップと、前記流束を前記回路装
    置上にわたって通過させるステップと、 前記シランと前記アンモニアが反応して前記回路装置上
    に紫外光に対し透明な窒化シリコンパッシベーション層
    を形成するように、前記雰囲気にラジオ周波数エネルギ
    ーを照射するステップとを備える、窒化シリコンパッシ
    ベーション層をプラズマ蒸着する方法。 (16)シラン対アンモニアの前記比は約1:15であ
    る、特許請求の範囲第15項記載の窒化シリコンパッシ
    ベーシヨン層をプラズマ蒸着する方法。 (17)シランおよびアンモニアの前記流束を前記回路
    装置上にわたつて通過させるためにキャリアガスとして
    窒素を用いるステップをさらに備える、特許請求の範囲
    第15項記載の窒化シリコンパッシベーション層をプラ
    ズマ蒸着する方法。(18)シラン対アンモニアの前記
    比は約1:3である、特許請求の範囲第17項記載の窒
    化シリコンパッシベーション層をプラズマ蒸着する方法
    。 (19)特許請求の範囲第1項または第15項に記載さ
    れた方法で形成された紫外線に対し透明な窒化シリコン
    膜を有する書込消去が可能なプログラマブル読出専用記
    憶装置。 (20)従来のプラズマ蒸着反応室を用いて形成された
    窒化シリコンパツシベーシヨン層を有する半導体装置を
    形成するための改良された方法であつて、 シラン対アンモニア比の実質的に小さな比の雰囲気が前
    記反応室内に与えられるように前記反応室内で前記半導
    体装置上にシランおよびアンモニアを通過させ、それに
    より前記半導体装置上に形成された窒化シリコンパッシ
    ベーション層が紫外光に対し透明となることを特徴とす
    る、改良された製造方法。 (21)集積回路装置上に窒化シリコン膜のプラズマ蒸
    着の行なうための改良された方法であって、前記改良方
    法は、真空化されかつ加熱された反応室内でシランおよ
    びアンモニアガスの流束を前記回路装置上にわたって通
    過させるステップと前記ガスにラジオ周波数エネルギー
    を照射してプラズマにより強化された反応が前記シラン
    と前記アンモニアとの間で生じ、それにより前記回路装
    置上にシリコン窒化物が形成されるステップとを含んで
    おり、 前記窒化シリコン膜内に化学量論的なシリコン窒化物の
    レベルよりも過剰なシリコンが実質的に存在しないよう
    にシラン対アンモニアの比を確立するステップを備える
    ことを特徴とする、プラズマ蒸着を行なうための改良さ
    れた方法。 (22)集積回路装置上に窒化シリコン膜をプラズマ蒸
    着するための改良された方法であって、前記改良された
    方法はシラン、アンモニアおよび窒素ガスの流束を前記
    装置上に真空化されかつ加熱された反応室内で通過させ
    るステップと、前記ガスにラジオ周波数エネルギーを照
    射してプラズマにより強化された反応が前記シランと前
    記アンモニアとの間に生じ、それにより前記回路装置上
    にシリコン窒化物が形成されるステップとを含んでおり
    、 化学量論的なシリコン窒化物のレベルを超えた過剰なシ
    リコンが前記窒化シリコン膜内に実質的に存在しないよ
    うにシラン対アンモニアの比を確定し、それにより前記
    膜が紫外光に対し透明になることを特徴とする、プラズ
    マ蒸着の改良された方法。
JP60289137A 1984-12-21 1985-12-20 紫外線に対し透明な窒化シリコン膜を形成する方法 Expired - Lifetime JP2630355B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US684516 1984-12-21
US06/684,516 US4618541A (en) 1984-12-21 1984-12-21 Method of forming a silicon nitride film transparent to ultraviolet radiation and resulting article

Publications (2)

Publication Number Publication Date
JPS61159576A true JPS61159576A (ja) 1986-07-19
JP2630355B2 JP2630355B2 (ja) 1997-07-16

Family

ID=24748354

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60289137A Expired - Lifetime JP2630355B2 (ja) 1984-12-21 1985-12-20 紫外線に対し透明な窒化シリコン膜を形成する方法

Country Status (5)

Country Link
US (1) US4618541A (ja)
EP (1) EP0186443B1 (ja)
JP (1) JP2630355B2 (ja)
AT (1) ATE55510T1 (ja)
DE (1) DE3579137D1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63228627A (ja) * 1987-03-04 1988-09-22 アドバンスト・マイクロ・ディバイシズ・インコーポレーテッド 集積回路構造を製造するための方法
JPH02217469A (ja) * 1989-02-17 1990-08-30 Hitachi Ltd 薄膜の形成方法
JPH039847A (ja) * 1989-05-22 1991-01-17 Xerox Corp インクジェット印字ヘッドとその製造方法
JP2019067826A (ja) * 2017-09-28 2019-04-25 キヤノン株式会社 撮像装置およびその製造方法ならびに機器

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2580864B1 (fr) * 1984-12-18 1987-05-22 Thomson Csf Couche barriere au bombardement ionique pour tube a vide
US4786864A (en) * 1985-03-29 1988-11-22 International Business Machines Corporation Photon assisted tunneling testing of passivated integrated circuits
US4761332A (en) * 1985-06-24 1988-08-02 International Business Machines Corporation Planarized ceramic substrates
US5010024A (en) * 1987-03-04 1991-04-23 Advanced Micro Devices, Inc. Passivation for integrated circuit structures
JP2551595B2 (ja) * 1987-07-31 1996-11-06 工業技術院長 半導体不揮発性メモリ素子
US5020030A (en) * 1988-10-31 1991-05-28 Huber Robert J Nonvolatile SNOS memory cell with induced capacitor
EP0408054A3 (en) * 1989-07-14 1991-10-30 Kabushiki Kaisha Toshiba Ultraviolet erasable non-volatile semiconductor memory apparatus
US5041888A (en) * 1989-09-18 1991-08-20 General Electric Company Insulator structure for amorphous silicon thin-film transistors
DE4013306A1 (de) * 1990-04-26 1991-10-31 Hoechst Ag Optische formkoerper aus siliziumnitrid, sowie verfahren zu deren herstellung
FR2666324B1 (fr) * 1990-09-03 1993-04-09 Saint Gobain Vitrage Int Couches minces de nitrure de silicium a proprietes ameliorees.
EP0484916A3 (en) * 1990-11-07 1993-06-02 Sumitomo Electric Industries, Limited Silicon nitride sintered body
JP2667605B2 (ja) * 1991-02-21 1997-10-27 株式会社東芝 不揮発性半導体記憶装置およびその製造方法
US5260236A (en) * 1991-06-07 1993-11-09 Intel Corporation UV transparent oxynitride deposition in single wafer PECVD system
JP2791525B2 (ja) * 1992-04-16 1998-08-27 三菱電機株式会社 反射防止膜の選定方法およびその方法により選定された反射防止膜
JP3632256B2 (ja) * 1994-09-30 2005-03-23 株式会社デンソー 窒化シリコン膜を有する半導体装置の製造方法
US5578517A (en) * 1994-10-24 1996-11-26 Taiwan Semiconductor Manufacturing Company Ltd. Method of forming a highly transparent silicon rich nitride protective layer for a fuse window
DE69435294D1 (de) * 1994-11-07 2010-07-01 Macronix Int Co Ltd Passivierungsverfahren für eine integrierte schaltung
US5780891A (en) 1994-12-05 1998-07-14 Micron Technology, Inc. Nonvolatile floating gate memory with improved interploy dielectric
US5728453A (en) * 1995-12-28 1998-03-17 Advanced Micro Devices, Inc. Method of fabricating topside structure of a semiconductor device
US6168983B1 (en) 1996-11-05 2001-01-02 Power Integrations, Inc. Method of making a high-voltage transistor with multiple lateral conduction layers
US6800903B2 (en) * 1996-11-05 2004-10-05 Power Integrations, Inc. High-voltage transistor with multi-layer conduction region
US6207994B1 (en) 1996-11-05 2001-03-27 Power Integrations, Inc. High-voltage transistor with multi-layer conduction region
US6566281B1 (en) * 1997-10-15 2003-05-20 International Business Machines Corporation Nitrogen-rich barrier layer and structures formed
US6166439A (en) * 1997-12-30 2000-12-26 Advanced Micro Devices, Inc. Low dielectric constant material and method of application to isolate conductive lines
US6768171B2 (en) 2000-11-27 2004-07-27 Power Integrations, Inc. High-voltage transistor with JFET conduction channels
US6509220B2 (en) 2000-11-27 2003-01-21 Power Integrations, Inc. Method of fabricating a high-voltage transistor
US6424007B1 (en) 2001-01-24 2002-07-23 Power Integrations, Inc. High-voltage transistor with buried conduction layer
US6573558B2 (en) * 2001-09-07 2003-06-03 Power Integrations, Inc. High-voltage vertical transistor with a multi-layered extended drain structure
US7786533B2 (en) 2001-09-07 2010-08-31 Power Integrations, Inc. High-voltage vertical transistor with edge termination structure
US6635544B2 (en) 2001-09-07 2003-10-21 Power Intergrations, Inc. Method of fabricating a high-voltage transistor with a multi-layered extended drain structure
US6555873B2 (en) * 2001-09-07 2003-04-29 Power Integrations, Inc. High-voltage lateral transistor with a multi-layered extended drain structure
US7221011B2 (en) * 2001-09-07 2007-05-22 Power Integrations, Inc. High-voltage vertical transistor with a multi-gradient drain doping profile
US6930364B2 (en) * 2001-09-13 2005-08-16 Silicon Light Machines Corporation Microelectronic mechanical system and methods
US6963403B2 (en) * 2002-01-15 2005-11-08 Council Of Scientific And Industrial Research Method for determining the reflectance profile of materials
DE10223954A1 (de) * 2002-05-29 2003-12-11 Infineon Technologies Ag Plasmaangeregtes chemisches Gasphasenabscheide-Verfahren zum Abscheiden von Siliziumnitrid oder Siliziumoxinitrid, Verfahren zum Herstellen einer Schicht-Anordnung und Schicht-Anordnung
EP1398830A1 (en) * 2002-09-12 2004-03-17 STMicroelectronics S.r.l. Process for the contact opening definition for the active element electric connections
US6924241B2 (en) * 2003-02-24 2005-08-02 Promos Technologies, Inc. Method of making a silicon nitride film that is transmissive to ultraviolet light
US8420520B2 (en) * 2006-05-18 2013-04-16 Megica Corporation Non-cyanide gold electroplating for fine-line gold traces and gold pads
US7468536B2 (en) 2007-02-16 2008-12-23 Power Integrations, Inc. Gate metal routing for transistor with checkerboarded layout
US8653583B2 (en) 2007-02-16 2014-02-18 Power Integrations, Inc. Sensing FET integrated with a high-voltage transistor
US7859037B2 (en) 2007-02-16 2010-12-28 Power Integrations, Inc. Checkerboarded high-voltage vertical transistor layout
US7595523B2 (en) * 2007-02-16 2009-09-29 Power Integrations, Inc. Gate pullback at ends of high-voltage vertical transistor structure
US7557406B2 (en) 2007-02-16 2009-07-07 Power Integrations, Inc. Segmented pillar layout for a high-voltage vertical transistor
US8563095B2 (en) * 2010-03-15 2013-10-22 Applied Materials, Inc. Silicon nitride passivation layer for covering high aspect ratio features
US9660053B2 (en) 2013-07-12 2017-05-23 Power Integrations, Inc. High-voltage field-effect transistor having multiple implanted layers
US10325988B2 (en) 2013-12-13 2019-06-18 Power Integrations, Inc. Vertical transistor device structure with cylindrically-shaped field plates
US9543396B2 (en) 2013-12-13 2017-01-10 Power Integrations, Inc. Vertical transistor device structure with cylindrically-shaped regions
US20160023242A1 (en) * 2014-07-28 2016-01-28 Osram Sylvania Inc. Method of making wavelength converters for solid state lighting applications

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4915000A (ja) * 1972-06-02 1974-02-08
JPS5244795A (en) * 1975-10-08 1977-04-08 Hitachi Ltd Formation of silicon nitride film
JPS54163792A (en) * 1978-05-24 1979-12-26 Hughes Aircraft Co Manufacture of silicon nitride membrane
JPS554918A (en) * 1978-06-26 1980-01-14 Hitachi Ltd Passivation film structure and manufacturing method thereof
JPS56149306A (en) * 1980-04-21 1981-11-19 Kokusai Electric Co Ltd Formation of silicon nitride film

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE7700229L (sv) * 1976-01-22 1977-07-23 Western Electric Co Forfarande for beleggning av substrat genom utfellning fran ett plasma

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4915000A (ja) * 1972-06-02 1974-02-08
JPS5244795A (en) * 1975-10-08 1977-04-08 Hitachi Ltd Formation of silicon nitride film
JPS54163792A (en) * 1978-05-24 1979-12-26 Hughes Aircraft Co Manufacture of silicon nitride membrane
JPS554918A (en) * 1978-06-26 1980-01-14 Hitachi Ltd Passivation film structure and manufacturing method thereof
JPS56149306A (en) * 1980-04-21 1981-11-19 Kokusai Electric Co Ltd Formation of silicon nitride film

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63228627A (ja) * 1987-03-04 1988-09-22 アドバンスト・マイクロ・ディバイシズ・インコーポレーテッド 集積回路構造を製造するための方法
JPH02217469A (ja) * 1989-02-17 1990-08-30 Hitachi Ltd 薄膜の形成方法
JPH039847A (ja) * 1989-05-22 1991-01-17 Xerox Corp インクジェット印字ヘッドとその製造方法
JP2664518B2 (ja) * 1989-05-22 1997-10-15 ゼロックス コーポレーション インクジェット印字ヘッドとその製造方法
JP2019067826A (ja) * 2017-09-28 2019-04-25 キヤノン株式会社 撮像装置およびその製造方法ならびに機器

Also Published As

Publication number Publication date
JP2630355B2 (ja) 1997-07-16
DE3579137D1 (de) 1990-09-13
EP0186443B1 (en) 1990-08-08
EP0186443A2 (en) 1986-07-02
EP0186443A3 (en) 1988-09-14
ATE55510T1 (de) 1990-08-15
US4618541A (en) 1986-10-21

Similar Documents

Publication Publication Date Title
JPS61159576A (ja) 紫外線に対し透明な窒化シリコン膜を形成する方法
US4652463A (en) Process for depositing a conductive oxide layer
Schwartz et al. Oxide‐substrate and oxide‐oxide chemical reactions in thermally annealed anodic films on GaSb, GaAs, and GaP
US4447469A (en) Process for forming sulfide layers by photochemical vapor deposition
Vogt et al. Plasma-deposited passivation layers for moisture and water protection
EP0674344A2 (en) Gallium oxide thin films
US4590091A (en) Photochemical process for substrate surface preparation
US3798061A (en) Method for forming a single-layer nitride film or a multi-layer nitrude film on a portion of the whole of the surface of a semiconductor substrate or element
JPS6324923B2 (ja)
JPS60258915A (ja) レ−ザ−化学気相沈積方法および装置
US6924241B2 (en) Method of making a silicon nitride film that is transmissive to ultraviolet light
Katz et al. Properties of titanium nitride thin films deposited by rapid‐thermal‐low‐pressure‐metalorganic‐chemical‐vapor‐deposition technique using tetrakis (dimethylamido) titanium precursor
Bergonzo et al. Low pressure photodeposition of silicon nitride films using a xenon excimer lamp
Tejada et al. Hybrid perovskite degradation from an optical perspective: A spectroscopic ellipsometry study from the deep ultraviolet to the middle infrared
JP3491903B2 (ja) 薄膜半導体装置の製造方法
Steinfeld Reactions of photogenerated free radicals at surfaces of electronic materials
JPS5982732A (ja) 半導体装置の製造方法
US4513057A (en) Process for forming sulfide layers
Oertel et al. Growth of thin SiO2 films on clean Si (111) surfaces by low‐pressure oxidation and their evaporation
JPS60249334A (ja) 薄膜形成方法
JPH1050674A (ja) 光吸収膜の形成方法
JPH03236237A (ja) 配線形成方法およびその装置
JPS6187342A (ja) 多重ビ−ム照射Si窒化法
Nara et al. Synchrotron radiation-assisted silicon film growth by irradiation parallel to the substrate
JPH06313800A (ja) X線透過用フィルム

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term