JPH06268229A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH06268229A JPH06268229A JP5247593A JP5247593A JPH06268229A JP H06268229 A JPH06268229 A JP H06268229A JP 5247593 A JP5247593 A JP 5247593A JP 5247593 A JP5247593 A JP 5247593A JP H06268229 A JPH06268229 A JP H06268229A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- polyimide resin
- ultraviolet rays
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】
【目的】 紫外線の照射が必要とされる半導体素子で、
さらに紫外線を透過しない保護膜が必要とされる、相反
する課題を解決する。 【構成】 半導体基板上に構成された半導体素子上の保
護のために設けられた保護膜、例えばポリイミド樹脂膜
に保護の能力を損なわない程度の窓部を開孔して紫外線
が半導体素子に当たるようにした。。 【効果】 ポリイミド樹脂膜のような紫外線を透過しな
い保護膜が必要な半導体素子でも、必要な情報を必要な
半導体素子に、選択的に伝達することが可能となった。
さらに紫外線を透過しない保護膜が必要とされる、相反
する課題を解決する。 【構成】 半導体基板上に構成された半導体素子上の保
護のために設けられた保護膜、例えばポリイミド樹脂膜
に保護の能力を損なわない程度の窓部を開孔して紫外線
が半導体素子に当たるようにした。。 【効果】 ポリイミド樹脂膜のような紫外線を透過しな
い保護膜が必要な半導体素子でも、必要な情報を必要な
半導体素子に、選択的に伝達することが可能となった。
Description
【０００１】
【産業上の利用分野】本発明は、半導体素子の製造工程
が終了した後に、光線、例えば紫外線、レーザー光線等
によって半導体素子の電気的特性を調整する機能を有す
る半導体装置に関する。
が終了した後に、光線、例えば紫外線、レーザー光線等
によって半導体素子の電気的特性を調整する機能を有す
る半導体装置に関する。
【０００２】
【従来の技術】図２によって、従来の半導体装置の構造
例を詳細に説明する。図２は、フラッシュ型電気的書換
え可能なメモリ（ＥＥＰＯＭ）に内蔵された、紫外線消
去型電気的プログラム可能なメモリ（ＥＰＲＯＭ）のリ
ファレンスセルの断面構造図である。まず、第１導電型
の半導体シリコン基板１０１の表面部分に、シリコン熱
酸化膜からなる薄いゲート絶縁膜１０２が形成されてお
り、その上に化学的気相成長（ＣＶＤ）法による多結晶
シリコンからなるフローティングゲート電極１０３、シ
リコン酸化膜・シリコン窒化膜・シリコン酸化膜の３層
絶縁膜からなる積層型ゲート間絶縁膜１０４、ＣＶＤ法
による多結晶シリコンからなるコントロールゲート電極
１０５が、順に、且つ、自己整合的に積層されている。
次に前記フローティングゲート電極１０３に対して自己
整合的に、前記半導体基板１０１の表面近傍部分に、不
純物をイオン注入することにより、第２導電型のソース
領域１０６とドレイン領域１０７が形成されている。さ
らに、前記コントロールゲート電極１０５の上部にはＣ
ＶＤ法による硼素燐化硅酸ガラス（ＢＰＳＧ）からなる
中間絶縁膜１０８が積層されており、これを介してスパ
ッタ法によるアルミニウムからなる金属配線１０９がさ
れている。そして、この金属配線１０９の上には、プラ
ズマＣＶＤ法によるシリコン酸窒化膜（ＳｉＯＮ）から
なる第１層目の保護膜１１０が形成されており、その最
上部にポリイミド樹脂膜からなる第２層目の保護膜１１
１が塗布されている。
例を詳細に説明する。図２は、フラッシュ型電気的書換
え可能なメモリ（ＥＥＰＯＭ）に内蔵された、紫外線消
去型電気的プログラム可能なメモリ（ＥＰＲＯＭ）のリ
ファレンスセルの断面構造図である。まず、第１導電型
の半導体シリコン基板１０１の表面部分に、シリコン熱
酸化膜からなる薄いゲート絶縁膜１０２が形成されてお
り、その上に化学的気相成長（ＣＶＤ）法による多結晶
シリコンからなるフローティングゲート電極１０３、シ
リコン酸化膜・シリコン窒化膜・シリコン酸化膜の３層
絶縁膜からなる積層型ゲート間絶縁膜１０４、ＣＶＤ法
による多結晶シリコンからなるコントロールゲート電極
１０５が、順に、且つ、自己整合的に積層されている。
次に前記フローティングゲート電極１０３に対して自己
整合的に、前記半導体基板１０１の表面近傍部分に、不
純物をイオン注入することにより、第２導電型のソース
領域１０６とドレイン領域１０７が形成されている。さ
らに、前記コントロールゲート電極１０５の上部にはＣ
ＶＤ法による硼素燐化硅酸ガラス（ＢＰＳＧ）からなる
中間絶縁膜１０８が積層されており、これを介してスパ
ッタ法によるアルミニウムからなる金属配線１０９がさ
れている。そして、この金属配線１０９の上には、プラ
ズマＣＶＤ法によるシリコン酸窒化膜（ＳｉＯＮ）から
なる第１層目の保護膜１１０が形成されており、その最
上部にポリイミド樹脂膜からなる第２層目の保護膜１１
１が塗布されている。
【０００３】
【発明が解決しようとする課題】以上で述べた、フラッ
シュ型電気的書換え可能なメモリ（ＥＥＰＯＭ）に内蔵
された、紫外線消去型電気的プログラム可能なメモリ
（ＥＰＲＯＭ）のリファレンスセルは、メモリセルの書
き込み後あるいは消去後のしきい値レベルを判定（ベリ
ファイ）するために、しきい値の比較に用いられるセル
である。このリファレンスセルは、フラッシュ型ＥＥＰ
ＯＭの製造工程中に、例えばプラズマＣＶＤ工程中にプ
ラズマで発生する電荷の影響で、フローティングゲート
電極に電荷が不均一に注入されるので、セルのしきい値
がばらつく。従って、メモリＩＣの製造工程終了後に紫
外線を照射処理を行い、リファレンスセルのしきい値を
紫外線エネルギー平衡レベルに揃える必要がある。
シュ型電気的書換え可能なメモリ（ＥＥＰＯＭ）に内蔵
された、紫外線消去型電気的プログラム可能なメモリ
（ＥＰＲＯＭ）のリファレンスセルは、メモリセルの書
き込み後あるいは消去後のしきい値レベルを判定（ベリ
ファイ）するために、しきい値の比較に用いられるセル
である。このリファレンスセルは、フラッシュ型ＥＥＰ
ＯＭの製造工程中に、例えばプラズマＣＶＤ工程中にプ
ラズマで発生する電荷の影響で、フローティングゲート
電極に電荷が不均一に注入されるので、セルのしきい値
がばらつく。従って、メモリＩＣの製造工程終了後に紫
外線を照射処理を行い、リファレンスセルのしきい値を
紫外線エネルギー平衡レベルに揃える必要がある。
【０００４】しかし、このリファレンスセルの最上部に
は、フラッシュ型ＥＥＰＯＭのＩＣチップにおける割れ
・欠けや傷を防ぐためにポリイミド樹脂膜が塗布されて
いる。このポリイミド樹脂膜は非常に紫外線を透過させ
にくい膜であるため、リファレンスセルの紫外線照射処
理には極めて長時間が必要であり、事実上不可能であっ
た。また、メモリＩＣの製造工程中の、ポリイミド樹脂
を塗布する前に紫外線照射処理を行った場合、製造工程
終了後のリファレンスセルのプログラムしきい値設定に
失敗したときには、そのフラッシュ型ＥＥＰＯＭのＩＣ
は紫外線照射処理が行えないために、不良品となってし
まうという問題があった。
は、フラッシュ型ＥＥＰＯＭのＩＣチップにおける割れ
・欠けや傷を防ぐためにポリイミド樹脂膜が塗布されて
いる。このポリイミド樹脂膜は非常に紫外線を透過させ
にくい膜であるため、リファレンスセルの紫外線照射処
理には極めて長時間が必要であり、事実上不可能であっ
た。また、メモリＩＣの製造工程中の、ポリイミド樹脂
を塗布する前に紫外線照射処理を行った場合、製造工程
終了後のリファレンスセルのプログラムしきい値設定に
失敗したときには、そのフラッシュ型ＥＥＰＯＭのＩＣ
は紫外線照射処理が行えないために、不良品となってし
まうという問題があった。
【０００５】
【課題を解決するための手段】以上に述べた課題を解決
するために、本発明では、リファレンスセル上部のポリ
イミド樹脂膜に紫外線を透過させる窓を開孔した。
するために、本発明では、リファレンスセル上部のポリ
イミド樹脂膜に紫外線を透過させる窓を開孔した。
【０００６】
【作用】上記のごとく、リファレンスセル上部のポリイ
ミド樹脂膜に紫外線を透過させる窓を開孔することによ
り、リファレンスセルの紫外線照射処理が、フラッシュ
型ＥＥＰＯＭのＩＣをプラスチックパッケージに実装す
るまでの任意の時に行えることになった。また、フラッ
シュ型ＥＥＰＯＭのＩＣにおけるリファレンスセルの占
める割合は極めて小さく、ＩＣチップにおける割れ・欠
けや傷を防ぐためのポリイミド樹脂膜塗布効果に何等、
影響を与えないことが判っている。
ミド樹脂膜に紫外線を透過させる窓を開孔することによ
り、リファレンスセルの紫外線照射処理が、フラッシュ
型ＥＥＰＯＭのＩＣをプラスチックパッケージに実装す
るまでの任意の時に行えることになった。また、フラッ
シュ型ＥＥＰＯＭのＩＣにおけるリファレンスセルの占
める割合は極めて小さく、ＩＣチップにおける割れ・欠
けや傷を防ぐためのポリイミド樹脂膜塗布効果に何等、
影響を与えないことが判っている。
【０００７】
【実施例】以下に、本発明の実施例を図面に基づいて詳
細に説明する。図１は、本発明の半導体装置である、フ
ラッシュ型ＥＥＰＯＭに内蔵された、紫外線消去型ＥＰ
ＲＯＭのリファレンスセルの断面構造図である。まず、
第１導電型の半導体シリコン基板１の表面部分に、シリ
コン熱酸化膜からなる薄いゲート絶縁膜２が形成されて
おり、その上にＣＶＤ法による多結晶シリコンからなる
フローティングゲート電極３、シリコン酸化膜・シリコ
ン窒化膜・シリコン酸化膜の３層絶縁膜からなる積層型
ゲート間絶縁膜４、ＣＶＤ法による多結晶シリコンから
なるコントロールゲート電極５が、順に、且つ、自己整
合的に積層されている。
細に説明する。図１は、本発明の半導体装置である、フ
ラッシュ型ＥＥＰＯＭに内蔵された、紫外線消去型ＥＰ
ＲＯＭのリファレンスセルの断面構造図である。まず、
第１導電型の半導体シリコン基板１の表面部分に、シリ
コン熱酸化膜からなる薄いゲート絶縁膜２が形成されて
おり、その上にＣＶＤ法による多結晶シリコンからなる
フローティングゲート電極３、シリコン酸化膜・シリコ
ン窒化膜・シリコン酸化膜の３層絶縁膜からなる積層型
ゲート間絶縁膜４、ＣＶＤ法による多結晶シリコンから
なるコントロールゲート電極５が、順に、且つ、自己整
合的に積層されている。
【０００８】次に前記フローティングゲート電極３に対
して自己整合的に、前記半導体基板１の表面近傍部分
に、不純物をイオン注入することにより、第２導電型の
ソース領域６とドレイン領域７が形成されている。さら
に、前記コントロールゲート電極５の上部にはＣＶＤ法
による硼素燐化硅酸ガラス（ＢＰＳＧ）からなる中間絶
縁膜８が積層されており、これを介してスパッタ法によ
るアルミニウムからなる金属配線９がされている。そし
て、この金属配線９の上には、プラズマＣＶＤ法による
シリコン酸窒化膜（ＳｉＯＮ）からなる第１層目の保護
膜１０が形成されており、その最上部にポリイミド樹脂
膜からなる第２層目の保護膜１１が塗布されている。こ
のポリイミド樹脂膜からなる第２層目の保護膜１１に
は、紫外線１３が透過するような窓１２が開けられてい
る。
して自己整合的に、前記半導体基板１の表面近傍部分
に、不純物をイオン注入することにより、第２導電型の
ソース領域６とドレイン領域７が形成されている。さら
に、前記コントロールゲート電極５の上部にはＣＶＤ法
による硼素燐化硅酸ガラス（ＢＰＳＧ）からなる中間絶
縁膜８が積層されており、これを介してスパッタ法によ
るアルミニウムからなる金属配線９がされている。そし
て、この金属配線９の上には、プラズマＣＶＤ法による
シリコン酸窒化膜（ＳｉＯＮ）からなる第１層目の保護
膜１０が形成されており、その最上部にポリイミド樹脂
膜からなる第２層目の保護膜１１が塗布されている。こ
のポリイミド樹脂膜からなる第２層目の保護膜１１に
は、紫外線１３が透過するような窓１２が開けられてい
る。
【０００９】一般に半導体製造工程で用いられるポリイ
ミド樹脂は、ネガレジストと同様な性質、即ち、初めは
液体であり、半導体素子の表面に塗布して、紫外線の照
射による露光処理を行った部分が硬化し、現像後に残る
ようになっている。従って、ポリイミド樹脂膜からなる
保護膜に紫外線が透過するような窓部を開けるには、窓
部に露光処理の紫外線の当たらないマスクを用いた、通
常のフォトリソグラフ工程により簡単に実現が可能であ
る。
ミド樹脂は、ネガレジストと同様な性質、即ち、初めは
液体であり、半導体素子の表面に塗布して、紫外線の照
射による露光処理を行った部分が硬化し、現像後に残る
ようになっている。従って、ポリイミド樹脂膜からなる
保護膜に紫外線が透過するような窓部を開けるには、窓
部に露光処理の紫外線の当たらないマスクを用いた、通
常のフォトリソグラフ工程により簡単に実現が可能であ
る。
【００１０】
【発明の効果】本発明の半導体装置は、以上説明したよ
うに、ＩＣの保護のために設けられたポリイミド樹脂膜
からなる保護膜に窓部を開孔することにより、ＩＣの保
護の目的を果たしながら、半導体基板上に構成された半
導体素子に必要な情報を選択的に伝達することが可能に
なった。
うに、ＩＣの保護のために設けられたポリイミド樹脂膜
からなる保護膜に窓部を開孔することにより、ＩＣの保
護の目的を果たしながら、半導体基板上に構成された半
導体素子に必要な情報を選択的に伝達することが可能に
なった。
【図１】本発明の半導体装置の製造方法を利用して作製
されたフラッシュ型ＥＥＰＲＯＭのリファレンスセルの
構造断面図である。
されたフラッシュ型ＥＥＰＲＯＭのリファレンスセルの
構造断面図である。
【図２】従来の半導体装置の製造方法を用いて作製され
たフラッシュ型ＥＥＰＲＯＭのリファレンスセルの構造
断面図である。
たフラッシュ型ＥＥＰＲＯＭのリファレンスセルの構造
断面図である。
１ 半導体基板 ２ ゲート絶縁膜 ３ フローティングゲート電極 ４ ポリシリコン間絶縁膜 ５ コントロールゲート電極 ６ ソース領域 ７ ドレイン領域 ８ 中間絶縁膜（ＢＰＳＧ） ９ 金属配線 １０ 第１層目の保護膜（シリコン酸窒化膜） １１ 第２層目の保護膜（ポリイミド樹脂膜） １２ 窓 １３ 紫外線
Claims (1)
- 【請求項１】 半導体基板上に構成された半導体素子に
おいて、前記半導体素子に対する外部環境からの保護の
ために設けられた保護膜に、所定の情報を選択的に前記
半導体素子に伝達することが可能な部分を設けたことを
特徴とした半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5247593A JPH06268229A (ja) | 1993-03-12 | 1993-03-12 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5247593A JPH06268229A (ja) | 1993-03-12 | 1993-03-12 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06268229A true JPH06268229A (ja) | 1994-09-22 |
Family
ID=12915752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5247593A Pending JPH06268229A (ja) | 1993-03-12 | 1993-03-12 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06268229A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008205054A (ja) * | 2007-02-17 | 2008-09-04 | Seiko Instruments Inc | 半導体装置 |
-
1993
- 1993-03-12 JP JP5247593A patent/JPH06268229A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008205054A (ja) * | 2007-02-17 | 2008-09-04 | Seiko Instruments Inc | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6774432B1 (en) | UV-blocking layer for reducing UV-induced charging of SONOS dual-bit flash memory devices in BEOL | |
| US20070032016A1 (en) | Protective layer in memory device and method therefor | |
| JP2764043B2 (ja) | 紫外線透過窒化シリコン | |
| Manos et al. | A self-aligned EPROM structure with superior data retention | |
| US4982250A (en) | Mosture barrier for floating gate transistors | |
| KR910007378B1 (ko) | 자외선소거형 불휘발성 반도체장치 | |
| US5932920A (en) | Nonvolatile memory device and manufacturing method thereof | |
| US7091088B1 (en) | UV-blocking etch stop layer for reducing UV-induced charging of charge storage layer in memory devices in BEOL processing | |
| US5445982A (en) | Method of fabricating nonvolatile semiconductor memory device | |
| US6849896B2 (en) | Flash memory with UV opaque passivation layer | |
| EP0518000B1 (en) | Non-volatile semiconductor memory device and method for manufacturing the same | |
| JPH06268229A (ja) | 半導体装置 | |
| KR20150120370A (ko) | 자외선 소거형의 불휘발성 반도체 장치 | |
| JPH06132542A (ja) | 半導体装置 | |
| JPS6021531A (ja) | 不揮発性半導体メモリ | |
| US8198708B2 (en) | System and method for improving CMOS compatible non volatile memory retention reliability | |
| JPH05299660A (ja) | 半導体装置の製造方法 | |
| JPS5834977A (ja) | 半導体装置の製造方法 | |
| JPS6245075A (ja) | 不揮発性メモリ | |
| JPH0661457A (ja) | Ｒｏｍ の書込方法 | |
| JPS63269554A (ja) | 半導体装置 | |
| KR100447984B1 (ko) | 이이피롬소자및그제조방법 | |
| JPS63310142A (ja) | 半導体記憶装置 | |
| JPS61113272A (ja) | 紫外線消去型半導体記憶装置 | |
| JPS6353703B2 (ja) |