KR20150120370A - 자외선 소거형의 불휘발성 반도체 장치 - Google Patents
자외선 소거형의 불휘발성 반도체 장치 Download PDFInfo
- Publication number
- KR20150120370A KR20150120370A KR1020157022415A KR20157022415A KR20150120370A KR 20150120370 A KR20150120370 A KR 20150120370A KR 1020157022415 A KR1020157022415 A KR 1020157022415A KR 20157022415 A KR20157022415 A KR 20157022415A KR 20150120370 A KR20150120370 A KR 20150120370A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- ultraviolet
- nonvolatile semiconductor
- semiconductor device
- silicon nitride
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 48
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 22
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 17
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 17
- 239000010703 silicon Substances 0.000 claims abstract description 17
- 239000002184 metal Substances 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 3
- 230000001681 protective effect Effects 0.000 abstract description 10
- 238000004519 manufacturing process Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Images
Classifications
-
- H01L27/11504—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3192—Multilayer coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
- H01L23/53295—Stacked insulating layers
-
- H01L27/11514—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
내습성이 높고, 또한, 자외선 소거 가능한 자외선 소거형의 불휘발성 반도체 장치로 하기 위해, 보호막은, 실리콘 질화막(12) 및 실리콘 산질화막(13)을 구비하고, 실리콘 질화막(12) 및 실리콘 산질화막(13)은, 공동하여, 자외선 소거형의 불휘발성 반도체 장치로의 수분 진입을 방지함과 함께, 실리콘 질화막(12)은, 자외선 조사에 의한 불휘발성 반도체 기억 소자(17)의 데이터 소거 시간이 길어지지 않는 막두께를 가진다.
Description
본 발명은, 자외선 소거형의 불휘발성 반도체 장치에 관한 것이다.
반도체 집적 회로로 대표되는 반도체 장치에서는, 반도체 장치가 수분에 의해 침식되는 것이 염려된다. 그래서, 특허 문헌 1에 나타내는 바와 같이, 내습성이 우수한 질화막을 반도체 장치의 표면에 설치함으로써, 반도체 장치로의 수분의 침입을 방지하여, 반도체 장치의 내습성을 높게 하고 있다.
그러나, 특허 문헌 1의 기술이 자외선으로 데이터를 소거할 수 있는 자외선 소거형의 불휘발성 반도체 장치에 적용되면, 질화막에 의해, 반도체 장치의 내습성은 높아지지만, 자외선이 투과하기 어려워지므로, 자외선으로 데이터를 소거할 수 없거나, 혹은 소거하는데 다대한 시간이 걸리게 된다. 그래서, 내습성이 높고, 또한 자외선 소거 가능한 자외선 소거형의 불휘발성 반도체 장치에 적합한 구조가 요망되고 있다.
본 발명은, 상기 과제를 감안하여 이루어진 것이며, 내습성이 높고 또한 자외선 소거 가능한 자외선 소거형의 불휘발성 반도체 장치를 제공한다.
본 발명은, 상기 과제를 해결하기 위해, 자외선 소거형의 불휘발성 반도체 장치에 있어서, 반도체 기판과, 상기 반도체 기판에 형성되는 불휘발성 반도체 기억 소자와, 상기 반도체 기판 상에 형성되는 탑 메탈과, 상기 탑 메탈 상에 형성되는 보호막을 구비하고, 상기 보호막은, 실리콘 질화막 및 실리콘 산질화막을 구비하고, 상기 실리콘 질화막 및 상기 실리콘 산질화막은, 협동하여, 자외선 소거형의 불휘발성 반도체 장치로의 수분 진입을 방지하며, 상기 실리콘 질화막은, 자외선 조사에 의한 상기 불휘발성 반도체 기억 소자의 데이터 소거 시간을 짧게 할 수 있는 막두께를 가지는 것을 특징으로 하는 자외선 소거형의 불휘발성 반도체 장치를 제공한다.
본 발명의 자외선 소거형의 불휘발성 반도체 장치는, 높은 내습성을 가지며, 또한, 자외선 소거 가능하게 된다.
도 1은 자외선 소거형의 불휘발성 반도체 장치의 단면도이다.
도 2는 자외선 소거형의 불휘발성 반도체 장치의 단면도이다.
도 3은 실리콘 질화막의 막두께와 자외선 소거형의 불휘발성 반도체 기억 소자의 데이터 소거 시간의 관계를 나타내는 그래프이다.
도 2는 자외선 소거형의 불휘발성 반도체 장치의 단면도이다.
도 3은 실리콘 질화막의 막두께와 자외선 소거형의 불휘발성 반도체 기억 소자의 데이터 소거 시간의 관계를 나타내는 그래프이다.
이하, 본 발명의 실시 형태에 대해서, 도면을 참조하여 설명한다.
자외선 소거형의 불휘발성 반도체 장치에 대해서 설명한다. 도 1은, 자외선 소거형의 불휘발성 반도체 장치의 단면도이다. 도 3은, 실리콘 질화막의 막두께와 자외선 소거형의 불휘발성 반도체 기억 소자의 데이터 소거 시간의 관계를 나타내는 그래프이다.
자외선 소거형의 불휘발성 반도체 장치는, 반도체 기판(10), 반도체 기판(10)에 형성된 불휘발성 반도체 기억 소자(17), 반도체 기판(10) 상에 형성된 탑 메탈(11), 및, 탑 메탈(11) 상에 형성된 보호막을 가지며, 또한, 탑 메탈(11) 상의 보호막이 제거된 패드 개구부(14)를 일부에 구비하고 있다. 여기서, 보호막은, 실리콘 질화막(12) 및 실리콘 산질화막(13)의 2층으로 이루어져 있다.
패드 개구부(14)로부터는, 탑 메탈(11)의 일부가 노출되어 있으며, 여기로부터 필요한 신호의 주고 받기를 행한다. 실리콘 질화막(12) 및 실리콘 산질화막(13)은, 협동하여, 자외선 소거형의 불휘발성 반도체 장치로의 수분의 진입을 방지한다. 실리콘 질화막(12)은, 두께가 두꺼울수록 자외선을 투과하지 않게 되므로, 자외선 조사에 의한 불휘발성 반도체 기억 소자(17)의 데이터 소거 시간을 짧게 할 수 있는 막두께를 선택하고 있다.
공지의 반도체 제조 프로세스로, EPROM(Erasable Programmable Read Only Memory) 등의 불휘발성 반도체 기억 소자(17)가, 반도체 기판(10)에 형성된다. 그 후, 층간 절연막(도시하지 않음) 등이 적층되고, 탑 메탈(11)이 적층된다. 그 후, 보호막으로서, 실리콘 질화막(12)이 적층되고, 실리콘 산질화막(13)이 적층된다. 그 후, 패드 개구부(14)가, 탑 메탈(11)의 일부 상의 보호막에 형성된다.
여기서, 실리콘 질화막(12)은, 내습성을 확보하기 위해 약 1000옹스트롬 이상의 막두께를 가지도록 형성한다. 또, 도 3에 나타내는 바와 같이, 실리콘 질화막(12)의 막두께가 약 2000옹스트롬을 넘으면, 자외선 소거형의 불휘발성 반도체 기억 소자의 데이터 소거 시간이 급격하게 길어진다. 그 때문에, 실리콘 질화막(12)의 막두께는 약 2000옹스트롬 이하가 되도록 하여, 데이터 소거 시간이 필요 이상으로 길어지지 않도록 할 필요가 있다. 그렇게 함으로써, 제조 공정에 있어서도 불휘발성 반도체 기억 소자(17)의 자외선 소거가 가능하게 된다.
또, 실리콘 산질화막(13)은, 1.65~1.85의 굴절률을 가지며, 또한, 약 7000옹스트롬 이상의 막두께를 가지도록 형성되므로, 내습성을 높게 할 수 있다. 또한, 실리콘 산질화막(13)은, 자외선의 진입을 저해하지 않는다.
이와 같이 함으로써, 자외선 소거형의 불휘발성 반도체 장치는, 높은 내습성을 가짐과 함께, 대량 생산이 가능한 시간에 자외선 소거를 실시하는 것이 가능하게 된다.
또한, 도 1에서는, 실리콘 질화막(12) 상에 실리콘 산질화막(13)을 적층하고 있다. 도시는 하지 않지만, 실리콘 산질화막(13) 상에 실리콘 질화막(12)을 적층해도 된다.
또, 도 2에 나타내는 바와 같이, 보호막으로서 TEOS막(15)을 실리콘 질화막과 실리콘 산질화막의 사이에 추가해도 된다.
10 반도체 기판
11 탑 메탈
12 실리콘 질화막 13 실리콘 산질화막
14 패드 개구부 15 TEOS막
17 불휘발성 반도체 기억 소자
12 실리콘 질화막 13 실리콘 산질화막
14 패드 개구부 15 TEOS막
17 불휘발성 반도체 기억 소자
Claims (4)
- 반도체 기판과,
상기 반도체 기판의 표면에 형성된 자외선 소거형의 불휘발성 반도체 기억 소자와,
상기 반도체 기판 상에 형성된 탑 메탈과,
상기 불휘발성 반도체 기억 소자 및 상기 탑 메탈 상에 형성된, 실리콘 질화막 상에 실리콘 산질화막을 적층한 보호막을 구비한, 자외선 소거형의 불휘발성 반도체 장치. - 청구항 1에 있어서,
상기 실리콘 질화막은 1000옹스트롬 이상 2000옹스트롬 이하의 막두께를 가지는, 자외선 소거형의 불휘발성 반도체 장치. - 청구항 1에 있어서,
상기 실리콘 산질화막은 1.65~1.85의 굴절률을 가지는, 자외선 소거형의 불휘발성 반도체 장치. - 청구항 1에 있어서,
상기 실리콘 질화막과 상기 실리콘 산질화막 사이에 TEOS막을 가지는, 자외선 소거형의 불휘발성 반도체 장치.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013032114A JP2014165191A (ja) | 2013-02-21 | 2013-02-21 | 紫外線消去型の不揮発性半導体装置 |
JPJP-P-2013-032114 | 2013-02-21 | ||
PCT/JP2014/051182 WO2014129252A1 (ja) | 2013-02-21 | 2014-01-22 | 紫外線消去型の不揮発性半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20150120370A true KR20150120370A (ko) | 2015-10-27 |
Family
ID=51391049
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020157022415A KR20150120370A (ko) | 2013-02-21 | 2014-01-22 | 자외선 소거형의 불휘발성 반도체 장치 |
Country Status (7)
Country | Link |
---|---|
US (1) | US9589972B2 (ko) |
EP (1) | EP2960928A4 (ko) |
JP (1) | JP2014165191A (ko) |
KR (1) | KR20150120370A (ko) |
CN (1) | CN105074887A (ko) |
TW (1) | TW201448217A (ko) |
WO (1) | WO2014129252A1 (ko) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10230948B2 (en) * | 2016-02-03 | 2019-03-12 | Mediatek Inc. | Video transmitting system with on-the-fly encoding and on-the-fly delivering and associated video receiving system |
CN106206737B (zh) * | 2016-08-19 | 2019-03-08 | 上海华力微电子有限公司 | 半浮栅晶体管工艺方法 |
CN107123600A (zh) * | 2017-05-19 | 2017-09-01 | 武汉新芯集成电路制造有限公司 | 一种改善晶圆表面缺陷的刻蚀方法 |
CN113809085A (zh) * | 2020-06-17 | 2021-12-17 | 和舰芯片制造(苏州)股份有限公司 | 一种flash存储器的制备方法及flash存储器 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61140155A (ja) * | 1984-12-12 | 1986-06-27 | Hitachi Ltd | 半導体装置 |
JPS6428869A (en) * | 1987-07-23 | 1989-01-31 | Mitsubishi Electric Corp | Semiconductor device |
JPH05299661A (ja) * | 1992-04-17 | 1993-11-12 | Sony Corp | 不揮発性半導体装置 |
JPH05299660A (ja) * | 1992-04-21 | 1993-11-12 | Nippondenso Co Ltd | 半導体装置の製造方法 |
WO1996014657A1 (en) * | 1994-11-07 | 1996-05-17 | Macronix International Co., Ltd. | Integrated circuit passivation process and structure |
US20030082905A1 (en) * | 2001-10-31 | 2003-05-01 | Jen-Ku Hung | Method for forming a uniform damascene profile |
KR100703971B1 (ko) * | 2005-06-08 | 2007-04-06 | 삼성전자주식회사 | 반도체 집적 회로 장치 및 그 제조 방법 |
US7828987B2 (en) * | 2006-03-20 | 2010-11-09 | Applied Materials, Inc. | Organic BARC etch process capable of use in the formation of low K dual damascene integrated circuits |
KR100832715B1 (ko) * | 2006-12-23 | 2008-05-28 | 동부일렉트로닉스 주식회사 | 플래시 메모리 소자의 제조방법 |
-
2013
- 2013-02-21 JP JP2013032114A patent/JP2014165191A/ja active Pending
-
2014
- 2014-01-22 EP EP14754296.3A patent/EP2960928A4/en not_active Withdrawn
- 2014-01-22 WO PCT/JP2014/051182 patent/WO2014129252A1/ja active Application Filing
- 2014-01-22 US US14/769,048 patent/US9589972B2/en active Active
- 2014-01-22 KR KR1020157022415A patent/KR20150120370A/ko not_active Application Discontinuation
- 2014-01-22 CN CN201480009981.4A patent/CN105074887A/zh active Pending
- 2014-02-06 TW TW103103927A patent/TW201448217A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
EP2960928A1 (en) | 2015-12-30 |
WO2014129252A1 (ja) | 2014-08-28 |
TW201448217A (zh) | 2014-12-16 |
JP2014165191A (ja) | 2014-09-08 |
EP2960928A4 (en) | 2016-11-02 |
CN105074887A (zh) | 2015-11-18 |
US20160005744A1 (en) | 2016-01-07 |
US9589972B2 (en) | 2017-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102180503B1 (ko) | 탄소, 산소, 붕소 및 인 중 적어도 1종과 규소 및 질소를 함유하는 재료를 포함하는 집적 구조체 | |
JP4731488B2 (ja) | Beolプロセスにおいて、uvによって誘発されたsonosデュアルビットのフラッシュメモリデバイスの電荷を低減するuvブロック層 | |
KR20150120370A (ko) | 자외선 소거형의 불휘발성 반도체 장치 | |
US8232591B2 (en) | Illuminating efficiency-increasable and light-erasable memory | |
CN101017817B (zh) | 具有紫外线防护及断裂保护功能的钝化层 | |
TW201712879A (en) | Semi-volatile embedded memory with between-fin floating-gate device and method | |
DE102004060442A1 (de) | Verfahren zum Bilden einer Passivierungsschicht eines Halbleiterbauelements und Struktur einer Passivierungsschicht eines Halbleiterbauelements | |
US20120211860A1 (en) | Semiconductor storage device and manufacturing method thereof | |
Park et al. | Novel select gate lateral coupling single poly eNVM for an HVCMOS process | |
JP2007266083A (ja) | 半導体装置およびその製造方法 | |
US20090011603A1 (en) | Method of manufacturing semiconductor device | |
JP5096757B2 (ja) | 半導体装置 | |
KR101291750B1 (ko) | 이이피롬과 그 제조 방법 | |
US8198708B2 (en) | System and method for improving CMOS compatible non volatile memory retention reliability | |
TWI235406B (en) | Semiconductor device and its manufacturing method | |
WO2008108241A1 (ja) | 光情報入出力記録素子 | |
KR101586413B1 (ko) | 단일 폴리 비휘발성 메모리 | |
KR100841845B1 (ko) | 반도체 장치 제조 방법 | |
JP2005310915A (ja) | 半導体装置 | |
JP2015032785A (ja) | 不揮発性半導体記憶装置 | |
TW200715349A (en) | Method for preventing doped boron in the dielectric layer from diffusing into substrate and device thereof | |
KR20100013965A (ko) | 반도체 메모리 소자의 금속 배선 및 이의 제조 방법 | |
JPS61140155A (ja) | 半導体装置 | |
KR20050122646A (ko) | 이이피롬 소자의 제조 방법 | |
KR20100080238A (ko) | 플래시 메모리 소자 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |