JP2001110800A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2001110800A JP2001110800A JP29289599A JP29289599A JP2001110800A JP 2001110800 A JP2001110800 A JP 2001110800A JP 29289599 A JP29289599 A JP 29289599A JP 29289599 A JP29289599 A JP 29289599A JP 2001110800 A JP2001110800 A JP 2001110800A
- Authority
- JP
- Japan
- Prior art keywords
- organic compound
- semiconductor device
- film
- insulating film
- atmosphere
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 プロセス中に半導体ウエハを保管しても、パ
ッシベーション膜などの保護膜を介して雰囲気中の水分
が内部に浸透することを防止できる半導体装置及びその
方法を提供する。 【解決手段】 シリコン基板１１上には、ＬＯＣＯＳ１
２が形成されている。このシリコン基板１１表面には、
ソース領域１３及びドレイン領域１４が形成されてい
る。ソース領域１３とドレイン領域１４との間には、ゲ
ート絶縁膜１５を介してゲート電極１６が形成されてい
る。また、その上には、層間絶縁膜１８が形成されてい
る。層間絶縁膜１８間には、アルミニウム電極１７が形
成されている。層間絶縁膜１８及びアルミニウム電極１
７上には、パッシベーション膜として、第１保護膜１９
及び第２保護膜２０がこの順で形成されている。第２保
護膜２０上には、有機化合物層２１が形成されている。
ッシベーション膜などの保護膜を介して雰囲気中の水分
が内部に浸透することを防止できる半導体装置及びその
方法を提供する。 【解決手段】 シリコン基板１１上には、ＬＯＣＯＳ１
２が形成されている。このシリコン基板１１表面には、
ソース領域１３及びドレイン領域１４が形成されてい
る。ソース領域１３とドレイン領域１４との間には、ゲ
ート絶縁膜１５を介してゲート電極１６が形成されてい
る。また、その上には、層間絶縁膜１８が形成されてい
る。層間絶縁膜１８間には、アルミニウム電極１７が形
成されている。層間絶縁膜１８及びアルミニウム電極１
７上には、パッシベーション膜として、第１保護膜１９
及び第２保護膜２０がこの順で形成されている。第２保
護膜２０上には、有機化合物層２１が形成されている。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に係わり、特に、プロセス中に半導体ウエハ
を保管しても、パッシベーション膜などの保護膜を介し
て雰囲気中の水分が内部に浸透することを防止できる半
導体装置及びその製造方法に関する。
の製造方法に係わり、特に、プロセス中に半導体ウエハ
を保管しても、パッシベーション膜などの保護膜を介し
て雰囲気中の水分が内部に浸透することを防止できる半
導体装置及びその製造方法に関する。
【０００２】
【従来の技術】半導体装置の製造工程においては、ＩＣ
を構成する素子領域を保護するために、この素子領域の
上方に保護膜であるパッシベーション膜を形成する。例
えば、ＭＯＳ型トランジスタのソース領域及びドレイン
領域にアルミニウム電極を形成した後に、その上に層間
絶縁膜を形成し、さらにその上にパッシベーション膜、
例えばＳｉＯ2とＳｉ3Ｎ4の積層膜を形成する。
を構成する素子領域を保護するために、この素子領域の
上方に保護膜であるパッシベーション膜を形成する。例
えば、ＭＯＳ型トランジスタのソース領域及びドレイン
領域にアルミニウム電極を形成した後に、その上に層間
絶縁膜を形成し、さらにその上にパッシベーション膜、
例えばＳｉＯ2とＳｉ3Ｎ4の積層膜を形成する。
【０００３】このようにパッシベーション膜を形成した
後の半導体ウエハは、通常ウエハボックスに保管され、
次の工程に搬送され、後工程に供されることになる。
後の半導体ウエハは、通常ウエハボックスに保管され、
次の工程に搬送され、後工程に供されることになる。
【０００４】
【発明が解決しようとする課題】しかしながら、パッシ
ベーション膜形成後の半導体ウエハをウエハボックスで
長期間保管しておくと、ウエハボックス内の雰囲気中の
水分がパッシベーション膜を通して内部（素子領域内
部）に浸透してしまうことがある。
ベーション膜形成後の半導体ウエハをウエハボックスで
長期間保管しておくと、ウエハボックス内の雰囲気中の
水分がパッシベーション膜を通して内部（素子領域内
部）に浸透してしまうことがある。
【０００５】上述したように、アルミニウム電極を使用
している場合には、内部に浸透した水分により、アルミ
ニウム電極を腐食させてしまい、半導体装置の不良を発
生させるという問題がある。
している場合には、内部に浸透した水分により、アルミ
ニウム電極を腐食させてしまい、半導体装置の不良を発
生させるという問題がある。
【０００６】本発明はかかる点に鑑みてなされたもので
あり、プロセス中に半導体ウエハを保管しても、パッシ
ベーション膜などの保護膜を介して雰囲気中の水分が内
部に浸透することを防止できる半導体装置及びその製造
方法を提供することを目的とする。
あり、プロセス中に半導体ウエハを保管しても、パッシ
ベーション膜などの保護膜を介して雰囲気中の水分が内
部に浸透することを防止できる半導体装置及びその製造
方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記課題を解決するため
に、本発明は以下の手段を講じた。
に、本発明は以下の手段を講じた。
【０００８】本発明は、基板上に形成された金属配線を
覆うようにして設けられた絶縁膜と、前記絶縁膜上に形
成された有機化合物層と、を具備し、前記有機化合物層
は、前記絶縁膜を形成した後の基板を、前記有機化合物
層を構成する有機化合物の雰囲気内で所定時間放置する
ことにより形成されたことを特徴とする半導体装置を提
供する。
覆うようにして設けられた絶縁膜と、前記絶縁膜上に形
成された有機化合物層と、を具備し、前記有機化合物層
は、前記絶縁膜を形成した後の基板を、前記有機化合物
層を構成する有機化合物の雰囲気内で所定時間放置する
ことにより形成されたことを特徴とする半導体装置を提
供する。
【０００９】この構成によれば、形成した絶縁膜（保護
膜）上に有機化合物層を形成して表面上を撥水性にする
ので、雰囲気中の水分が内部に浸透することを防止する
ことができる。これにより、耐湿性に優れた保護膜を有
する半導体装置を実現することができる。
膜）上に有機化合物層を形成して表面上を撥水性にする
ので、雰囲気中の水分が内部に浸透することを防止する
ことができる。これにより、耐湿性に優れた保護膜を有
する半導体装置を実現することができる。
【００１０】本発明の半導体装置においては、前記有機
化合物は、シロキサン系の有機化合物であることが好ま
しい。また、本発明の半導体装置においては、前記有機
化合物層は、０．２ｎｇ／ｃｍ2以上で有機化合物を有
することが好ましい。これらの構成により、有機化合物
層に十分な撥水性を発揮させることができる。
化合物は、シロキサン系の有機化合物であることが好ま
しい。また、本発明の半導体装置においては、前記有機
化合物層は、０．２ｎｇ／ｃｍ2以上で有機化合物を有
することが好ましい。これらの構成により、有機化合物
層に十分な撥水性を発揮させることができる。
【００１１】また、本発明は、基板上に形成された金属
配線を覆うように絶縁膜を形成する工程と、前記絶縁膜
を形成した基板を、有機化合物雰囲気内に所定時間放置
する工程と、を具備することを特徴とする半導体装置の
製造方法を提供する。
配線を覆うように絶縁膜を形成する工程と、前記絶縁膜
を形成した基板を、有機化合物雰囲気内に所定時間放置
する工程と、を具備することを特徴とする半導体装置の
製造方法を提供する。
【００１２】この方法によれば、絶縁膜（及び保護膜）
を形成した基板を有機化合物雰囲気内に所定時間放置す
るので、絶縁膜（及び保護膜）上に有機化合物層を形成
することができる。これにより、表面上を撥水性にする
ことができ、これにより雰囲気中の水分が内部に浸透す
ることを防止することができる。
を形成した基板を有機化合物雰囲気内に所定時間放置す
るので、絶縁膜（及び保護膜）上に有機化合物層を形成
することができる。これにより、表面上を撥水性にする
ことができ、これにより雰囲気中の水分が内部に浸透す
ることを防止することができる。
【００１３】本発明の半導体装置の製造方法において
は、前記有機化合物として、シロキサン系の有機化合物
を用いることが好ましい。また、本発明の半導体装置の
製造方法においては、前記有機化合物雰囲気は、有機化
合物濃度が１５０ｐｐｂ以上であり、前記所定時間は６
時間以上であることが好ましい。これらの方法により、
絶縁膜上に十分な撥水性を発揮する有機化合物層を形成
することができる。
は、前記有機化合物として、シロキサン系の有機化合物
を用いることが好ましい。また、本発明の半導体装置の
製造方法においては、前記有機化合物雰囲気は、有機化
合物濃度が１５０ｐｐｂ以上であり、前記所定時間は６
時間以上であることが好ましい。これらの方法により、
絶縁膜上に十分な撥水性を発揮する有機化合物層を形成
することができる。
【００１４】
【発明の実施の形態】本発明者は、プロセス中に形成さ
れたパッシベーション膜などの保護膜、絶縁膜上の水分
に対する特性の変化に着目し、これらの膜表面は時間経
過と共に親水性になることを見出し、本発明をするに至
った。
れたパッシベーション膜などの保護膜、絶縁膜上の水分
に対する特性の変化に着目し、これらの膜表面は時間経
過と共に親水性になることを見出し、本発明をするに至
った。
【００１５】すなわち、本発明の骨子は、パッシベーシ
ョン膜などの保護膜、絶縁膜上に有機化合物層を形成し
て、その表面を撥水性に保ち、雰囲気中の水分が半導体
装置内部に浸透するのを防止することである。
ョン膜などの保護膜、絶縁膜上に有機化合物層を形成し
て、その表面を撥水性に保ち、雰囲気中の水分が半導体
装置内部に浸透するのを防止することである。
【００１６】以下、本発明の実施の形態について、添付
図面を参照して詳細に説明する。
図面を参照して詳細に説明する。
【００１７】図２は、本発明の一実施の形態に係る半導
体装置を示す断面図である。図中１１は、半導体基板で
あるシリコン基板を示す。シリコン基板１１の表面側に
は、所定の間隔をおいてＬＯＣＯＳ酸化膜１２が形成さ
れており、ＬＯＣＯＳ酸化膜１２の相互間に素子領域が
形成されている。
体装置を示す断面図である。図中１１は、半導体基板で
あるシリコン基板を示す。シリコン基板１１の表面側に
は、所定の間隔をおいてＬＯＣＯＳ酸化膜１２が形成さ
れており、ＬＯＣＯＳ酸化膜１２の相互間に素子領域が
形成されている。
【００１８】この素子領域のシリコン基板１１表面に
は、所定の深さのソース領域１３及びドレイン領域１４
が形成されている。ソース領域１３とドレイン領域１４
との間であって、シリコン基板１１上には、ゲート絶縁
膜１５を介してゲート電極１６が形成されている。ま
た、ＬＯＣＯＳ酸化膜１２、ソース領域１３、ゲート電
極１６、及びドレイン領域１４の上には、層間絶縁膜１
８が形成されている。この層間絶縁膜１８間には、アル
ミニウム電極１７が形成されており、このアルミニウム
電極１７は、ソース領域１３及びドレイン領域１４にそ
れぞれ電気的に接続されている。
は、所定の深さのソース領域１３及びドレイン領域１４
が形成されている。ソース領域１３とドレイン領域１４
との間であって、シリコン基板１１上には、ゲート絶縁
膜１５を介してゲート電極１６が形成されている。ま
た、ＬＯＣＯＳ酸化膜１２、ソース領域１３、ゲート電
極１６、及びドレイン領域１４の上には、層間絶縁膜１
８が形成されている。この層間絶縁膜１８間には、アル
ミニウム電極１７が形成されており、このアルミニウム
電極１７は、ソース領域１３及びドレイン領域１４にそ
れぞれ電気的に接続されている。
【００１９】層間絶縁膜１８及びアルミニウム電極１７
上には、パッシベーション膜として、第１保護膜１９及
び第２保護膜２０がこの順で形成されている。ここで
は、第１保護膜１９はＳｉＯ2で構成されており、第２
保護膜２０はＳｉ3Ｎ4で構成されている。さらに、第２
保護膜２０上には、有機化合物層２１が形成されてい
る。
上には、パッシベーション膜として、第１保護膜１９及
び第２保護膜２０がこの順で形成されている。ここで
は、第１保護膜１９はＳｉＯ2で構成されており、第２
保護膜２０はＳｉ3Ｎ4で構成されている。さらに、第２
保護膜２０上には、有機化合物層２１が形成されてい
る。
【００２０】この有機化合物層２１は、有機化合物層２
１上に付着した水滴２２の接触角が約４０°以上となる
ような撥水性を有する材料で構成することが好ましい。
このような材料としては、ジメチルポリシロキサンなど
のシロキサン系の有機化合物、ジオクチルフタレート
（ＤＯＰ）、ジブチルフタレート（ＤＢＰ）、フタル酸
エステルなどを挙げることができる。また、この有機化
合物層２１は、０．２ｎｇ／ｃｍ2以上で上記有機化合
物を有することが好ましく、より好ましくは０．２６５
ｎｇ／ｃｍ2以上である。この含有量は、ＧＣ−ＭＳ法
で測定することができる。有機化合物層２１は、これら
の材料や含有量により、十分な撥水性を発揮することが
できる。
１上に付着した水滴２２の接触角が約４０°以上となる
ような撥水性を有する材料で構成することが好ましい。
このような材料としては、ジメチルポリシロキサンなど
のシロキサン系の有機化合物、ジオクチルフタレート
（ＤＯＰ）、ジブチルフタレート（ＤＢＰ）、フタル酸
エステルなどを挙げることができる。また、この有機化
合物層２１は、０．２ｎｇ／ｃｍ2以上で上記有機化合
物を有することが好ましく、より好ましくは０．２６５
ｎｇ／ｃｍ2以上である。この含有量は、ＧＣ−ＭＳ法
で測定することができる。有機化合物層２１は、これら
の材料や含有量により、十分な撥水性を発揮することが
できる。
【００２１】このように、上記半導体装置は、絶縁膜上
に有機化合物層が形成されているので、表面上を撥水性
にすることができ、雰囲気中の水分が内部に浸透するこ
とを防止することができる。その結果、耐湿性に優れた
半導体装置を実現することができる。
に有機化合物層が形成されているので、表面上を撥水性
にすることができ、雰囲気中の水分が内部に浸透するこ
とを防止することができる。その結果、耐湿性に優れた
半導体装置を実現することができる。
【００２２】次に、上記構成を有する半導体装置の製造
方法について説明する。
方法について説明する。
【００２３】シリコン基板１１の表面側に、素子領域を
区画するＬＯＣＯＳ酸化膜１２を形成する。次いで、シ
リコン基板１１表面上にゲート絶縁膜１５及びゲート電
極１６用の膜を形成し、パターニングする。そして、ゲ
ート電極をマスクとしてシリコン基板１１表面に、所定
の深さのソース領域１３及びドレイン領域１４を形成す
る。このソース領域１３及びドレイン領域１４は、例え
ば熱拡散法やイオン注入法などで不純物元素をシリコン
基板１１中にドーピングすることにより形成する。
区画するＬＯＣＯＳ酸化膜１２を形成する。次いで、シ
リコン基板１１表面上にゲート絶縁膜１５及びゲート電
極１６用の膜を形成し、パターニングする。そして、ゲ
ート電極をマスクとしてシリコン基板１１表面に、所定
の深さのソース領域１３及びドレイン領域１４を形成す
る。このソース領域１３及びドレイン領域１４は、例え
ば熱拡散法やイオン注入法などで不純物元素をシリコン
基板１１中にドーピングすることにより形成する。
【００２４】次いで、ＬＯＣＯＳ酸化膜１２、ソース領
域１３、ゲート電極１６、及びドレイン領域１４上に層
間絶縁膜１８を形成し、層間絶縁膜１８にソース領域１
３，ドレイン領域１４に達する開口部を設ける。さら
に、層間絶縁膜１８にアルミニウム層を形成し、パター
ニングすることにより、ソース領域１３及びドレイン領
域１４にそれぞれ電気的に接続するアルミニウム電極１
７を形成する。
域１３、ゲート電極１６、及びドレイン領域１４上に層
間絶縁膜１８を形成し、層間絶縁膜１８にソース領域１
３，ドレイン領域１４に達する開口部を設ける。さら
に、層間絶縁膜１８にアルミニウム層を形成し、パター
ニングすることにより、ソース領域１３及びドレイン領
域１４にそれぞれ電気的に接続するアルミニウム電極１
７を形成する。
【００２５】次いで、層間絶縁膜１８及びアルミニウム
電極１７上に、パッシベーション膜として、第１保護膜
１９であるＳｉＯ2膜をＣＶＤ法により形成し、次い
で、第１保護膜１９上に第２保護膜２０であるＳｉ3Ｎ4
膜をプラズマＣＶＤ法により形成する。
電極１７上に、パッシベーション膜として、第１保護膜
１９であるＳｉＯ2膜をＣＶＤ法により形成し、次い
で、第１保護膜１９上に第２保護膜２０であるＳｉ3Ｎ4
膜をプラズマＣＶＤ法により形成する。
【００２６】次いで、図１に示すように、ここまで成膜
した半導体ウエハＷをウエハカセット４に複数枚収納
し、このウエハカセット４を密閉型の処理容器（ウエハ
ストッカ）１内に載置する。なお、この処理容器１に
は、雰囲気ガス供給管２が取り付けられており、この雰
囲気ガス供給管２は、図示しない雰囲気ガス供給部に接
続されている。また、雰囲気ガス供給管２には、バルブ
３が取り付けられており、バルブ３の開閉により雰囲気
ガスを容器内部５に供給・停止するようになっている。
した半導体ウエハＷをウエハカセット４に複数枚収納
し、このウエハカセット４を密閉型の処理容器（ウエハ
ストッカ）１内に載置する。なお、この処理容器１に
は、雰囲気ガス供給管２が取り付けられており、この雰
囲気ガス供給管２は、図示しない雰囲気ガス供給部に接
続されている。また、雰囲気ガス供給管２には、バルブ
３が取り付けられており、バルブ３の開閉により雰囲気
ガスを容器内部５に供給・停止するようになっている。
【００２７】半導体ウエハＷを収納したウエハカセット
４を載置した処理容器１内に雰囲気ガスであるジメチル
ポリシロキサンガスを供給して容器内部５を有機化合物
雰囲気とする。そして、この状態で所定時間放置する。
ここで、放置する時間としては、所定量の有機化合物を
含む有機化合物層２１を第２保護膜２０上に形成するた
めに、６時間以上であることが望ましい。また、雰囲気
ガスの濃度としては、１５０ｐｐｂ以上（ＧＣ−ＭＳ法
で測定）であることが好ましい。
４を載置した処理容器１内に雰囲気ガスであるジメチル
ポリシロキサンガスを供給して容器内部５を有機化合物
雰囲気とする。そして、この状態で所定時間放置する。
ここで、放置する時間としては、所定量の有機化合物を
含む有機化合物層２１を第２保護膜２０上に形成するた
めに、６時間以上であることが望ましい。また、雰囲気
ガスの濃度としては、１５０ｐｐｂ以上（ＧＣ−ＭＳ法
で測定）であることが好ましい。
【００２８】なお、ジメチルポリシロキサンガスを用い
る場合には、架橋剤であるケトオキシムシランを併用す
ることが好ましい。
る場合には、架橋剤であるケトオキシムシランを併用す
ることが好ましい。
【００２９】上記方法により、成膜及び有機化合物層形
成を行った半導体装置をＥＳＣＡにより測定したとこ
ろ、有機化合物層が確認され、しかも接触角４０°以上
の撥水性を有することが確認された。この半導体装置
は、アルミニウム電極の腐食などがなく良好であった。
成を行った半導体装置をＥＳＣＡにより測定したとこ
ろ、有機化合物層が確認され、しかも接触角４０°以上
の撥水性を有することが確認された。この半導体装置
は、アルミニウム電極の腐食などがなく良好であった。
【００３０】このように、絶縁膜（及び保護膜）を形成
した基板を有機化合物雰囲気内に所定時間放置するの
で、絶縁膜（及び保護膜）上に有機化合物層を形成する
ことができる。これにより、表面上を撥水性にすること
ができ、これにより雰囲気中の水分が内部に浸透するこ
とを防止することができる。
した基板を有機化合物雰囲気内に所定時間放置するの
で、絶縁膜（及び保護膜）上に有機化合物層を形成する
ことができる。これにより、表面上を撥水性にすること
ができ、これにより雰囲気中の水分が内部に浸透するこ
とを防止することができる。
【００３１】本発明は上記実施の形態に限定されず、種
々変更して実施することが可能である。例えば、パッシ
ベーション膜や層間絶縁膜の材料や厚さ、成膜方法など
については、上記実施の形態に限定されず、適宜変更し
て実施することができる。
々変更して実施することが可能である。例えば、パッシ
ベーション膜や層間絶縁膜の材料や厚さ、成膜方法など
については、上記実施の形態に限定されず、適宜変更し
て実施することができる。
【００３２】また、上記実施の形態においては、密閉し
た処理容器（デシケータ）内に雰囲気ガスとして有機化
合物ガスを導入して有機化合物層を形成する場合につい
て説明しているが、本発明は、密閉していない状態（単
なる保管庫）でパッシベーション膜上に有機化合物層を
形成する場合にも適用することができる。
た処理容器（デシケータ）内に雰囲気ガスとして有機化
合物ガスを導入して有機化合物層を形成する場合につい
て説明しているが、本発明は、密閉していない状態（単
なる保管庫）でパッシベーション膜上に有機化合物層を
形成する場合にも適用することができる。
【００３３】
【発明の効果】以上説明したように本発明の半導体装置
は、絶縁膜上に有機化合物層が形成されているので、表
面上を撥水性にすることができ、雰囲気中の水分が内部
に浸透することを防止することができる。これにより、
耐湿性に優れた保護膜を有する半導体装置を実現するこ
とができる。
は、絶縁膜上に有機化合物層が形成されているので、表
面上を撥水性にすることができ、雰囲気中の水分が内部
に浸透することを防止することができる。これにより、
耐湿性に優れた保護膜を有する半導体装置を実現するこ
とができる。
【００３４】また、本発明の半導体装置の製造方法は、
絶縁膜を形成した基板を有機化合物雰囲気内に所定時間
放置するので、絶縁膜上に有機化合物層を形成すること
ができる。これにより、表面上を撥水性にすることがで
き、これにより雰囲気中の水分が内部に浸透することを
防止することができる。したがって、耐湿性に優れた保
護膜を有する半導体装置を得ることができる。
絶縁膜を形成した基板を有機化合物雰囲気内に所定時間
放置するので、絶縁膜上に有機化合物層を形成すること
ができる。これにより、表面上を撥水性にすることがで
き、これにより雰囲気中の水分が内部に浸透することを
防止することができる。したがって、耐湿性に優れた保
護膜を有する半導体装置を得ることができる。
【図１】本発明の一実施の形態に係る半導体装置の製造
方法に使用する処理容器の構成を示す図である。
方法に使用する処理容器の構成を示す図である。
【図２】本発明の一実施の形態に係る半導体装置を示す
断面図である。
断面図である。
１…処理容器 ２…雰囲気ガス供給管 ３…バルブ ４…ウエハカセット ５…容器内部 １１…シリコン基板 １２…ＬＯＣＯＳ １３…ソース領域 １４…ドレイン領域 １５…ゲート酸化膜 １６…ゲート電極、 １７…アルミニウム電極 １８…層間絶縁膜 １９…第１保護膜 ２０…第２保護膜 ２１…有機化合物層 ２２…水滴
Claims (6)
- 【請求項１】 基板上に形成された金属配線を覆うよう
にして設けられた絶縁膜と、 前記絶縁膜上に形成された有機化合物層と、を具備し、 前記有機化合物層は、前記絶縁膜を形成した後の基板
を、前記有機化合物層を構成する有機化合物の雰囲気内
で所定時間放置することにより形成されたことを特徴と
する半導体装置。 - 【請求項２】 前記有機化合物は、シロキサン系の有機
化合物であることを特徴とする請求項１記載の半導体装
置。 - 【請求項３】 前記有機化合物層は、０．２ｎｇ／ｃｍ
2以上で有機化合物を有することを特徴とする請求項１
記載の半導体装置。 - 【請求項４】 基板上に形成された金属配線を覆うよう
に絶縁膜を形成する工程と、 前記絶縁膜を形成した基板を、有機化合物雰囲気内に所
定時間放置する工程と、を具備することを特徴とする半
導体装置の製造方法。 - 【請求項５】 前記有機化合物として、シロキサン系の
有機化合物を用いることを特徴とする請求項４記載の半
導体装置の製造方法。 - 【請求項６】 前記有機化合物雰囲気は、有機化合物濃
度が１５０ｐｐｂ以上であり、前記所定時間は６時間以
上であることを特徴とする請求項４記載の半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29289599A JP2001110800A (ja) | 1999-10-14 | 1999-10-14 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29289599A JP2001110800A (ja) | 1999-10-14 | 1999-10-14 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001110800A true JP2001110800A (ja) | 2001-04-20 |
Family
ID=17787785
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29289599A Withdrawn JP2001110800A (ja) | 1999-10-14 | 1999-10-14 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001110800A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006217253A (ja) * | 2005-02-03 | 2006-08-17 | Epson Toyocom Corp | 圧電振動素子、圧電振動子、圧電発振器、周波数安定化方法、及び圧電振動子の製造方法 |
-
1999
- 1999-10-14 JP JP29289599A patent/JP2001110800A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006217253A (ja) * | 2005-02-03 | 2006-08-17 | Epson Toyocom Corp | 圧電振動素子、圧電振動子、圧電発振器、周波数安定化方法、及び圧電振動子の製造方法 |
| US8166621B2 (en) | 2005-02-03 | 2012-05-01 | Seiko Epson Corporation | Method of stabilizing a frequency of a piezoelectric vibration element |
| US8281467B2 (en) | 2005-02-03 | 2012-10-09 | Seiko Epson Corporation | Method of manufacturing a piezoelectric vibrator |
| US8732924B2 (en) | 2005-02-03 | 2014-05-27 | Seiko Epson Corporation | Method of manufacturing a piezoelectric vibrator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6225656B1 (en) | Ferroelectric integrated circuit with protective layer incorporating oxygen and method for fabricating same | |
| KR100350166B1 (ko) | 수소노광에 저반응성을 가진 강유전성집적회로와 그 제조방법 | |
| US6462403B1 (en) | Semiconductor device comprising thin film transistors having a passivation film formed thereon | |
| KR100808537B1 (ko) | 반도체 장치의 제조 방법 | |
| JP2005078946A5 (ja) | ||
| US6627462B1 (en) | Semiconductor device having a capacitor and method for the manufacture thereof | |
| WO2003049147A2 (en) | Integrated circuits including metal oxide and hydrogen barrier layers and their method of fabrication | |
| TW291598B (en) | Manufacturing method for semiconductor device | |
| US5208174A (en) | Method for manufacturing a nonvolatile semiconductor memory device | |
| TW200830555A (en) | Thin film semiconductor device, display, and method for manufacturing thin film semiconductor device | |
| KR20000035034A (ko) | 자체정렬된 수소배리어층을 갖는 집적회로 및 그의 제조방법 | |
| CN1236987A (zh) | 制造铁电集成电路的方法 | |
| US20050272171A1 (en) | Method for manufacturing ferroelectric capacitor, method for manufacturing ferroelectric memory, ferroelectric capacitor and ferroelectric memory | |
| US6933549B2 (en) | Barrier material | |
| JP2001110800A (ja) | 半導体装置及びその製造方法 | |
| US6531378B2 (en) | Method for processing wafer by applying layer to protect the backside during a tempering step and removing contaminated portions of the layer | |
| JPH03179778A (ja) | 薄膜半導体形成用絶縁基板 | |
| JP5045101B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0555199A (ja) | 半導体装置 | |
| US6730560B2 (en) | Method for fabricating semiconductor device | |
| JPS6021531A (ja) | 不揮発性半導体メモリ | |
| JP2011119417A (ja) | 半導体装置の製造方法 | |
| JP2810649B2 (ja) | 半導体装置 | |
| JP2001267519A (ja) | 強誘電体装置の製造方法及び強誘電体装置 | |
| TWI329134B (en) | Method for mitigating chemical vapor deposition phosphorus doping oxide surface induced defects |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070109 |