JPS60211077A - 合金導電膜の形成方法 - Google Patents

合金導電膜の形成方法

Info

Publication number
JPS60211077A
JPS60211077A JP6796284A JP6796284A JPS60211077A JP S60211077 A JPS60211077 A JP S60211077A JP 6796284 A JP6796284 A JP 6796284A JP 6796284 A JP6796284 A JP 6796284A JP S60211077 A JPS60211077 A JP S60211077A
Authority
JP
Japan
Prior art keywords
substrate
alloy
electrically conductive
gaseous
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6796284A
Other languages
English (en)
Other versions
JPH036992B2 (ja
Inventor
Akinori Shimizu
了典 清水
Misao Saga
佐賀 操
Kazuo Matsuzaki
松崎 一夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Corporate Research and Development Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Corporate Research and Development Ltd filed Critical Fuji Electric Corporate Research and Development Ltd
Priority to JP6796284A priority Critical patent/JPS60211077A/ja
Publication of JPS60211077A publication Critical patent/JPS60211077A/ja
Publication of JPH036992B2 publication Critical patent/JPH036992B2/ja
Granted legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/48Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating by irradiation, e.g. photolysis, radiolysis, particle radiation
    • C23C16/483Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating by irradiation, e.g. photolysis, radiolysis, particle radiation using coherent light, UV to IR, e.g. lasers

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は、例えばAJとStの合金などからなる合金導
電膜を基体上に形成する方法に関する・〔従来技術とそ
の問題点〕 A!導電膜は半導体装置O81基板上の配線等に多く用
いられるが、 AJが81と合金してアロイスパイクが
生じ、内部接合を貫通して所望の特性が得られkいこと
がある。従って予めAnにStを合金させて導電膜を形
成し、基板のStが合金するのを防止することが行われ
る。あるいはAIはエレクトロマイクレージョンを起こ
しやすいので、その対策としてAl−Cu合金あるいt
lAl−8t−Cu合金により導電膜を形成することも
ある@このような合金導電膜の形成は、従来蒸着法やス
パッタリング法で行われるのが一般的であった。しかし
スパッタリングは言うに及ばず、蒸着法でさえも導電膜
の構成原子がかなシ大きな運動エネルギーを持って基板
に衝突するために、基体に損傷を与えるという現象があ
り、特にシリコン基板の場合には基板に作り込まれてデ
バイスの特性を劣化させる問題がある。そのため、蒸着
あるいはスパッタリング工程後に必ずアニール工程を施
さねばならなかった◇また、これらの方法では、たとえ
マスクを使用しても堆積粒子がマスクの下側に廻シ込む
ため、μm程度の微細なパターンを堆積工程と同時に形
成することは不可能であり、堆積後のリソ゛グラフイエ
程が必須であった。さらに、例えばSl基板上のM−8
1合金導電膜において抹、基板との界面における合金組
成が重要であり、S1濃度が高すぎると接触成を精密に
制御しなければならず、それよシ上側の層では電気抵抗
の減少のため、むしろS1濃度の低いことが望ましい。
しかし従来の方法では、膜中の成分元素濃度をそのよう
に微妙に変化させることは困難であった〇 〔発明の目的〕 本発明は、上述の欠点を除去して基体上の合金導電膜の
形成が基体へ好ましくない影響を及埋すことな〈実施で
き、また微細パターンの形成あるいは膜中の成分元素の
濃度の微妙な調整が可能な方法を提供することを目的と
する。
〔発明の要点〕
本発明によれば、基体表面に合金成分元素のすべてを含
む反応ガスを接触させ、光の照射によp反応エネルギー
を与えることによって反応ガスよシ合金導電膜を基体上
に成長させることにより上記の目的が達成される。照射
光としては、必要な反応エネルギーに対応する波長よシ
短いが、吸収が著しくなるほど短くない波長をもつ光が
望ましく、そのため1000〜6000Aの波長の紫外
乃至可視領域のレーザ光が有効に用いられる。
〔発明の実施例〕
以下、本発明の実施のための装置を示す第1図を引用し
てシリコン基板上の酸化シリコン膜の上にシリコン含有
アルミニウム配線を形成する実施例について説明する0
1μm厚さの酸化シリコン膜を被着したシリコン基板1
を反応室2内に収容し、反応室内を真空ポンプ3により
排気し、他側より〜≦シ、。−2−24よよ□□11□
ゎえ100 ml/mのAJ?(CH3)ガスをボンベ
5よシ、10ml/―のS iH4ガスをボンベ6より
、またキャリヤガスとして3000 m17”のHeガ
スをボンベ7よシ導入して100Torr前後の圧力に
保つ0そこへArFエキシマレーザの1930X発振光
8を鏡9、レンズ10を介して基板1上に焦点を入射さ
せる。基板上で光ビームの径は2μm1パワ一密度は5
 MW/−である。ビームを図示しない格子の転回、シ
ャッタの開閉等を利用してシリコン基板1の所定の領域
上を走査すれば、2.5μm幅の1t16のシリコンを
含むアルミニウム/シリコン合金配線パター/が得られ
る。もちろんビームの全面走査により基板1上を合金導
電膜で全面被覆することもできる。
本発明は上記の実施例にとどまらず、使用ガス、使用光
源を変えることによ?) 、AI−81−Cu合金ある
いはその他の各種金属の組合せからなる合金の導電膜を
容易に形成することができる。反応ガスとしては、各成
分金属に対するアルキル金属ガスを混合することが有効
である0膜厚方向において合金成分濃度を変化させよう
とするときは、各成分金属に対する配合ガスの混合比、
すなわち流量比を調整することによシ容易に可能である
〇〔発明の効果〕 本発明は、混合ガスを用いた光CVD法によシ基体上に
合金導電膜を堆積するもので、合金の構成原子が基体に
衝突しないので損傷を与えることなく、照射光を絞って
走査することによシ堆積と同時に所望の微細形状のパタ
ーンの形成が可能であシ、また生ずる導電膜は段差被覆
性が優れている等、各a製品において本発明によシ得ら
れる効果はすこぶる大きい。
【図面の簡単な説明】
第1図は本発明の一実施例のための装置の断面図である
。 1・・・・・・シリコン基板、2・・・・・・反応室、
5・・・・・・AI(C)13)3ポンベ、6・・・・
・・SiH4ボンベ、7・・・・・・leボンベ、8・
・・・・・ArFエキシマレーサ光。

Claims (1)

  1. 【特許請求の範囲】 1)基体表面に合金成分元素のすべてを含む反応ガスを
    接触させ、光の照射によシ反応エネルギーを与えること
    によって反応ガスよシ合金導電膜を基体上に成長させる
    ことを特徴とする合金導電膜の形成方法。 2、特許請求の範囲第1項記載の方法において、照射さ
    れる光が1000ないし5oooXの波長を有する紫外
    ないし可視光であることを特徴とする合金導電膜の形成
    方法。 3)特許請求の範囲第1項または第2項記載の方法にお
    いて、光の照射をレーザ光ビームの走査によって行うこ
    とを特徴とする合金導電膜の形成方法。
JP6796284A 1984-04-05 1984-04-05 合金導電膜の形成方法 Granted JPS60211077A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6796284A JPS60211077A (ja) 1984-04-05 1984-04-05 合金導電膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6796284A JPS60211077A (ja) 1984-04-05 1984-04-05 合金導電膜の形成方法

Publications (2)

Publication Number Publication Date
JPS60211077A true JPS60211077A (ja) 1985-10-23
JPH036992B2 JPH036992B2 (ja) 1991-01-31

Family

ID=13360095

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6796284A Granted JPS60211077A (ja) 1984-04-05 1984-04-05 合金導電膜の形成方法

Country Status (1)

Country Link
JP (1) JPS60211077A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5767161A (en) * 1980-10-08 1982-04-23 Nec Corp Forming device for thin film by laser
JPS60178622A (ja) * 1984-02-27 1985-09-12 Fujitsu Ltd 半導体装置の製造方法
JPS60206019A (ja) * 1984-02-27 1985-10-17 シーメンス、アクチエンゲゼルシヤフト 光分解析出による層形成方法および装置
JPS60206445A (ja) * 1984-03-30 1985-10-18 Canon Inc 光化学気相成長方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5767161A (en) * 1980-10-08 1982-04-23 Nec Corp Forming device for thin film by laser
JPS60178622A (ja) * 1984-02-27 1985-09-12 Fujitsu Ltd 半導体装置の製造方法
JPS60206019A (ja) * 1984-02-27 1985-10-17 シーメンス、アクチエンゲゼルシヤフト 光分解析出による層形成方法および装置
JPS60206445A (ja) * 1984-03-30 1985-10-18 Canon Inc 光化学気相成長方法

Also Published As

Publication number Publication date
JPH036992B2 (ja) 1991-01-31

Similar Documents

Publication Publication Date Title
EP0252667B1 (en) Chemical vapour deposition methods
US4491496A (en) Enclosure for the treatment, and particularly for the etching of substrates by the reactive plasma method
EP0251764B1 (en) Chemical vapour deposition methods and apparatus
US4675089A (en) Low temperature deposition method for high quality aluminum oxide films
JPH07101687B2 (ja) 絶縁体の堆積方法
EP0110882A1 (en) Maskless growth of patterned films
DE4107756A1 (de) Verfahren und vorrichtung zum aufwachsen einer duennen metallschicht
Dupuy et al. Laser induced deposition of copper from (triethylphosphine) cyclopentadienylcopper (I)
JP3351843B2 (ja) 成膜方法
JPS60211077A (ja) 合金導電膜の形成方法
EP0466320B1 (en) Process for preparing a semiconductor device including the selective deposition of a metal
JP2897569B2 (ja) レジストパターン形成時に用いる反射防止膜の条件決定方法と、レジストパターン形成方法
EP0054189A1 (en) Improved photochemical vapor deposition method
JPH0114314B2 (ja)
Cardinaud et al. X-ray photoelectron spectroscopy analyses of plasma-deposited GeSex films
JPS60211076A (ja) 多層導電膜パタ−ンの形成方法
JPH01104776A (ja) レーザ光による所定の微細構造の析出方法
Nishizawa et al. Surface reaction mechanism in Si and GaAs crystal growth
JPH0654756B2 (ja) 薄膜形成方法
JPH0855790A (ja) レジストパターン形成方法および反射防止膜形成方法
JPH0855791A (ja) レジストパターン形成方法および反射防止膜形成方法
JP2897691B2 (ja) レジストパターン形成方法、反射防止膜形成方法、反射防止膜および半導体装置
JPH0114313B2 (ja)
JPS60178622A (ja) 半導体装置の製造方法
JPS60211860A (ja) 多層導電膜パタ−ンの形成方法