JPH0114313B2 - - Google Patents

Info

Publication number
JPH0114313B2
JPH0114313B2 JP6795184A JP6795184A JPH0114313B2 JP H0114313 B2 JPH0114313 B2 JP H0114313B2 JP 6795184 A JP6795184 A JP 6795184A JP 6795184 A JP6795184 A JP 6795184A JP H0114313 B2 JPH0114313 B2 JP H0114313B2
Authority
JP
Japan
Prior art keywords
substrate
conductive film
light
pattern
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP6795184A
Other languages
English (en)
Other versions
JPS60211074A (ja
Inventor
Akinori Shimizu
Misao Saga
Kazuo Matsuzaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Corporate Research and Development Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Corporate Research and Development Ltd filed Critical Fuji Electric Corporate Research and Development Ltd
Priority to JP6795184A priority Critical patent/JPS60211074A/ja
Publication of JPS60211074A publication Critical patent/JPS60211074A/ja
Publication of JPH0114313B2 publication Critical patent/JPH0114313B2/ja
Granted legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04Coating on selected surface areas, e.g. using masks
    • C23C16/047Coating on selected surface areas, e.g. using masks using irradiation by energy or particles

Landscapes

  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は、基体上の所定の領域に導電膜を被着
して導電膜パターンを形成する方法に関する。
〔従来技術とその問題点〕
基体上に金属導電膜を形成するには、従来一般
に蒸着法やスパツタリング法が用いられていた。
しかしスパツタリング法はもちろん、蒸着法でさ
えも導電膜の構成原子が、かなり大きな運動エネ
ルギーをもつて基体に衝突するため基体に損傷を
与えるという現象がある。特に半導体基板にこの
ような方法を実施した場合、既に半導体基板中に
作り込まれたデバイスの特性を損なう問題が生ず
る。そのため蒸着あるいはスパツタリング工程後
に別の装置を用いて400℃前後のアニール工程を
施さねばならなかつた。さらに半導体基板上の導
電膜として多結晶半導体膜を利用することが行わ
れる。この場合従来は熱CVD法により形成され
るが、例えば多結晶シリコンの場合成長温度は
550〜600℃と高いので室温に冷却されたときの膜
中の内部応力が基板に影響を与えるという問題を
有する。さらにこれらの方法によりパターンを形
成することは、膜形成時にマスクを使用しても、
堆積粒子のマスク下側への廻り込みのためにμm
程度の微細なパターンを堆積工程と同時に形成す
ることは不可能であり、一面に堆積した後リソグ
ラフイ工程によつてパターンを形成しなければな
らなかつた。
〔発明の目的〕
本発明は、これらの問題を解決し、基体に機械
的あるいは熱的に影響を及ぼすことなく、連続し
た工程で基体に対して密着性の良好な導電膜パタ
ーンを形成する方法を提供することを目的とす
る。
〔発明の要点〕
本発明によれば、基体を反応ガスを含むふん囲
気に接触させ、基体表面近傍に配置され所望の導
電膜パターンと同一の透光パターンを有するマス
クを通して光を照射することにより反応エネルギ
ーを与えて反応ガスより導電膜パターンを気相成
長させ、次いで導電膜に可視ないし赤外領域の光
を照射して熱エネルギーを与えることによつて上
記の目的が達成される。反応エネルギーを与える
光としてはエネルギー値に対応する波長より短波
長の光を用い、吸収が著しくなるほど短い波長を
避けて通常1000ないし6000Åの紫外ないし可視光
が用いられる。
〔発明の実施例〕
シリコン基板上にn型多結晶シリコン膜からな
る配線パターンを形成するための装置を示す第1
図を引用して本発明の実施例について説明する。
1μmの厚さの酸化シリコン膜を有するシリコン
基板1を反応室2内の底板上に載置し、ヒータ3
により約250℃に加熱する。先ず、反応室2内に
マスフローメータ4に流量制御された300ml/
minのSiH4ガスをボンベ5より、10ml/minPH3
ガスをボンベ6より、2000ml/minのHeガスを
ボンベ7より導入し、真空ポンプ8により排気し
て反応室2内を10Torr前後の圧力に保つ。そこ
えAr+レーザの波長5144Åの発振光9を、鏡1
0、レンズ11ならびに石英板に遮光パターンを
クロムで形成したマスク12を介して基板1上に
パワー密度10mW/cm2で焦点を結ぶように入射さ
せる。マスク12は、基板上1mmの位置に設置さ
れており、マスク位置でのパワー密度は、基板上
でのパワー密度に比べて1/10以上低いため多結晶
シリコンはマスク12の上には堆積せず、シリコ
ン基板1の上にのみマスクパターン通りのn型多
結晶シリコンの配線パターンが形成される。次い
で、反応室2内をボンベ13からN2ガスふん囲
気に切り換えてから、鏡10を回転させてCO2
スレーザの10.6μmの発振光14を基板1に照射
し、基板温度の上昇を押えつつ、堆積多結晶シリ
コン膜を熱処理して膜質、基板との密着性などを
向上させることができる。
本発明は、上記の実施例にとどまらず、使用ガ
ス、使用光源を変えることにより各種導電膜パタ
ーンを堆積し、熱処理することができる。例えば
Al(CH33ガスを10ml/min、Heガスを2500ml/
minの流量で反応室内に導入し、反応室内を
100Torr前後、シリコン基板温度を250℃前後に
保ちながら逓倍されたAr+レーザの2572Åの波長
の光をマスクを通して0.5MW/cm2のパワー密度
で照射することにより20分間に厚さ1μmアルミ
ニウム膜のパターンを堆積させ、10.6μmのCO2
ガスレーザ光によりアニールしてアルミニウム配
線パターンを形成できる。
〔発明の効果〕
本発明は、所望のパターンを透光領域とするマ
スクを通る光を励起光とする光CVD法と、光の
エネルギーによるアニールとを組み合わせて基体
温度を高める必要なく微細なパターンを形成、膜
質および基体との密着性を向上させることができ
る。これにより基体へ損傷を与えることなく、し
かも段差被覆性に富み、基体との密着性のよい導
電膜パターンを形成することができるので、半導
体工業のみならず他の工業にも有効に適用するこ
とが可能である。
【図面の簡単な説明】
第1図は本発明の一実施例のための装置の断面
図である。 1……シリコン基板、2……反応室、5……
SiH4ボンベ、6……PH3ボンベ、7……Heボン
ベ、9……Ar+レーザ光、10……鏡、12……
マスク、13……N2ボンベ、14……CO2ガス
レーザ光。

Claims (1)

  1. 【特許請求の範囲】 1 基体を反応ガスを含むふん囲気に接触させ、
    基体表面近傍に配置され所望の導電膜パターンと
    同一の透光パターンを有するマスクを通して光を
    照射することにより反応エネルギーを与えて反応
    ガスより導電膜パターンを気相成長させ、次いで
    導電膜に可視ないし赤外領域の光を照射して熱エ
    ネルギーを与えることを特徴とする導電膜パター
    ンの形成方法。 2 特許請求の範囲第1項記載の方法において、
    反応エネルギーを与える光として波長1000ないし
    6000Åの紫外ないし可視光を用いることを特徴と
    する導電膜パターンの形成方法。
JP6795184A 1984-04-05 1984-04-05 導電膜パタ−ンの形成方法 Granted JPS60211074A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6795184A JPS60211074A (ja) 1984-04-05 1984-04-05 導電膜パタ−ンの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6795184A JPS60211074A (ja) 1984-04-05 1984-04-05 導電膜パタ−ンの形成方法

Publications (2)

Publication Number Publication Date
JPS60211074A JPS60211074A (ja) 1985-10-23
JPH0114313B2 true JPH0114313B2 (ja) 1989-03-10

Family

ID=13359760

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6795184A Granted JPS60211074A (ja) 1984-04-05 1984-04-05 導電膜パタ−ンの形成方法

Country Status (1)

Country Link
JP (1) JPS60211074A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0909987A1 (en) * 1990-09-26 1999-04-21 Canon Kabushiki Kaisha Photolithographic processing method and apparatus

Also Published As

Publication number Publication date
JPS60211074A (ja) 1985-10-23

Similar Documents

Publication Publication Date Title
JPH05326402A (ja) 半導体装置の製造方法
US5139606A (en) Laser bilayer etching of GaAs surfaces
JPS63224233A (ja) 表面処理方法
JPH0114313B2 (ja)
JPH0623429B2 (ja) シリコン基板上にアルミニウムの平滑な薄膜を作製する方法とそれを用いた光学的反射鏡
JPS5940525A (ja) 成膜方法
JPH02208925A (ja) 半導体膜の形成方法
JPH04370925A (ja) レーザアニール用マスク並びにレーザアニール方法及び装置
JPS59208065A (ja) レ−ザ金属堆積方法
JPH02307221A (ja) Cvd膜の成長方法
JPS59129774A (ja) 選択的窒化膜の作製方法
JPS60211078A (ja) 導電膜の形成方法
JPS60211843A (ja) 絶縁膜パタ−ンの形成方法
JPS5961122A (ja) 半導体装置の製造方法
JPS6130028A (ja) 気相成長法
JPS60211847A (ja) 絶縁膜の形成方法
JPS60211844A (ja) 絶縁膜の形成方法
JPS61269305A (ja) 半導体製造装置
GB2131608A (en) Fabricating semiconductor circuits
JPH05311429A (ja) 薄膜形成装置
JPH08262251A (ja) 光導波路成膜装置
JPS60236215A (ja) レ−ザcvd方法
JPH0456447B2 (ja)
JPS59163831A (ja) 半導体装置の製造方法及びその製造装置
JP2565684B2 (ja) 多結晶シリコン薄膜の製造方法