JPS60201776A - 自動等化器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、伝送反射波等による波形歪を自動的に検出
して除去する自動等化器に関する。

〔発明の技術的背景とその問題点〕

一般に伝送波形の歪を除去する手段として、トランスバ
ーサルフィルタを用いて波形等化器が知られている。例
えば、テレビジョン受像信号のゴースト信号を除去する
手段としては、伝送信号中の垂直同期信号を基準として
歪量を検して、その結果に応じてゴーストを自動的に除
去することが行なわれる。

第１図は、従来の自動等化器を示す。同図において、波
形等化は、基準信号と入力信号の相関演算を行ない、こ
の相関演算結果に応じてトランスバーサルフィルタのタ
ップに対して加重を加え歪信号であるゴースト信号を除
去するものである。

入力端子１には、伝送入力信号ｘｉが加えられ、この伝
送入力信号はＡ／Ｄ変換器２によってデジタル値に変換
された後トランスバーサルフィルタ３に加えられる。相
関器４は、伝送されてきたトレーニングパルスｘｉト、
上記トランスバーサルフィルタ３の出力のサンプル値ｙ
ｓと基準参照信号ｒｉとの差である誤差信号ｅｉとの相
関演算を行なう。

ここでタップ利得メモリ５は、トランスバーサルフィル
タ４の１番目のタップ利得ＣＩＣ１＝Ｌ、２．・・・Ｍ
）を記憶しており、トレーニングパルスが到来するたび
に、ｌ番目のタップ利得は次式にもとすいて修正される
。

Ｃ１（Ｋ＋１　＞＝ＣＩＣＫ＞＋ｈｌＣＫ＞　、　ｌ＝
１　、２　、・・・Ｍ・・・・・・・・・（１）ここで
上式中、Ｋはトレーニングパルスの到来回数を示し、Ｍ
（Ｋ）なる項は１番目のタップかに回目のトレーニング
パルスが到来したときの相関器のサンプル値で必り次式
で示される。

ｈｌ（Ｋ）　＝−Ｃ４Ｘｉ、５（Ｋ）ｌｉ　・・・・・
・・・・・・・（２）ただしαはｌより十分小さい正の
定数である。

上式で示された相関器４での相関演算結果はタッグ利得
修正回路６に加えられ、所定の修正データＣ１（Ｋ＋１
）が上記タップ利得メモリ５に加えられ、トランスバー
サルフィルタ５の各タップに歪を除去すべく荷重が付さ
れる。この結果、トランスバーサルフィルタ３の出力端
子には波形等化された信号ｙｉ（Ｋ）を得る。この信号
ｙ　ｉ　（Ｋ）はＤ／Ａ変換器７でアナログ量に変換さ
れ、波形等化されたアナログ信号を出力端子８に導出す
る。

いま上記従来の自動等信器において、データのビット数
をＢとすると、波形等化のために行なう上記（２）式に
従がう相関演算はｘ　１−１（Ｋ）と／ｉ　との積の和
算、さらに−αを乗じた結果を得る。このため、相関演
算結果ｈｌ（Ｋ）のデータ長はＢビットよりも大きくな
る。ここで、タップ利得メモリ５のデータ長をＢビット
とすると、相関演算結果ｈｌｃＫ）の下位ビットは切捨
てられ、Ｂビットに量ビットに量子化された後に、タッ
プ利得修正回路６においてＣ７（Ｋ）に加算される。

しかし、自動等化器の収束が進んで、誤差信号が小さく
なると、上記相関演算結果ｈｌ　（Ｋ）はタラ−Ｂ＋１ グ利得の最小ステップΔ＝２　よりも小さくなる。この
ような場合には、相関演算結果ｈ／（Ｋ）は零に量子化
されてしまうので、上記（１）式に従がう相関演算は停
止する。このとき、誤差信号は合’１（Ｋ）　＝−△／
α　・・・・・・（３）となる。

ただし、ここではｘ　ｉ−１（Ｋ）は、ｉ’＝、’＆で
は零となりｉ＝Ａ！ではｌとなるインパルスの波形を仮
定しである。

上記第（３）式から判るように、誤差信号ｅｌ（Ｋ）は
、タップ利得３テツプΔを小さな定数値αで割ったもの
となるので非常に大きな値となってしまう。

特に上記定数αが小さな場合に、誤差を小さくしようと
するとΔを非常に小さくする必要がある。

即ち、タップ利得のピット数を大幅に増加しなければな
らないという問題があった。

〔発明の目的〕

この発明は、タッグ利得のピット数を増加することなし
に、残留誤差を軽減し得る自動等化器を提供することを
目的とする。

〔発明の概要〕

この発明では、トランスバーサルフィルタのタップ利得
を制御してこのトランスバーサルフィルタの伝送特性を
利用し自動波形等化を行なうにあたり、タップ利得メモ
リに入力する信号の下位ビット群に対し加算演算を行な
うことでタッグ利得情報の精度を上記タップ利得メモリ
のビット数を増やさず実質的に向上させる。

即ち、タップ利得情報のＢビットに対し、このＢビット
のタップ利得修正情報単位Δを更に分割したＢ′ビット
の微細情報を加算し、この加算結果の桁上り分を考慮し
た結果を最終的なタップ利得修正情報とする。

〔発明の実施例〕

以下１図面を参照しこの発明の実施例につβて説明する
。

第２図は、この発明の一実施例を示す回路図でアね、第
１図と同一部分につ９ては同一符号を付し、その説明を
省略する。第２図においては、下位ビット処理回路９を
設けたことを特徴とする。

この下位ビット処理回路９は相関器４の出力のうち、下
位ビットを巡回的に加算し、加算の結果桁上げによりタ
ッグ利得メモリ５の下位ビットに加算する。即ち、上記
第（２）式にもとすく誤差信号に対する相関器４での相
関結果はＣＢ＋Ｂ’）ビットとして加算器１０の一方入
力端に印加される。この加算器１０はＣＢ＋Ｂ’）ビッ
トを出力するが、下位Ｂ′ビットはメモリ１１に入力さ
れる。このメモリ１１に記憶されたＢ′ビット分の情報
は、上記加算器１０の他方入力端に大願される。ここで
、加算器１０は、相関器４の出力である（Ｂ＋Ｂ’）ビ
ットの情報と上記メモリ１１のＢ′ビットの情報を加算
する。この加算結果のうち、もし桁上りがあれば、上記
加算器１０のＢビットに加えられる。このようにして得
られる上記加算器１０の出力であるＢビットの情報は、
タップ利得修正回路６に加えられる。このときタップ利
得修正回路６は、実質的に相関器４の単位ステップΔよ
りも小さい量を考慮した情報を得ることになる。従って
、残留歪は軽減される。

ｇ３図は、上記第２図に示した下位ビット処理回路９の
詳細を示す回路図でメジ、説明の便宜上上記トランスバ
ーサルフィルタ３の特定の１タツグについてのみ注目す
る。

上記第（２）式において、ｘｉ−ｌ（Ｋ）がインパルス
であると仮定し、さらに上記第（１）式において１タツ
グのみに着目して、変数ｌを省略すると、上記（１）。

（２）式は、それぞれ次式で示される。

Ｃ（Ｋ＋１　）　＝Ｃ（Ｋ）　＋　ｈ（Ｋ）　・・・・
・・・・・・・・（３）ｈ　（Ｋ）　＝　−ａ　ｘ（Ｋ
）　ｅ　（Ｋ）　−−（４）相関器は、信号ｅ（Ｋ）と
ｘ（Ｋ）との相関演算が行なわれ下位Ｂ′ビット、上位
ＢビットのＣＢ＋Ｂ’）ビットの情報を出力する。

このとき、上記相関器４のＣＢ＋Ｂ’）ビットの信号は
、メモリ１１に記憶されているＢ′の信号すの加算が加
算器１０において加算される。いいかえると、相関演算
結果であるｈ（Ｋ）の下位Ｂ′ビットのデータは　Ｂ／
ビットのデータメモリ４に一担記憶され１次にトレーニ
ングパルスが到来し、ｈＣＫ＋１）が相関器４より出力
されると、（Ｂ＋Ｂ’）ビットの加算器ｌＯによって、
相関データｈ（Ｋ＋１）とｈ（Ｋ）が加算される。この
加算結果ｈ’（Ｋ＋１）は、相関演算のうちのＢ′ビッ
ト分の加算による桁上げを含み、相関演算結果のＢビッ
ト以下のデータが無視されるのが防止される。このよう
にして、得７’Ｃ（Ｂ＋Ｂ’）ビットの加算器１０の加
算データのうち、上位Ｂビットはタップ修正情報として
タップ利得修正回路６に加えられる。

いま、自動等化作用によって、トランスバーサルフィル
タ３のタップ利得の収束がすすみ、誤差信号ｅ　（Ｋ）
が小さくなり、相関演算結果ｈ（Ｋ）がｌ／２Ｂで示さ
れる△よりも小さくすり、例えばΔ／４になったとする
。この場合、第１図に示す従来例では、△／４なるデー
タは切捨られ、タップ利得Ｃ（Ｋ）の修正は停止して大
きな残留誤差が残９波形等化作用は十分なされない。

これに対して、この発明によれば、今仮に相関演算結果
の最小単位をｈ（Ｋ）＝Δ／４とすると、タッグ利得修
正回路６に加えられるＢビットのデータｈ’（Ｋ）　、
メモリ１１に加えられるＢ′ビットのデータｈ″（Ｋ）
は下表のように示される。

表から判るように、メモリ１１でのデータＢ′ビットが
ＣＢ十Ｂ’　）ビットの相関データｈ（Ｋ）に巡回的に
加えられて、３Δ／４となると、次にトレーニングパル
スが到来したときには、タップ修正ｉｈ’（Ｋ）はΔ繰
上がる。このデータの繰上りは、トレーニングパルスの
数に対応して周期的に発生する。従って、ｈ’（Ｋ）の
平均値をみれば相関データｈ　（Ｋ）の最小単位ｈ（Ｋ
）　＝Δ／４に等しい。このため。

タップ利得修正回路６には実質的に相関データの最小単
位△／４よシ小さなデータが伝送され、波形等価の残留
誤差は軽減される。

更に、タップ利得メモリ５は、上記（３）式から判るよ
うに積分作用をもっているので、相関データｈ’（Ｋ）
に対して平均値を等測的に演算することになる。従って
、相関データの下位ピットが振動して、相関データｈ’
（Ｋ）が振動してもその平均値が正しい値を示せば、制
御ループ全体としては十分な精度をもって収束する。

なお、上記の説明では、所謂相関方式によるものを示し
たが、これに限らず、ｈｅ（Ｋ）＝−αｅｉ（Ｋ）・・
・・・・（５）で示されるアルゴリズムによるゼロフォ
ーシング等によるものであっても適用される。

〔発明の効果〕　− 以上述べたように、この発明によれば、トランスバーサ
ルフィルタを用いた自動等信器において、タップ利得の
制御精度を、タップ利得メモリのビット数を増加するこ
となく残留誤差を軽減し得る。

更には、この発明でリタップ利得における相関データの
平均化作用を利用しているので、相関データの下位ピッ
トの振動により引き起される系不安定も解消される。

【図面の簡単な説明】

第１図は従来の自動等化器を示す回路図であり、第２図
はこの発明に係る自動等化器を示す回路図、第３図は第
２図の詳細を示す回路図である。 １・・・入力端子、３・・・トランスバーサルフィルタ
、４・・・修正データ発生手段、１１・・・データメモ
リ、ｌＯ・・・加算器。 第３図 Ｌ　−−−−−−Ｊ

Claims (1)

1. 【特許請求の範囲】 伝送信号が印加される入力端子と、 この入力端子に入力側が接続されタップ修正手段を有す
   るトランスバーサルフィルタと、このトランスバーサル
   フィルタの出力側に設けられ波形等化された信号を出力
   する出力端子と、この出力端子側の信号をもとに前記ト
   ランスバーサルフィルタのタッグに対するタップ利得修
   正データを発生する修正データ発生手段と、この修正デ
   ータ発生手段のデータの所定下位ビットを記憶するデー
   タメモリと。 このデータメモリの出力と前記修正データ発生手段のデ
   ータを加算し、この加算結果の所定下位ビットを前記デ
   ータメモリに記憶させるべく出力し、上位ビットを前記
   タップ修正手段に上位ビットを前記タップ修正手段に上
   位ビットを出力する加算器とを少なくとも具備したこと
   を特徴とす自動等化器。